JP2000221541A - 電気光学装置の製造方法、電気光学装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 単結晶シリコン層が貼り合わされる絶縁体層
表面を平坦化すること。 【解決手段】 電気光学装置２０１では、光透過性基板
２０２上に凹部２０３が設けられ、この凹部２０３を埋
めるように遮光層２０４が形成されている。そして、こ
の光透過性基板２０２上に絶縁体層２０５及び単結晶シ
リコン層２０６が順次形成されている。単結晶シリコン
層２０６のうち遮光層２０４に対応する位置がトランジ
スタ素子領域に形成されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光透過性基板と単
結晶シリコン層とを貼り合わせた電気光学装置の製造方
法、電気光学装置及び電子機器に関する。特に、光透過
性基板の凹部に遮光層を埋め込むようにした電気光学装
置の製造方法、電気光学装置及び電子機器に関する。

【０００２】

【従来の技術】絶縁基体上にシリコン薄膜を形成し、そ
のシリコン薄膜に半導体デバイスを形成するＳＯＩ技術
は、素子の高速化や低消費電力化、高集積化等の利点を
有することから、例えば液晶装置等の電気光学装置に好
適である。

【０００３】このような電気光学装置にＳＯＩ技術を適
用する場合、光透過性基板に単結晶シリコン基板を貼り
合わせて研磨等により薄膜の単結晶シリコン層を形成
し、単結晶シリコン層を例えば液晶駆動用のＭＯＳＦＥ
Ｔ等のトランジスタ素子に形成している。

【０００４】ところで、例えば液晶装置を使ったプロジ
ェクタ等の投射型表示装置では、通常光透過性基板の表
面から光が照射されるため、これが基板上に形成された
ＭＯＳＦＥＴのチャネル領域に入射して光リーク電流を
生ずるのを防ぐためにＭＯＳＦＥＴ上に遮光層を設ける
構造とするのが一般的である。しかしＭＯＳＦＥＴ上部
に遮光層を設けても、支持基板が光透過性である場合
は、表面から入射した光が基板裏面側の界面で反射して
ＭＯＳＦＥＴのチャネル部に戻り光として入射すること
がある。この戻り光は、表面から照射される光量に対す
る割合としては僅かであるが、プロジェクタなどの非常
に強力な光源を用いる装置においては充分に光リーク電
流を生じうる。すなわちこの基板裏面からの戻り光は素
子のスイッチング特性に影響を及ぼしデバイスの特性を
劣化させる。なお、ここでは単結晶シリコン層の形成さ
れた面を基板の表面とし、反対側を裏面としている。

【０００５】特開平１０−２９３３２０号公報には、ト
ランジスタ素子領域に対応する基板表面に遮光層を形成
する技術が提唱されている。かかる技術は、基板表面に
上記の如く遮光層をパターンニングし、その上を絶縁体
層で覆って研磨により平坦化し、その平坦面に単結晶シ
リコン基板を貼り合わせるものである。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶装置では、基板上にトランジスタ素子領域が密
集する部分と密集しない部分が存在することから、これ
に対応した遮光層も基板上で同様に分布し、研磨前の絶
縁体層表面の凹凸も密集する部分と密集しない部分が存
在する。このため、絶縁体層表面を平坦化するための研
磨の工程おいて、凹凸が密集する部分と密集しない部分
とで研磨の度合いのばらつきを生じ、凹凸が密集する部
分では絶縁体層が厚くなり、凹凸が密集しない部分では
絶縁体層が薄くなり、研磨後の絶縁体層表面にうねりを
生じる、という課題がある。

【０００７】そして、絶縁体層表面にこのようなうねり
を生じると、次のような問題がある。第１に、絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じ、このボイドの存在する領域に形成されるＭＯＳＦ
ＥＴの特性を劣化あるいは完全に不良状態にさせる。第
２に、絶縁体層と単結晶シリコン層との貼り合わせ強度
が弱くなり、単結晶シリコン層形成後のＭＯＳＦＥＴ形
成プロセスにおいて膜剥がれ等の不良を発生させる原因
となり製品の歩留まりを低下させる。

【０００８】本発明は、かかる課題を解決するためにな
されたもので、単結晶シリコン層が貼り合わされる絶縁
体層表面を平坦化することができる電気光学装置の製造
方法、電気光学装置及び電子機器を提供することを目的
としている。

【０００９】

【課題を解決するための手段】かかる課題を解決するた
め、本発明の電気光学装置の製造方法は、光透過性基板
の一方面に凹部を形成する工程と、前記凹部が形成され
た光透過性基板の一方面に遮光層を形成する工程と、前
記凹部内に形成された遮光層を残存しつつ前記光透過性
基板の一方面が露出するまで前記遮光層を除去して前記
光透過性基板の一方面を平坦化する工程と、前記平坦化
された光透過性基板の一方面に絶縁体層を形成する工程
と、前記絶縁体層表面に単結晶シリコン層を貼り合わせ
る工程とを具備することを特徴とする。

【００１０】本発明のかかる製造方法によれば、光透過
性基板の一方面に凹部を形成してその上に遮光層を形成
し、その上から凹部内に形成された遮光層を残存しつつ
光透過性基板の一方面が露出するまで遮光層を除去して
光透過性基板の一方面を平坦化しているので、例えば研
磨等により遮光層を除去する際に光透過性基板の表面が
いわばストッパーのような役割を果たし、光透過性基板
表面の遮光層は全て除去され、凹部内の遮光層だけがき
れいに残存することになる。従って、かかる遮光層の除
去工程において光透過性基板及び遮光層の表面をうねり
等もなく極めて平坦に除去することができる。よって、
絶縁体層の表面も平坦化し、絶縁体層と単結晶シリコン
層とを貼り合わせた境界面にボイドを生じることはなく
なり、また絶縁体層と単結晶シリコン層との貼り合わせ
強度が強くなり、更にトランジスタ素子の特性にばらつ
きや欠陥を生じることもなくなる。

【００１１】従って、本発明の電気光学装置の製造方法
は、前記光透過性基板の一方面を平坦化する工程では、
化学的機械研磨法により遮光層を除去することが好まし
い。

【００１２】また、本発明の電気光学装置の製造方法
は、前記貼り合わされた単結晶シリコン層の前記遮光層
に対応する位置にトランジスタ素子領域を形成する工程
を更に具備することを特徴とする。これにより、光透過
性基板表面から入射した光が基板裏面で反射して、トラ
ンジスタ素子の形成された領域に戻り光として入射して
も遮光層が存在するためにリーク電流が発生することが
なくなり、デバイスの特性が劣化することのない電気光
学装置を製造できる。

【００１３】本発明の電気光学装置は、凹部が設けられ
た光透過性基板と、前記光透過性基板の凹部を埋めるよ
うに形成された遮光層と、前記遮光層が形成された光透
過性基板上に設けられた絶縁体層と、前記絶縁体層上に
形成され、前記遮光層に対応する位置にトランジスタ素
子領域が形成された単結晶シリコン層とを具備すること
を特徴とする。

【００１４】本発明のかかる構成によれば、絶縁体層の
表面が平坦化しているので、絶縁体層と単結晶シリコン
層とを貼り合わせた境界面にボイドを生じることはな
く、また絶縁体層と単結晶シリコン層との貼り合わせ強
度が強く、更にトランジスタ素子の特性にばらつきや欠
陥を生じることがない、電気光学装置を実現できる。

【００１５】本発明の電気光学装置は、前記光透過性基
板が石英からなり、前記遮光層が高融点金属または高融
点金属の珪素化合物からなることを特徴とする。これに
より、遮光層を例えば研磨により除去する際に、石英か
らなる光透過性基板の表面が確実にエッチングストッパ
ーの役割を果たし、光透過性基板及び遮光層の表面をう
ねり等もなく極めて平坦に除去することができる。

【００１６】本発明の電気光学装置は、前記光透過性基
板の単結晶シリコン層が形成された面と対向するように
配置された他の光透過性基板と、これら２枚の光透過性
基板の間に挟持され、前記トランジスタ素子領域に形成
されたトランジスタ素子により駆動される液晶とを更に
具備することを特徴とする。

【００１７】本発明の電子機器は、光源と、前記光源か
ら出射される光が入射されて画像情報に対応した変調を
施す、上記に記載の電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴とする。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００１９】（電気光学装置の基本構造）図１は本発明
の一実施形態に係る電気光学装置の基本構造を示す断面
図である。

【００２０】図１に示すように、電気光学装置２０１で
は、光透過性基板２０２上に凹部２０３が設けられ、こ
の凹部２０３を埋めるように遮光層２０４が形成されて
いる。そして、この光透過性基板２０２上に絶縁体層２
０５及び単結晶シリコン層２０６が順次形成されてい
る。なお、単結晶シリコン層２０６のうち遮光層２０４
に対応する位置にトランジスタ素子領域（（図示を省
略））が形成されるようになっている。

【００２１】（製造プロセス）図２乃至図４に基づいて
上記電気光学装置の製造プロセスを説明する。

【００２２】まず、図２（ａ）に示すように、例えば透
明の光透過性基板２０２上にフォトレジストパターン２
０７を形成する。ここで、光透過性基板２０２として例
えば厚さ１．１ｍｍの石英を用いる。また、フォトレジ
ストパターン２０７は、トランジスタ素子領域に対応す
る位置以外の位置に形成する。

【００２３】次に、図２（ｂ）に示すように、フォトレ
ジストパターン２０７をマスクとしてエッチングを行
い、光透過性基板２０２上のトランジスタ素子領域に対
応する位置に例えば４００ｎｍ程度の深さの凹部２０３
を形成する。その後、フォトレジストパターン２０７を
剥離する。

【００２４】次に、図３（ｃ）に示すように、光透過性
基板２０２上に遮光層２０４を形成する。この遮光層２
０４は、例えばモリブデンをスパッタ法により４００〜
１０００ｎｍ程度の厚さ、より好ましくは光透過性基板
に形成した凹部の深さと同じ４００ｎｍの厚さに堆積す
ることにより得る。なお、この遮光層２０４の材料は本
実施形態に限定されるものではなく、製造するデバイス
の熱プロセス最高温度に対して安定な材料であればどの
ような材料を用いても問題はない。例えば他にもタング
ステン，タンタルなどの高融点金属や多結晶シリコン、
さらにはタングステンシリサイド、モリブデンシリサイ
ド等のシリサイドが好ましい材料として用いられ、形成
法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法
などを用いることができる。

【００２５】次に、図３（ｄ）に示すように、遮光層２
０４の表面を、凹部２０３内に形成された遮光層２０４
を残存しつつ光透過性基板２０２表面が露出するまでグ
ローバルに研磨して平坦化する。研磨による平坦化の手
法としては、例えばＣＭＰ（化学的機械研磨）法を用い
ることができる。

【００２６】次に、図３（ｅ）に示すように、例えば酸
化シリコン膜からなる絶縁体層２０５を堆積する。この
酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯ
Ｓ（テトラエチルオルソシリケート）を用いたプラズマ
ＣＶＤ法により、例えば１０００ｎｍ程度堆積させる。
なお、絶縁体層２０５の材料としては、上記の酸化シリ
コン膜の他に、例えばＮＳＧ（ノンドープトシリケート
ガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などの高絶縁性ガラス又は、窒化シリ
コン膜等を用いることができる。

【００２７】次に、図３（ｆ）に示すように、光透過性
基板２０２と単結晶シリコン基板２０６ａとの貼り合わ
せを行う。貼り合わせに用いる単結晶シリコン基板２０
６ａは、厚さ３００μｍであり、その表面をあらかじめ
０．０５〜０．８μｍ程度酸化して酸化膜層２０６ｂを
形成しておく。これは貼り合わせ後に形成される単結晶
シリコン層２０６と酸化膜層２０６ｂの界面を熱酸化で
形成し、電気特性の良い界面を確保するためである。貼
り合わせ工程は、例えば３００℃で２時間の熱処理によ
って２枚の基板を直接貼り合わせる方法が採用できる。
貼り合わせ強度をさらに高めるためには、さらに熱処理
温度を上げて４５０℃程度にする必要があるが、石英基
板と単結晶シリコン基板の熱膨張係数には大きな違いが
あるため、このまま加熱すると単結晶シリコン層にクラ
ックなどの欠陥が発生し、基板品質が劣化してしまう。
このようなクラックなどの欠陥の発生を抑制するために
は、一度３００℃にて貼り合わせのための熱処理を行っ
た単結晶シリコン基板をウエットエッチングまたはＣＭ
Ｐによって１００〜１５０μｍ程度まで薄くした後に、
さらに高温の熱処理を行うことが望ましい。例えば８０
℃のＫＯＨ水溶液を用い、単結晶シリコン基板の厚さが
１５０μｍなるようエッチングを行い、この後貼り合わ
せた基板を４５０℃にて再び熱処理し、貼り合わせ強度
を高めるのが好適である。

【００２８】さらに図４（ｇ）に示すように、この貼り
合わせ基板を研磨して、単結晶シリコン層２０６の厚さ
を３〜５μｍする。

【００２９】このようにして薄膜化した貼り合わせ基板
は、最後にＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄ
Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってシリコ
ン層２０６の膜厚を０．０５〜０．８μｍ程度までエッ
チングして仕上げる。このＰＡＣＥ処理によって単結晶
シリコン層２０６は、例えば膜厚１００ｎｍに対しその
均一性は１０％以内のものが得られる。

【００３０】以上のように、本実施形態の製造プロセス
によれば、光透過性基板２０２に凹部２０３を形成して
その上に遮光層２０４を形成し、その上から研磨を行う
ようにしているので、研磨の際に光透過性基板２０２表
面がいわばストッパーのような役割を果たし、光透過性
基板２０２表面の遮光層２０４は全て除去され、凹部２
０３内の遮光層２０２だけがきれいに残存することにな
る。従って、図３（ｄ）に示した研磨工程において光透
過性基板２０２及び遮光層２０４の表面をうねり等もな
く極めて平坦に研磨することができる。よって、絶縁体
層２０５の表面も平坦化し、絶縁体層２０５と単結晶シ
リコン層２０６とを貼り合わせた境界面にボイドを生じ
ることはなくなり、また絶縁体層２０５と単結晶シリコ
ン層２０６との貼り合わせ強度が強くなり、更にトラン
ジスタ素子の特性にばらつきや欠陥を生じることもなく
なる。

【００３１】（本実施形態のプロセスを用いた電気光学
装置の構成）図５は電気光学装置としての液晶装置の画
像形成領域を構成するマトリクス状に形成された複数の
画素における各種素子、配線等の等価回路である。ま
た、図６は、データ線、走査線、画素電極、遮光膜等が
形成されたＴＦＴアレイ基板の相隣接する複数の画素群
の平面図であり、図７は、図６のＡ−Ａ’断面図であ
る。尚、図７においては、各層や各部材を図面上で認識
可能な程度の大きさとするため、各層や各部材毎に縮尺
を異ならしめてある。

【００３２】図５において、本実施の形態による液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、マトリクス状に複数形成された画素電極
９ａと画素電極９aを制御するためのＴＦＴ３０からな
り、画像信号が供給されるデータ線６ａが当該ＴＦＴ３
０のソースに電気的に接続されている。データ線６ａに
書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線
順次に供給しても構わないし、相隣接する複数のデータ
線６ａ同士に対して、グループ毎に供給するようにして
も良い。また、ＴＦＴ３０のゲートに走査線３ａが電気
的に接続されており、所定のタイミングで、走査線３ａ
にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順
に線順次で印加するように構成されている。画素電極９
ａは、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
そのスイッチを閉じることにより、データ線６ａから供
給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミ
ングで書き込む。画素電極９ａを介して液晶に書き込ま
れた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対
向基板（後述する）に形成された対向電極（後述する）
との間で一定期間保持される。液晶は、印加される電圧
レベルにより分子集合の配向や秩序が変化することによ
り、光を変調し、階調表示を可能にする。ノーマリーホ
ワイトモードであれば、印加された電圧に応じて入射光
がこの液晶部分を通過不可能とされ、ノーマリーブラッ
クモードであれば、印加された電圧に応じて入射光がこ
の液晶部分を通過可能とされ、全体として液晶装置から
は画像信号に応じたコントラストを持つ光が出射する。
ここで、保持された画像信号がリークするのを防ぐため
に、画素電極９ａと対向電極との間に形成される液晶容
量と並列に蓄積容量７０を付加する。例えば、画素電極
９ａの電圧は、データ線に電圧が印加された時間よりも
３桁も長い時間だけ蓄積容量７０により保持される。こ
れにより、保持特性は更に改善され、コントラスト比の
高い液晶装置が実現できる。本実施の形態では特に、こ
のような蓄積容量７０を形成するために、後述の如く走
査線と同層、もしくは導電性の遮光膜を利用して低抵抗
化された容量線３ｂを設けている。

【００３３】図６において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介して単結晶シ
リコン層の半導体層１ａのうち後述のソース領域に電気
的接続されており、画素電極９ａは、コンタクトホール
８を介して半導体層１ａのうち後述のドレイン領域に電
気的接続されている。また、半導体層１ａのうちチャネ
ル領域（図中右下りの斜線の領域）に対向するように走
査線３ａが配置されており、走査線３ａはゲート電極と
して機能する。

【００３４】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。

【００３５】そして、図中右上がりの斜線で示した領域
には、図１に示した遮光層２０４に対応する複数の第１
遮光膜１１ａが設けられている。より具体的には、第１
遮光膜１１ａは夫々、画素部において半導体層１ａのチ
ャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見
て覆う位置に設けられており、更に、容量線３ｂの本線
部に対向して走査線３ａに沿って直線状に伸びる本線部
と、データ線６ａと交差する箇所からデータ線６ａに沿
って隣接する段側（即ち、図中下向き）に突出した突出
部とを有する。第１遮光膜１１ａの各段（画素行）にお
ける下向きの突出部の先端は、データ線６ａ下において
次段における容量線３ｂの上向きの突出部の先端と重ね
られている。この重なった箇所には、第1遮光膜１１ａ
と容量線３ｂとを相互に電気的接続するコンタクトホー
ル１３が設けられている。即ち、本実施の形態では、第
1遮光膜１１ａは、コンタクトホール１３により前段あ
るいは後段の容量線３ｂに電気的接続されている。

【００３６】次に、図７の断面図に示すように、液晶装
置は、光透過性基板の一例を構成するＴＦＴアレイ基板
１０と、これに対向配置される透明な対向基板２０とを
備えている。ＴＦＴアレイ基板１０は、例えば石英基板
からなり、対向基板２０は、例えばガラス基板や石英基
板からなる。ＴＦＴアレイ基板１０には、画素電極９ａ
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン
・オキサイド膜）などの透明導電性薄膜からなる。また
配向膜１６は例えば、ポリイミド薄膜などの有機薄膜か
らなる。

【００３７】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００３８】ＴＦＴアレイ基板１０には、図７に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。

【００３９】対向基板２０には、更に図７に示すよう
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板２０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。

【００４０】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、シール材（図示を省
略）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６及び２２により所
定の配向状態を採る。液晶層５０は、例えば一種又は数
種類のネマティック液晶を混合した液晶からなる。シー
ル材は、二つの基板１０及び２０をそれらの周辺で貼り
合わせるための、例えば光硬化性樹脂や熱硬化性樹脂か
らなる接着剤であり、両基板間の距離を所定値とするた
めのグラスファイバー或いはガラスビーズ等のスペーサ
が混入されている。

【００４１】図７に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０表面の各画素スイッチング用ＴＦＴ３０に対応する
位置には凹部２０３が各々設けら、各凹部２０３内に第
１遮光膜１１ａが各々設けられている。そして、ＴＦＴ
アレイ基板１０表面と各凹部２０３内に設けられた第１
遮光膜１１ａとで平坦な一面を構成している。ここで、
第１遮光膜１１ａは、好ましくは不透明な高融点金属で
あるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少な
くとも一つを含む、金属単体、合金、金属シリサイド等
から構成される。このような材料から構成すれば、ＴＦ
Ｔアレイ基板１０上の第１遮光膜１１ａの形成工程の後
に行われる画素スイッチング用ＴＦＴ３０の形成工程に
おける高温処理により、第１遮光膜１１ａが破壊された
り溶融しないようにできる。第１遮光膜１１ａが形成さ
れているので、ＴＦＴアレイ基板１０の側からの戻り光
等が画素スイッチング用ＴＦＴ３０のチャネル領域１
ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防
ぐことができ、光電流の発生によりトランジスタ素子と
しての画素スイッチング用ＴＦＴ３０の特性が劣化する
ことはない。

【００４２】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボ
ロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケ
ートガラス）などの高絶縁性ガラス又は、酸化シリコン
膜、窒化シリコン膜等からなる。第１層間絶縁膜１２に
より、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３
０等を汚染する事態を未然に防ぐこともできる。

【００４３】本実施の形態では、ゲート絶縁膜２を走査
線３ａに対向する位置から延設して誘電体膜として用
い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。より詳細には、半導体層１ａの高濃度ドレイン領
域１ｅが、データ線６ａ及び走査線３ａの下に延設され
て、同じくデータ線６ａ及び走査線３ａに沿って伸びる
容量線３ｂ部分に絶縁膜２を介して対向配置されて、第
１蓄積容量電極（半導体層）１ｆとされている。特に蓄
積容量７０の誘電体としての絶縁膜２は、高温酸化によ
り単結晶シリコン層上に形成されるＴＦＴ３０のゲート
絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜と
することができ、蓄積容量７０は比較的小面積で大容量
の蓄積容量として構成できる。

【００４４】更に、蓄積容量７０においては、図６及び
図７から分かるように、第１遮光膜１１ａは、第２蓄積
容量電極としての容量線３ｂの反対側において第１蓄積
容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容
量電極として対向配置されることにより（図７の右側の
蓄積容量７０参照）、蓄積容量が更に付与されるように
構成されている。即ち、本実施の形態では、第１蓄積容
量電極１ｆを挟んで両側に蓄積容量が付与されるダブル
蓄積容量構造が構築されており、蓄積容量がより増加す
る。よって、当該液晶装置が持つ、表示画像におけるフ
リッカや焼き付きを防止する機能が向上する。

【００４５】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。

【００４６】本実施の形態では特に、第１遮光膜１１ａ
（及びこれに電気的接続された容量線３ｂ）は定電位源
に電気的接続されており、第１遮光膜１１ａ及び容量線
３ｂは、定電位とされる。従って、第１遮光膜１１ａに
対向配置される画素スイッチング用ＴＦＴ３０に対し第
１遮光膜１１ａの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。この場合、定電位源とし
ては、当該液晶装置を駆動するための周辺回路（例え
ば、走査線駆動回路、データ線駆動回路等）に供給され
る負電源、正電源等の定電位源、接地電源、対向電極２
１に供給される定電位源等が挙げられる。このように周
辺回路等の電源を利用すれば、専用の電位配線や外部入
力端子を設ける必要なく、遮光膜１１ａ及び容量線３ｂ
を定電位にできる。

【００４７】また、図６及び図７に示したように、本実
施の形態では、ＴＦＴアレイ基板１０に設けられた凹部
２０３内に第１遮光膜１１ａを設け、ＴＦＴアレイ基板
１０表面と各凹部２０３内に設けられた第１遮光膜１１
ａとで平坦な一面を構成するのに加えて、コンタクトホ
ール１３を介して第１遮光膜１１ａは、前段あるいは後
段の容量線３ｂに電気的接続するように構成されてい
る。従って、各第１遮光膜１１ａが、自段の容量線に電
気的接続される場合と比較して、画素部の開口領域の縁
に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮
光膜１１ａが形成される領域の他の領域に対する段差が
少なくて済む。このように画素部の開口領域の縁に沿っ
た段差が少ないと、当該段差に応じて引き起こされる液
晶のディスクリネーション（配向不良）を低減できるの
で、画素部の開口領域を広げることが可能となる。

【００４８】また、第１遮光膜１１ａは、前述のように
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール１３を開孔するかに
応じて（好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて）、製造プロセス中に第１遮光膜１１ａ
にかかる応力が緩和されて、より効果的にクラックを防
止し得、歩留まりを向上させることが可能となる。

【００４９】更に、第１遮光膜１１ａは、チャネル領域
１ａ’を覆う位置を除き、走査線３ａに対向する位置に
は形成されていない。従って、第１遮光膜１１ａと各走
査線３ａとの間の容量カップリングが実践上殆ど又は全
く生じないので、走査線３ａにおける電位変動により、
第１遮光膜１１ａにおける電位揺れが発生することはな
く、その結果、容量線３ｂにおける電位揺れも発生しな
い。

【００５０】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａ秩Aソース領域１ｄ、ドレイン領域１ｅ
等とは、同一の半導体層１ａからなる。このため、ＴＦ
Ｔアレイ基板１０上に形成される積層構造を単純化で
き、更に、後述の液晶装置の製造方法において、同一の
薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成
でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同
時に形成できる。

【００５１】更に、第１遮光膜１１ａは、走査線３ａに
沿って夫々伸延しており、しかも、データ線６ａに沿っ
た方向に対し複数の縞状に分断されている。このため、
例えば各画素部の開口領域の周りに一体的に形成された
格子状の遮光膜を配設した場合と比較して、第１遮光膜
１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリ
コン膜、データ線６ａを形成する金属膜、層間絶縁膜等
からなる当該液晶装置の積層構造において、各膜の物性
の違いに起因した製造プロセス中の加熱冷却に伴い発生
するストレスが格段に緩和される。このため、第１遮光
膜１１ａ等におけるクラックの発生防止や歩留まりの向
上が図られる。

【００５２】尚、図６では、第１遮光膜１１ａにおける
直線状の本線部分は、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており且つコンタクトホール１３を形成可能なように
容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ
に対する遮光機能及び容量線に対する低抵抗化機能を発
揮可能である。従って、例えば相隣接した走査線３ａと
容量線３ｂとの間にある走査線に沿った長手状の間隙領
域や、走査線３ａと若干重なる位置にまでも、当該第１
遮光膜１１ａを設けてもよい。

【００５３】容量線３ｂと第１遮光膜１１ａとは、第１
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者は電気的接続
されているが、このようなコンタクトホール１３は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。

【００５４】コンタクトホール１３を画素毎に開孔した
場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎に或いは
３画素毎に）開孔した場合には、容量線３ｂや第１遮光
膜１１ａのシート抵抗、駆動周波数、要求される仕様等
を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低
抵抗化及び冗長構造による利益と、多数のコンタクトホ
ール１３を開孔することによる製造工程の複雑化或いは
当該液晶装置の不良化等の弊害とを適度にバランスでき
るので、実践上大変有利である。

【００５５】また、このような画素毎或いは画素グルー
プ毎に設けられるコンタクトホール１３は、対向基板２
０の側から見てデータ線６ａの下に開孔されている。こ
のため、コンタクトホール１３は、画素部の開口領域か
ら外れており、しかもＴＦＴ３０や第１蓄積容量電極１
ｆが形成されていない第１層間絶縁膜１２の部分に設け
られているので、画素領域の有効利用を図りつつ、コン
タクトホール１３の形成によるＴＦＴ３０や他の配線等
の不良化を防ぐことができる。

【００５６】再び、図７において、画素スイッチング用
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、走査線３ａ、該走査線３ａからの電界によ
りチャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ３０として用いられることが多い。データ線６ａ
は、Ａｌ等の金属膜や金属シリサイド等の合金膜などの
遮光性の薄膜から構成されている。また、走査線３ａ、
ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃
度ソース領域１ｄへ通じるコンタクトホール５及び高濃
度ドレイン領域１ｅへ通じるコンタクトホール８が各々
形成された第２層間絶縁膜４が形成されている。このソ
ース領域１ｂへのコンタクトホール５を介して、データ
線６ａは高濃度ソース領域１ｄに電気的接続されてい
る。更に、データ線６ａ及び第２層間絶縁膜４の上に
は、高濃度ドレイン領域１ｅへのコンタクトホール８が
形成された第３層間絶縁膜７が形成されている。この高
濃度ドレイン領域１ｅへのコンタクトホール８を介し
て、画素電極９ａは高濃度ドレイン領域１ｅに電気的接
続されている。前述の画素電極９ａは、このように構成
された第３層間絶縁膜７の上面に設けられている。尚、
画素電極９ａと高濃度ドレイン領域１ｅとは、データ線
６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン
膜を中継して電気的接続するようにしてもよい。

【００５７】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００５８】また、画素スイッチング用ＴＦＴ３０のゲ
ート電極（走査線３ａ）をソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。

【００５９】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃ等の単結晶シリコン層は、光が入射するとシリ
コンが有する光電変換効果により光電流が発生してしま
い画素スイッチング用ＴＦＴ３０のトランジスタ特性が
劣化するが、本実施の形態では、走査線３ａを上側から
覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜か
ら形成されているので、少なくとも半導体層１ａのチャ
ネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の
入射を効果的に防ぐことが出来る。また、前述のよう
に、画素スイッチング用ＴＦＴ３０の下側には、第１遮
光膜１１ａが設けられているので、少なくとも半導体層
１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへ
の戻り光の入射を効果的に防ぐことが出来る。

【００６０】尚、この実施形態では、相隣接する前段あ
るいは後段の画素に設けられた容量線３ｂと第１遮光膜
１１ａとを接続しているため、最上段あるいは最下段の
画素に対して第１遮光膜１１ａに定電位を供給するため
の容量線３ｂが必要となる。そこで、容量線３ｂの数を
垂直画素数に対して１本余分に設けておくようにすると
良い。

【００６１】（本実施形態のプロセスを用いた電気光学
装置の製造方法）次に、以上のような構成を持つ液晶装
置の製造プロセスについて、図８から図１２を参照して
説明する。

【００６２】尚、図８から図１２は各工程におけるＴＦ
Ｔアレイ基板側の各層を、図７と同様に図６のＡ−Ａ鋳
f面に対応させて示す工程図である。

【００６３】図８の工程（１）に示すように、石英基
板、ハードガラス等のＴＦＴアレイ基板１０を用意す
る。ここで、好ましくはＮ２（窒素）等の不活性ガス雰
囲気且つ約８５０〜１３００℃、より好ましくは１００
０℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるＴＦＴアレイ基板１０に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にＴ
ＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処
理しておく。

【００６４】このように処理されたＴＦＴアレイ基板１
０上にフォトリソグラフィにより第１遮光膜１１ａのパ
ターン（図６参照）に対応するレジストマスク２０７を
形成する。

【００６５】次に、工程（２）に示すように、該レジス
トマスクを介してＴＦＴアレイ基板１０に対しエッチン
グを行うことにより、深さ１００〜５００ｎｍ程度、よ
り好ましくは約２００ｎｍの凹部２０３を形成する。

【００６６】次に、工程（３）に示すように、このよう
に凹部２０３が形成されたＴＦＴアレイ基板１０の全面
に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金
属シリサイド等の金属合金膜を、スパッタにより、１０
０〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの
層厚の遮光膜１１を形成する。

【００６７】次に、工程（４）に示すように、遮光膜１
１の表面を、凹部２０３内に形成された遮光膜１１を残
存しつつ基板１０表面が露出するまでグローバルに研磨
して平坦化する。研磨による平坦化の手法としては、例
えばＣＭＰ（化学的機械研磨）法を用いることができ
る。

【００６８】次に、工程（５）に示すように、残存する
遮光膜１１として第１遮光膜１１ａの上に、例えば、常
圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル
・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル
・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オ
キシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜
１２を形成する。この第１層間絶縁膜１２の層厚は、例
えば、約４００〜１０００ｎｍとする。より好ましくは
８００ｎｍ程度とする。

【００６９】次に、工程（６）に示すように、基板１０
と単結晶シリコン基板２０６ａとの貼り合わせを行う。
貼り合わせに用いる単結晶シリコン基板２０６ａは、厚
さ６００μｍあり、その表面をあらかじめ０．０５〜
０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると
共に、水素イオン（Ｈ＋）を例えば加速電圧１００ｋｅ
Ｖ、ドーズ量１０ｅ１６／ｃｍ２にて注入したものであ
る。貼り合わせ工程は、例えば３００℃で２時間の熱処
理によって２枚の基板を直接貼り合わせる方法が採用で
きる。

【００７０】次に、工程（７）に示すように、貼り合わ
せた単結晶シリコン基板２０６ａの貼り合わせ面側の酸
化膜２０６ｂと単結晶シリコン層２０６を残したまま、
単結晶シリコン基板２０６ａを基板１０から剥離するた
めの熱処理を行う。この基板の剥離現象は、単結晶シリ
コン基板中に導入された水素イオンによって、単結晶シ
リコン基板の表面近傍のある層でシリコンの結合が分断
されるために生じるものである。例えば、貼り合わせた
２枚の基板を毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、貼り合わせた単結晶シリコン基板２０６ａが基板１
０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程
度の単結晶シリコン層２０６が形成される。なお、基板
１０上に貼り合わされる単結晶シリコン層２０６は、前
に述べた単結晶シリコン基板２０６ａに対して行われる
水素イオン注入の加速電圧を変えることによって５０ｎ
ｍ〜３０００ｎｍまで任意の膜厚で形成することが可能
である。

【００７１】次に、工程（８）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、図６に示し
た如き所定パターンの半導体層１ａを形成する。即ち、
特にデータ線６ａ下で容量線３ｂが形成される領域及び
走査線３ａに沿って容量線３ｂが形成される領域には、
画素スイッチング用ＴＦＴ３０を構成する半導体層１ａ
から延設された第１蓄積容量電極１ｆを形成する。

【００７２】次に、工程（９）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２
の厚さは、約６０ｎｍの厚さとなる。

【００７３】次に、図９の工程（１０）に示すように、
Ｎチャネルの半導体層１ａに対応する位置にレジスト膜
３０１を形成し、Ｐチャネルの半導体層１ａにＰなどの
Ｖ族元素のドーパント３０２を低濃度で（例えば、Ｐイ
オンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ２のドー
ズ量にて）ドープする。

【００７４】次に、工程（１１）に示すように、図示を
省略するＰチャネルの半導体層１ａに対応する位置にレ
ジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなど
のIII族元素のドーパント３０３を低濃度で（例えば、
Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ２の
ドーズ量にて）ドープする。

【００７５】次に、工程（１２）に示すように、Ｐチャ
ネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部を除く基板１０の表面にレジスト膜３０５を
形成し、端部３０４にＰチャネルについて工程（１０）
の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパ
ント３０６、Ｎチャネルについて工程（１１）の約１〜
１０倍のドーズ量のＢなどのIII族元素のドーパント３
０６をドープする。

【００７６】次に、工程（１３）に示すように、半導体
膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化
するため、基板１０の表面の走査線３ａ（ゲート電極）
に対応する部分にレジスト膜３０７（走査線３ａよりも
幅が広い）を形成し、これをマスクとしてその上からＰ
などのＶ族元素のドーパント３０８を低濃度で（例え
ば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ
２のドーズ量にて）ドープする。

【００７７】次に、図１０の工程（１４）に示すよう
に、第１層間絶縁膜１２に第１遮光膜１１ａに至るコン
タクトホール１３を反応性エッチング、反応性イオンビ
ームエッチング等のドライエッチングにより或いはウエ
ットエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール１３等を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、これらのコンタクトホ
ール１３等をテーパ状にできるので、配線接続時の断線
を防止できるという利点が得られる。

【００７８】次に、工程（１５）に示すように、減圧Ｃ
ＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚
さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン
膜３を導電化する。又は、Ｐイオンをポリシリコン膜３
の成膜と同時に導入したドープトシリコン膜を用いても
よい。これにより、ポリシリコン層３の導電性を高める
ことができる。

【００７９】次に、工程（１６）に示すように、レジス
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図６に示した如き所定パターンの走査線
３ａと共に容量線３ｂを形成する。尚、この後、基板１
０の裏面に残存するポリシリコンを基板１０の表面をレ
ジスト膜で覆ってエッチングにより除去する。

【００８０】次に、工程（１７）に示すように、半導体
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い（図はＮチャネルの半導体層１ａを示してい
る。）、走査線３ａ（ゲート電極）を拡散マスクとし
て、まずＢなどのIII族元素のドーパント３１０を低濃
度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、
３ｅ１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。

【００８１】続いて、工程（１８）に示すように、半導
体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、図示はしていないが走査線３ａよりも幅
の広いマスクでレジスト層をＰチャネルに対応する走査
線３ａ上に形成した状態、同じくＢなどのIII族元素の
ドーパント３１１を高濃度で（例えば、ＢＦ２イオンを
９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ２のドーズ量に
て）ドープする。

【００８２】次に、図１１の工程（１９）に示すよう
に、半導体層１ａにＮチャネルのＬＤＤ領域を形成する
ために、Ｐチャネルの半導体層１ａに対応する位置をレ
ジスト膜（図示せず）で覆い、走査線３ａ（ゲート電
極）を拡散マスクとして、ＰなどのＶ族元素のドーパン
ト６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加
速電圧、６ｅ１２／ｃｍ２のドーズ量にて）ドープし、
Nチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃを形成する。

【００８３】続いて、工程（２０）に示すように、半導
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト層６２をＮチャネルに対応
する走査線３ａ上に形成した後、同じくＰなどのＶ族元
素のドーパント６１を高濃度で（例えば、Ｐイオンを７
０ｋｅＶの加速電圧、４ｅ１５／ｃｍ２のドーズ量に
て）ドープする。

【００８４】次に、工程（２１）に示すように、画素ス
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の層厚は、約５００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。

【００８５】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。

【００８６】次に、工程（２２）に示すように、データ
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。

【００８７】次に、図１２の工程（２３）に示すよう
に、第２層間絶縁膜４の上に、スパッタ処理等により、
遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属
膜６として、約１００〜７００ｎｍの厚さ、好ましくは
約３５０ｎｍに堆積し、更に工程（２４）に示すよう
に、フォトリソグラフィ工程、エッチング工程等によ
り、データ線６ａを形成する。

【００８８】次に、工程（２５）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の層厚は、約５００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。

【００８９】次に、図１３の工程（２６）に示すよう
に、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。

【００９０】次に、工程（２７）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆
積し、更に工程（２８）に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極９ａを形
成する。尚、当該液晶装置を反射型の液晶装置に用いる
場合には、Ａｌ等の反射率の高い不透明な材料から画素
電極９ａを形成してもよい。

【００９１】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図７参照）が形成される。

【００９２】他方、図７に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
後述の周辺見切りとしての第２遮光膜が、例えば金属ク
ロムをスパッタした後、フォトリソグラフィ工程、エッ
チング工程を経て形成される。尚、これらの第２遮光膜
は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンや
Ｔｉをフォトレジストに分散した樹脂ブラックなどの材
料から形成してもよい。

【００９３】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図７参照）が形成される。

【００９４】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。

【００９５】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施の形態の全体構成を図１４及び
図１５を参照して説明する。尚、図１４は、ＴＦＴアレ
イ基板１０をその上に形成された各構成要素と共に対向
基板２０の側から見た平面図であり、図１５は、対向基
板２０を含めて示す図１４のＨ−Ｈ鋳f面図である。

【００９６】図１４において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る周辺見切りとしての第２遮光
膜５３が設けられている。シール材５２の外側の領域に
は、データ線駆動回路１０１及び実装端子１０２がＴＦ
Ｔアレイ基板１０の一辺に沿って設けられており、走査
線駆動回路１０４が、この一辺に隣接する２辺に沿って
設けられている。走査線３ａに供給される走査信号遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路１０１を画面表示領域の辺に沿って両側に配列
してもよい。例えば奇数列のデータ線６ａは画面表示領
域の一方の辺に沿って配設されたデータ線駆動回路から
画像信号を供給し、偶数列のデータ線は前記画面表示領
域の反対側の辺に沿って配設されたデータ線駆動回路か
ら画像信号を供給するようにしてもよい。この様にデー
タ線６ａを櫛歯状に駆動するようにすれば、データ線駆
動回路の占有面積を拡張することができるため、複雑な
回路を構成することが可能となる。更にＴＦＴアレイ基
板１０の残る一辺には、画面表示領域の両側に設けられ
た走査線駆動回路１０４間をつなぐための複数の配線１
０５が設けられており、更に、周辺見切りとしての第２
遮光膜５３の下に隠れてプリチャージ回路を設けてもよ
い。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的導通をとるための導通材１０６が設けられ
ている。そして、図１５に示すように、図１４に示した
シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該
シール材５２によりＴＦＴアレイ基板１０に固着されて
いる。

【００９７】以上の液晶装置のＴＦＴアレイ基板１０上
には更に、製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等を形成してもよい。ま
た、データ線駆動回路１０１及び走査線駆動回路１０４
をＴＦＴアレイ基板１０の上に設ける代わりに、例えば
ＴＡＢ（テープオートメイテッドボンディング基板）上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺部に設けられた異方性導電フィルムを介して電気的
及び機械的に接続するようにしてもよい。また、対向基
板２０の投射光が入射する側及びＴＦＴアレイ基板１０
の出射光が出射する側には各々、例えば、ＴＮ（ツイス
テッドネマティック）モード、ＳＴＮ（スーパーＴＮ）
モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光手段などが所定の方向で配置され
る。

【００９８】以上説明した液晶装置は、例えばカラー液
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施の形態で示したように、対向基板２０に、カラ
ーフィルタは設けられていない。しかしながら、第２遮
光膜２３の形成されていない画素電極９ａに対向する所
定領域にＲＧＢのカラーフィルタをその保護膜と共に、
対向基板２０上に形成してもよい。このようにすれば、
液晶プロジェクタ以外の直視型や反射型のカラー液晶テ
レビなどのカラー液晶装置に各実施の形態における液晶
装置を適用できる。更に、対向基板２０上に１画素1個
対応するようにマイクロレンズを形成してもよい。この
ようにすれば、入射光の集光効率を向上することで、明
るい液晶装置が実現できる。更にまた、対向基板２０上
に、何層もの屈折率の相違する干渉層を堆積すること
で、光の干渉を利用して、ＲＧＢ色を作り出すダイクロ
イックフィルタを形成してもよい。このダイクロイック
フィルタ付き対向基板によれば、より明るいカラー液晶
装置が実現できる。

【００９９】以上説明した各実施の形態における液晶装
置では、従来と同様に入射光を対向基板２０の側から入
射することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域
１ｂ、１ｃに光が入射することを防ぐことが出来、高画
質の画像を表示することが可能である。ここで、従来
は、ＴＦＴアレイ基板１０の裏面側での反射を防止する
ために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔ
ｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフ
ィルムを貼り付ける必要があった。しかし、各実施の形
態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの
少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１
ｃとの間に第１遮光膜１１ａが形成されているため、こ
のようなＡＲ被膜された偏光手段やＡＲフィルムを用い
たり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基
板を使用する必要が無くなる。従って、各実施の形態に
よれば、材料コストを削減でき、また偏光手段の貼り付
け時に、ごみ、傷等により、歩留まりを落とすことがな
く大変有利である。また、耐光性が優れているため、明
るい光源を使用したり、偏光ビームスプリッタにより偏
光変換して、光利用効率を向上させても、光によるクロ
ストーク等の画質劣化を生じない。

【０１００】（電子機器）上記の液晶装置を用いた電子
機器の一例として、投射型表示装置の構成について、図
１６を参照して説明する。図１６において、投射型表示
装置１１００は、上述した液晶装置を３個用意し、夫々
ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂと
して用いた投射型液晶装置の光学系の概略構成図を示
す。本例の投射型表示装置の光学系には、前述した光源
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット９０６を備えている。また、青色光束Ｂを対応す
るライトバルブ９２５Ｂに導く導光系９２７をも備えて
いる。

【０１０１】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。

【０１０２】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。

【０１０３】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。

【０１０４】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。

【０１０５】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Ｂは、導光系９２７を介して対応するライトバル
ブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ９２５
Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光
手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段
９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置さ
れた液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる
液晶ライトバルブである。

【０１０６】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。

【０１０７】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。

【０１０８】本例では、液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂには、ＴＦＴの下側に遮光層が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のＴＦＴアレイ基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
ＴＦＴアレイ基板の側から入射しても、画素電極のスイ
ッチング用のＴＦＴのチャネルに対する遮光を十分に行
うことができる。

【０１０９】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。

【０１１０】また、本実施の形態では、戻り光によるＴ
ＦＴのチャネル領域への影響を抑えることができるた
め、液晶装置に直接戻り光防止処理を施した偏光手段９
６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。
そこで、図１６に示されるように、偏光手段を液晶装置
から離して形成、より具体的には、一方の偏光手段９６
１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に
貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０
Ｂは集光レンズ９５３、９４５、９４４に貼り付けるこ
とが可能である。このように、偏光手段をプリズムユニ
ットあるいは集光レンズに貼り付けることにより、偏光
手段の熱は、プリズムユニットあるいは集光レンズで吸
収されるため、液晶装置の温度上昇を防止することがで
きる。

【０１１１】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等の送風を送り込むことに
より、液晶装置の温度上昇をさらに防ぐことができ、液
晶装置の温度上昇による誤動作を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の電気光学装置の基本構造を示す断面図
である。

【図２】図１に示した電気光学装置の製造プロセスを順
を追って示す工程図（その１）である。

【図３】図１に示した電気光学装置の製造プロセスを順
を追って示す工程図（その２）である。

【図４】図１に示した電気光学装置の製造プロセスを順
を追って示す工程図（その３）である。

【図５】液晶装置の一実施形態における画像形成領域を
構成するマトリクス状の複数の画素に設けられた各種素
子、配線等の等価回路である。

【図６】液晶装置の一実施形態におけるデータ線、走査
線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図７】図６のＡ−Ａ’断面図である。

【図８】液晶装置の一実施形態の製造プロセスを順を追
って示す工程図（その１）である。

【図９】液晶装置の一実施形態の製造プロセスを順を追
って示す工程図（その２）である。

【図１０】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その３）である。

【図１１】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その４）である。

【図１２】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その５）である。

【図１３】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その６）である。

【図１４】液晶装置の各実施の形態におけるＴＦＴアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。

【図１５】図１３のＨ−Ｈ’断面図である。

【図１６】液晶装置を用いた電子機器の一例である投射
型表示装置の構成図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １０…ＴＦＴアレイ基板 １１ａ…第１遮光膜 １２…第１層間絶縁膜 ２０２…光透過性基板 ２０３…凹部 ２０４…遮光層 ２０５…絶縁体層 ２０５…単結晶シリコン層

フロントページの続き Ｆターム(参考） 2H088 EA12 FA10 FA11 FA16 FA18 FA20 FA24 GA02 HA02 HA06 HA08 HA13 HA16 HA24 HA28 JA05 JA13 KA02 MA16 MA17 MA18 2H090 HB08Y HC17 HC18 HD03 JA02 JA19 JB02 JC17 JD05 JD14 KA05 LA04 LA06 LA12 MA04 MB01 2H091 FA35Y FB08 FC02 FC15 FC24 FC26 FC29 FC30 FD04 FD06 FD16 FD23 GA03 GA06 GA13 HA07 KA04 LA03 LA11 LA12 MA07 2H092 JA24 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB58 JB63 JB69 KA03 KB14 KB23 MA04 MA07 MA13 MA17 MA23 MA27 MA32 MA35 MA37 MA41 NA01 NA25 PA02 PA09 PA10 QA07

Claims (7)

【特許請求の範囲】
1. 【請求項１】 光透過性基板の一方面に凹部を形成する
   工程と、 前記凹部が形成された光透過性基板の一方面に遮光層を
   形成する工程と、 前記凹部内に形成された遮光層を残存しつつ前記光透過
   性基板の一方面が露出するまで前記遮光層を除去して前
   記光透過性基板の一方面を平坦化する工程と、 前記平坦化された光透過性基板の一方面に絶縁体層を形
   成する工程と、 前記絶縁体層表面に単結晶シリコン層を貼り合わせる工
   程とを具備することを特徴とする電気光学装置の製造方
   法。
2. 【請求項２】 前記光透過性基板の一方面を平坦化する
   工程では、化学的機械研磨法により遮光層を除去するこ
   とを特徴とする請求項１に記載の電気光学装置の製造方
   法。
3. 【請求項３】 前記貼り合わされた単結晶シリコン層の
   前記遮光層に対応する位置にトランジスタ素子領域を形
   成する工程を更に具備することを特徴とする請求項１ま
   たは２に記載の電気光学装置の製造方法。
4. 【請求項４】 凹部が設けられた光透過性基板と、 前記光透過性基板の凹部を埋めるように形成された遮光
   層と、 前記遮光層が形成された光透過性基板上に設けられた絶
   縁体層と、 前記絶縁体層上に形成され、前記遮光層に対応する位置
   にトランジスタ素子領域が形成された単結晶シリコン層
   とを具備することを特徴とする電気光学装置。
5. 【請求項５】 前記光透過性基板が石英からなり、前記
   遮光層が高融点金属または高融点金属の珪素化合物から
   なることを特徴とする請求項４に記載の電気光学装置。
6. 【請求項６】 前記光透過性基板の単結晶シリコン層が
   形成された面と対向するように配置された他の光透過性
   基板と、 これら２枚の光透過性基板の間に挟持され、前記トラン
   ジスタ素子領域に形成されたトランジスタ素子により駆
   動される液晶とを更に具備することを特徴とする請求項
   ４または５に記載の電気光学装置。
7. 【請求項７】 光源と、 前記光源から出射される光が入射されて画像情報に対応
   した変調を施す、請求項６に記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
   段とを具備することを特徴とする電子機器。