JPH01315142A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01315142A JPH01315142A JP14748488A JP14748488A JPH01315142A JP H01315142 A JPH01315142 A JP H01315142A JP 14748488 A JP14748488 A JP 14748488A JP 14748488 A JP14748488 A JP 14748488A JP H01315142 A JPH01315142 A JP H01315142A
- Authority
- JP
- Japan
- Prior art keywords
- heavy metal
- ion implantation
- scribing region
- crystal defects
- crystal defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 230000007547 defect Effects 0.000 claims abstract description 14
- 238000005247 gettering Methods 0.000 claims abstract description 14
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ゲッタリング方法に工夫を加えることによっ
て、重金属汚染による素子特性劣化を抑制した半導体装
置の製造方法に関するものである。
て、重金属汚染による素子特性劣化を抑制した半導体装
置の製造方法に関するものである。
従来の技術
半導体集積回路は、重金属汚染によって大きな特性劣化
を生じる。この劣化を緩和するために、半導体装置の製
造工程においては、ふつうゲッタリングと称する処理が
実施されている。ゲッタリング方法の主流は裏面ゲッタ
リングと呼ばれる方法である。第２図に裏面ゲッタリン
グの方法の例を示す。第２図は半導体集積回路の断面図
であり、１は半導体基板、６は素子形成部である。裏面
近傍がゲッタリング領域７であり、この領域７を実現す
るには、高濃度のリンを導入する方法。
を生じる。この劣化を緩和するために、半導体装置の製
造工程においては、ふつうゲッタリングと称する処理が
実施されている。ゲッタリング方法の主流は裏面ゲッタ
リングと呼ばれる方法である。第２図に裏面ゲッタリン
グの方法の例を示す。第２図は半導体集積回路の断面図
であり、１は半導体基板、６は素子形成部である。裏面
近傍がゲッタリング領域７であり、この領域７を実現す
るには、高濃度のリンを導入する方法。
機械的なダメージを与える方法、多結晶シリコン層を形
成する方法などがある。
成する方法などがある。
発明が解決しようとする課題
従来の裏面ゲッタリング方法では、ゲッタリング源がウ
ェハ裏面にあるため、表面付近の重金属汚染に対して、
必ずしも十分なゲッタリング効果をもたなかった。
ェハ裏面にあるため、表面付近の重金属汚染に対して、
必ずしも十分なゲッタリング効果をもたなかった。
課題を解決するための手段
本発明は、ウェハ表面のスクライブ領域に、イオン注入
方法を用いて意図的に結晶欠陥を発生させ、その結晶欠
陥に重金属をゲッタリングさせる構成をそなえたもので
ある。
方法を用いて意図的に結晶欠陥を発生させ、その結晶欠
陥に重金属をゲッタリングさせる構成をそなえたもので
ある。
作用
本発明によると、半導体ウェハ上に形成されたチップと
チップとの間のスクライブ領域にイオン注入法を用いて
結晶欠陥を発生させ、その結晶欠陥を重金属のゲッタリ
ング源とすることにより、重金属汚染による悪影響が少
ない半導体装置が形成される。
チップとの間のスクライブ領域にイオン注入法を用いて
結晶欠陥を発生させ、その結晶欠陥を重金属のゲッタリ
ング源とすることにより、重金属汚染による悪影響が少
ない半導体装置が形成される。
実施例
本発明の実施例を第１図を用いて説明する。第１図（ａ
）、 （ｂ）は半導体集積回路のスクライブ領域近傍の
工程順断面図である。
）、 （ｂ）は半導体集積回路のスクライブ領域近傍の
工程順断面図である。
第１図において、１はＰ型シリコン基板で、比抵抗２０
Ω・ｃｍ、２は素子分離用の厚い酸化膜で、厚さ７００
ｎｉ＋である。図中で厚い酸化膜２が存在しない領域が
スクライブ領域であるが、このスクライブ領域の中央部
に結晶欠陥を発生させるために、フォトマスクパターン
３を形成する。
Ω・ｃｍ、２は素子分離用の厚い酸化膜で、厚さ７００
ｎｉ＋である。図中で厚い酸化膜２が存在しない領域が
スクライブ領域であるが、このスクライブ領域の中央部
に結晶欠陥を発生させるために、フォトマスクパターン
３を形成する。
フォトマスクパターン３は、スクライブ領域４の中央部
に開口をもったマスクである。続いて、このスクライブ
領域４の開口部に、ボロン・イオン注入を行う。イオン
加速電圧は、５０ｋｖ、イオン注入量はＩ Ｘ １０
”ｃｍ−２である。その後の工程に含まれる、温度１０
００℃での水蒸気雰囲気中の酸化により、第１図（ｂ）
のように、ボロン・イオン注入層５が形成されるが、こ
の時、イオン注入層５の表面近傍には多数の結晶欠陥が
発生した。この後は、通常の、金属−酸化物一半導体（
ＭＯＳ）型集積回路製造工程によって、ＭＯ３型半導体
集積回路を形成した。完成した集積回路上のトランジス
タ及びＰＮ接合の逆方向リーク特性を測定したところ、
通常の裏面ゲッタリング法のみのサンプルにくらべて、
本発明を利用した半導体装置は、良好な特性分布を示し
た。
に開口をもったマスクである。続いて、このスクライブ
領域４の開口部に、ボロン・イオン注入を行う。イオン
加速電圧は、５０ｋｖ、イオン注入量はＩ Ｘ １０
”ｃｍ−２である。その後の工程に含まれる、温度１０
００℃での水蒸気雰囲気中の酸化により、第１図（ｂ）
のように、ボロン・イオン注入層５が形成されるが、こ
の時、イオン注入層５の表面近傍には多数の結晶欠陥が
発生した。この後は、通常の、金属−酸化物一半導体（
ＭＯＳ）型集積回路製造工程によって、ＭＯ３型半導体
集積回路を形成した。完成した集積回路上のトランジス
タ及びＰＮ接合の逆方向リーク特性を測定したところ、
通常の裏面ゲッタリング法のみのサンプルにくらべて、
本発明を利用した半導体装置は、良好な特性分布を示し
た。
発明の効果
本発明によれば、半導体ウェハ上に形成する半導体集積
回路の各チップ間のスクライブ領域にイオン注入法を用
いて結晶欠陥を発生させ、その結晶欠陥を重金属のゲッ
タリング源とすることにより、重金属汚染による悪影響
が少ない半導体集積回路が形成される。
回路の各チップ間のスクライブ領域にイオン注入法を用
いて結晶欠陥を発生させ、その結晶欠陥を重金属のゲッ
タリング源とすることにより、重金属汚染による悪影響
が少ない半導体集積回路が形成される。
第１図は本発明実施例の工程順断面図、第２図は従来装
置の概要断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・厚い
酸化膜、３・・・・・・フォトマスクパターン、４・・
・・・・イオン注入領域、５・・・・・・イオン注入拡
散層。 代理人の氏名 弁理士 中尾敏男 ほか１名！−−シリ
コン五坂 第２図
置の概要断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・厚い
酸化膜、３・・・・・・フォトマスクパターン、４・・
・・・・イオン注入領域、５・・・・・・イオン注入拡
散層。 代理人の氏名 弁理士 中尾敏男 ほか１名！−−シリ
コン五坂 第２図
Claims (1)
- 一導電型半導体基板のスクライブ領域にイオン注入法
を用いて結晶欠陥を発生させ、同結晶欠陥を重金属のゲ
ッタリング源とすることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14748488A JPH01315142A (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14748488A JPH01315142A (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01315142A true JPH01315142A (ja) | 1989-12-20 |
Family
ID=15431437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14748488A Pending JPH01315142A (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01315142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255153B1 (en) | 1997-12-30 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
-
1988
- 1988-06-15 JP JP14748488A patent/JPH01315142A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255153B1 (en) | 1997-12-30 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| JPS577959A (en) | Semiconductor device | |
| US4341571A (en) | Method of making planar devices by direct implantation into substrate using photoresist mask | |
| JPH01315142A (ja) | 半導体装置の製造方法 | |
| JPH0212920A (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH024134B2 (ja) | ||
| JPS61226921A (ja) | 半導体装置の製造法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JPS5830144A (ja) | 半導体装置の製造方法 | |
| JPS5974638A (ja) | 半導体ウエ−ハの製法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH01297837A (ja) | 半導体装置の製造方法 | |
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPS5812331A (ja) | 半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPS61112331A (ja) | 半導体装置の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPH04290269A (ja) | 拡散層の形成方法 | |
| JPS5987858A (ja) | 半導体装置の製造方法 | |
| JPS605561A (ja) | 半導体装置の製造方法 | |
| JPS59205750A (ja) | 半導体装置の製造方法 | |
| JPS62193166A (ja) | 相補型ｍｉｓ集積回路のウエル形成方法 |