JP2004228214A - ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 Download PDFInfo
- Publication number
- JP2004228214A JP2004228214A JP2003012318A JP2003012318A JP2004228214A JP 2004228214 A JP2004228214 A JP 2004228214A JP 2003012318 A JP2003012318 A JP 2003012318A JP 2003012318 A JP2003012318 A JP 2003012318A JP 2004228214 A JP2004228214 A JP 2004228214A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- collector
- ingaas
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
【解決手段】本発明の製造方法では、フォトダイオードを形成する領域において、アンドープInGaAs層18上に、HBTのベース層に相当するp型InGaAs層19およびp型InGaAsP層20、エミッタ層に相当するアンドープInP層21、及びエミッタコンタクト層に相当するn型InP層22およびn型InGaAs層23が存在する状態で、エミッタコンタクト層に相当するn型InGaAs層23の上方から、BeイオンをアンドープInGaAs層18にイオン注入する。さらに、前記イオン注入後、この構造を持つ基板に対し、高温活性化アニールを施す。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタと受光回路が搭載されたヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法に関するものであり、特にヘテロ接合バイポーラトランジスタ集積化受光回路の信頼性及び高周波特性を向上させる製造方法に関するものである。
【0002】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(HBT)は、エミッタにベースよりもバンドギャップの大きな半導体材料を用いることにより、ベース層の不純物濃度を高くしてもエミッタ注入効率を低下させることなく高い電流利得が得られること、さらにこのためベース抵抗が低く抑えられることなど非常に多くの優れた特徴を有している。特に、III−V族化合物半導体を用いると、その優れた電子輸送特性、材料の選択によりヘテロ構造の組み合わせが広がり更に利点は広がる。中でも最も注目すべき利点は、光デバイスとの融合が可能であることである。
【0003】
最近、InP/InGaAs HBTと単一走行キャリアフォトダイオード(UTC−PD:uni−traveling−carrier photodiode)を集積化した受光回路が提案されている(例えば、特許文献1参照)。この集積化受光回路の特徴は、InP/InGaAs HBTのコレクタ層がアンドープInGaAs、n型InGaAsPの4元混晶およびn型InPで構成されていることから、HBT構造におけるベース層(高濃度p型InGaAsPおよびp型InGaAs)及びコレクタ層の一部にベリリウム(Be)イオン注入を施すことにより、ベース層、コレクタ層、サブコレクタ層をもってInGaAs層を光吸収層とする長波長帯(1.55μm)のUTC−PDを形成することである。この方法により、HBTとUTC−PDの同一エピ基板上での作製が可能になり、HBT構造とUTC−PD構造を重ね合わせたエピタキシャル層に比べて、層構成数が少なく、かつ全体の層厚が薄いためプロセス工程数の低減、配線段差の緩和等の利点を有し、歩留まり、面内均一性、再現性に優れた集積化光受信回路を提供することができることとなる。
【0004】
前記集積化受光回路のUTC−PDの作製に関して従来技術では、以下のような工程が行われている。まず、エッチングによりエミッタコンタクトに相当するn型InGaAs層およびn型InP層、エミッタに相当するアンドープあるいはn型InP層を除去し、ベースに相当するp型InGaAsP層を露出する。その後、Beイオン注入を行い、高温活性化アニールを実施する。これにより、コレクタ層に相当するアンドープInGaAs層の一部をp型InGaAs層に変え、フォトダイオードの光吸収層として機能させている。
【0005】
【特許文献1】
特開2001−111095号公報
【0006】
【非特許文献1】
「L.Vescan et al., Journal of Crystal Growth, 67,353(1984)」
【0007】
【発明が解決しようとする課題】
しかしながら、イオン注入後の高温活性化アニール時に半導体表面を保護していないと、表面から蒸気圧の高いV族元素が解離し、半導体表面をモホロジーの劣化を引き起こす。この状態で、アノード電極を形成するとコンタクト抵抗の低下を招き、フォトダイオードのCR時定数が増大する。更に、V族元素の表面からの解離に伴い、イオン注入したドーパントが表面から外部へ拡散することが知られている(例えば、非特許文献1参照)。これにより、イオン注入層のキャリアプロファイルの制御が難しくなるという課題が生じる。
【0008】
また、高温活性化アニール時に例えば従来良く使用されているプラズマCVD法で堆積するシリコン窒化膜あるいはシリコン酸化膜を保護膜として用いた場合、p型InGaAsP層上にプラズマCVDで堆積する際に発生するプラズマダメージによりp型InGaAsP層の表面リーク電流が増大し、UTC−PDの高周波特性を低下させてしまう可能性が生じる。これに加えて、シリコン窒化膜あるいはシリコン酸化膜をp型InGaAsP層上に堆積することでプロセス工程数が増えるという課題も生じる。
【0009】
そこでこの発明は、前記課題に鑑みてなされたものであり、フォトダイオードの光吸収層に注入されたドーパントの拡散および光吸収層表面の劣化を防止でき、高周波特性および高信頼性に優れたヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記目的を達成するために本発明は、ヘテロ接合バイポーラトランジスタとフォトダイオードを有するヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、半絶縁性基板上に、サブコレクタ層、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を前記半絶縁性基板側から順に形成する工程と、前記フォトダイオードを形成する領域において、前記エミッタコンタクト層の上方から、前記コレクタ層の一部に不純物をイオン注入する工程と、前記不純物がイオン注入された前記コレクタ層の一部に対して活性化アニールを行う工程とを有することを特徴とする。
【0011】
このような構成を有する製造方法によれば、ベース層のみを介してコレクタ層の一部に不純物をイオン注入するのではなく、エミッタコンタクト層、エミッタ層、及びベース層を介してイオン注入し、この構造を持つ半絶縁性基板に活性化アニールを施す。これにより、イオン注入後の活性化アニール時に生じる、ベース層の表面モホロジーの低下を抑制し、高品質なベース層および光吸収層(前記コレクタの一部)を形成することができる。
【0012】
また本発明は、半絶縁性基板上に、InP層およびInGaAs層からなるバッファ層、n型InP層からなるサブコレクタ層、n型InGaAs層からなるコレクタコンタクト層、n型InGaAsP層およびアンドープInGaAs層で構成されたコレクタ層、p型InGaAs層およびp型InGaAsP層からなるベース層、アンドープあるいはn型InP層からなるエミッタ層、n型InP層およびn型InGaAs層からなるエミッタコンタクト層から構成されたヘテロ接合バイポーラトランジスタと、前記サブコレクタ層、前記コレクタ層の一部に相当するキャリア走行層、前記コレクタ層の他の一部と前記ベース層の一部に相当する光吸収層、前記ベース層の他の一部に相当するキャリアブロック層から構成されたフォトダイオードを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、前記フォトダイオードを構成する平面領域においてのみ、前記ヘテロ接合バイポーラトランジスタにおける前記エミッタコンタクト層に相当するn型InGaAs層およびn型InP層の上方から、前記コレクタ層の一部に相当するアンドープInGaAs層にアクセプタ不純物をイオン注入する工程と、前記アクセプタ不純物がイオン注入されたアンドープInGaAs層に対して活性化アニールを行う工程と、前記フォトダイオードを構成する平面領域において、前記エミッタコンタクト層に相当するn型InGaAs層およびn型InP層、前記エミッタ層に相当するアンドープあるいはn型InP層を順次除去し、前記ベース層の一部に相当する前記p型InGaAsP層を露出させる工程と、前記ベース層の一部に相当する前記p型InGaAsP層上に前記フォトダイオードのアノード電極を形成する工程とを有することを特徴とする。
【0013】
このような構成を有する製造方法によれば、アクセプタ不純物をベース層に相当するp型InGaAsP層から直接注入する代わりにエミッタコンタクト層に相当するn型InGaAs層から注入し、この構造を持つ半絶縁性基板に活性化アニールを施す。これにより、イオン注入後の活性化アニール時に生じる、ベース層に相当するp型InGaAsP層の表面モホロジーの低下を抑制し、高品質なベース層(p型InGaAsP層)および光吸収層(前記コレクタ層のアンドープInGaAs層)を形成することができる。
【0014】
また、最上層のn型InGaAs層は活性化アニールにより表面モホロジーが低下するが、このn型InGaAs層はエミッタコンタクト層に相当するn型InP層、エミッタ層に相当するアンドープあるいはn型InP層と合わせてエッチング除去されるので、フォトダイオードの特性には影響を与えない。このように、活性化アニール時の保護膜として用いるエミッタ層に相当するアンドープあるいはn型InP層とベース層のp型InGaAsP層との界面は良好であり、イオン注入した不純物のプロファイルの制御性が改善される。また、活性化アニール後にエッチングにより露出されるベース層のp型InGaAsP層の表面モホロジーは良好であり、アノード電極と前記p型InGaAsP層間のコンタクト抵抗の低下を引き起こすことなく、優れた高周波特性を有するヘテロ接合バイポーラトランジスタ集積化受光回路を作製することができる。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0016】
図1〜図4は、本発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す断面図である。このヘテロ接合バイポーラトランジスタ集積化受光回路は、ヘテロ接合バイポーラトランジスタ(HBT)と単一走行キャリアフォトダイオード(UTC−PD)が同一基板上に搭載されている。以下に、HBTとUTC−PDの製造方法を述べる。
【0017】
図1に、半絶縁性基板上に半導体層を順次エピタキシャル成長させたHBTおよびUTC−PDのエピタキシャル層の断面構造を示す。
【0018】
まず、図1に示すように、半絶縁性InP基板11上に、有機金属気相成長(MOCVD)法もしくはガスソース分子線エピタキシャル成長(MBE)法等のエピタキシャル成長法によって、InP及びInGaAs層12からなるバッファ層、高濃度n型InP層13からなるサブコレクタ層、コレクタにオーミック性電極を形成するための高濃度n型ドーピングInGaAs層14からなるコレクタコンタクト層、高濃度n型InP層15、n型InGaAsP層16、高濃度n型InGaAsP17およびアンドープInGaAs層18で構成されたコレクタ層、高濃度p型InGaAs層19および高濃度p型InGaAsP20からなるベース層、アンドープInP層21からなるエミッタ層、高濃度n型InP層22および高濃度n型InGaAs層23からなるエミッタコンタクト層を順次形成する。
【0019】
次に、フォトリソグラフィ技術により微細加工でパターニングされた膜厚1μm程度のフォトレジスト膜24を、図2に示すように少なくともUTC−PD以外のHBT素子部を含む領域に形成する。続いて、レジスト膜24を塗布した状態で、n型InGaAs層23のエミッタコンタクト層の上方からBeイオンをイオン注入する。このとき、加速電圧は、UTC−PDの形成領域において、BeイオンがHBTのコレクタ層の一部に相当するアンドープInGaAs層18内全体に到達する値を選択する。注入するBeイオンのドーズ量は、InGaAs層18のキャリア濃度が2.5×1017〜2.5×1018cm−3になるように設定する。例えば、n型InGaAs層23およびn型InP層22からなるエミッタコンタクト層が合わせて100nm、アンドープInP層21からなるエミッタ層が70nm、p型InGaAsP層20およびp型InGaAs層19からなるベース層が合わせて50nm、アンドープInGaAs層18が200nmの場合、加速電圧として40keV程度を選択する。
【0020】
前記Beイオンのイオン注入が終了した後、レジスト膜24を除去する。続いて、ドーパント(前記Beイオン)を活性化するために高温アニールを行う。このアニール方法には、ドーパントの拡散を防止するために、ラピッドサーマルアニール法を用いる。これにより、UTC−PDのアンドープInGaAs層18に注入されたBeイオンが活性化し、アンドープInGaAs層18は光吸収層として作用する。
【0021】
このような活性化アニールを行った後、HBTではエミッタとベース領域を規定するフォトレジストパターンを形成する。すなわち、HBTのエミッタ領域を保護し、HBTのベース領域およびUTC−PDの形成領域を開口したレジストパターンを形成する。そして、エミッタ領域を前記レジストパターンでマスクし、ドライエッチングもしくは選択ウェットエッチングにより、n型InGaAs層23およびn型InP層22からなるエミッタコンタクト層、アンドープInP層21からなるエミッタ層をそれぞれ除去する。
【0022】
その後、HBTにおいては、Pt/Ti/Pt/Auからなるベース電極26、Ti/Pt/Auからなるエミッタ電極25を蒸着及びリフトオフ法により形成する。また、UTC−PDにおいては、HBTのベース電極に相当する、Ti/Pt/Auからなるアノード電極27を蒸着及びリフトオフ法により形成する。以上の工程を経た、HBTとUTC−PDの断面を図3に示す。
【0023】
次に、HBTではベースとコレクタ領域を規定し、UTC−PDではアノードとカソード領域を規定するフォトレジストパターンを形成する。すなわち、HBTのベース領域及びエミッタ領域を保護し、コレクタ領域を開口するとともに、UTC−PDのアノード領域を保護し、カソード領域を開口したレジストパターンを形成する。そして、HBTのベース領域とエミッタ領域、およびUTC−PDのアノード領域を前記レジストパターンでマスクし、p型InGaAsP層20およびp型InGaAs層19からなるベース層、アンドープInGaAs層18、n型InGaAsP層17、n型InGaAsP層16、n型InP層15で構成されたコレクタ層を、ドライエッチングもしくは選択ウェットエッチングにより順次除去する。
【0024】
その後、HBTにおいてはTi/Pt/Auからなるコレクタ電極28を、UTC−PDにおいてはHBTのコレクタ電極28に相当するカソード電極29を蒸着及びリフトオフ法により形成する。以上の工程により形成された、HBT及びUTC−PDから構成されたヘテロ接合バイポーラトランジスタ集積化受光回路の断面を図4に示す。
【0025】
なお、図4に示したUTC−PDは、HBTのコレクタコンタクト層に相当する高濃度n型InGaAs層14上に形成されたサブコレクタ層及びコレクタ層の一部に相当するキャリア走行層(高濃度n型InP層15、n型InGaAsP層16、高濃度n型InGaAsP17)と、HBTのコレクタ層の一部とベース層の一部に相当する光吸収層(アンドープInGaAs層18、高濃度p型InGaAs層19)と、HBTのベース層の一部に相当するキャリアブロック層(高濃度p型InGaAsP20)とから構成されている。
【0026】
前述した製造方法では、UTC−PDを形成する領域において、アンドープInGaAs層18上に、ベース層(p型InGaAsP層20およびp型InGaAs層19)、エミッタ層(アンドープInP層21)、及びエミッタコンタクト層(n型InGaAs層23およびn型InP層22)が存在する状態で、エミッタコンタクト層に相当するn型InGaAs層23の上方から、アンドープInGaAs層18にBeイオンをイオン注入する。さらに、この状態で高温活性化アニールを施す。これにより、最上層のn型InGaAs層23は高温アニールにより表面モホロジーが低下するが、このn型InGaAs層23はn型InP層22およびアンドープInP層21と合わせてエッチング除去するので、フォトダイオードの特性には影響を与えない。
【0027】
このように、高温アニール時の保護膜として用いるエミッタに相当するアンドープInP層21とp型InGaAsP層20との界面は良好であり、イオン注入したドーパントのプロファイルの制御性が改善される。また、高温アニール後にエッチングにより露出させるp型InGaAsP層20の表面モホロジーは良好であり、アノード電極27とp型InGaAsP層20間のコンタクト抵抗の低下を引き起こすことなく、優れた高周波特性を有するヘテロ接合バイポーラトランジスタ集積化受光回路を作製することができる。
【0028】
本発明により、前記コンタクト抵抗の低下を抑制できるため、フォトダイオードのCR時定数が改善され、高周波応答特性に優れたフォトダイオードと、高周波特性、歩留まり、面内均一性、再現性、及び信頼性に優れたHBTとの集積化受光回路を供給することができ、超高速通信フォトレシーバ等に適用することができる。
【0029】
【発明の効果】
以上述べたようにこの発明によれば、ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を本発明の製造方法とすることによって、従来技術の有していた問題を解決し、フォトダイオードの光吸収層に注入されたドーパントの拡散および光吸収層表面の劣化を防止でき、高周波特性および高信頼性に優れたヘテロ接合バイポーラトランジスタ集積化受光回路の提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第1工程の断面図である。
【図2】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第2工程の断面図である。
【図3】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第3工程の断面図である。
【図4】この発明の実施の形態のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を示す第4工程の断面図である。
【符号の説明】
11…半絶縁性InP基板、12…InP及びInGaAs層、13…高濃度n型InP層、14…高濃度n型ドーピングInGaAs層、15…高濃度n型InP層、16…n型InGaAsP層、17…高濃度n型InGaAsP、18…アンドープInGaAs層、19…高濃度p型InGaAs層、20…高濃度p型InGaAsP、21…アンドープInP層、22…高濃度n型InP層、23…高濃度n型InGaAs層、24…フォトレジスト膜、25…エミッタ電極、26…ベース電極、27…アノード電極、28…コレクタ電極、29…カソード電極。
Claims (8)
- ヘテロ接合バイポーラトランジスタとフォトダイオードを有するヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、
半絶縁性基板上に、サブコレクタ層、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を前記半絶縁性基板側から順に形成する工程と、
前記フォトダイオードを形成する領域において、前記エミッタコンタクト層の上方から、前記コレクタ層の一部に不純物をイオン注入する工程と、
前記不純物がイオン注入された前記コレクタ層の一部に対して活性化アニールを行う工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。 - 前記フォトダイオードを形成する領域において、
前記エミッタコンタクト層、前記エミッタ層を順次除去し、前記ベース層を露出させる工程と、
前記ベース層上に、前記フォトダイオードのアノード電極を形成する工程と、をさらに有することを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。 - 前記イオン注入および活性化アニールによる工程は、少なくとも前記不純物がイオン注入された前記コレクタ層の一部を、キャリア濃度2.5×1017〜2.5×1018cm−3の範囲内の半導体層に変える工程であることを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
- 前記ヘテロ接合バイポーラトランジスタを構成する前記サブコレクタ層はn型InP層を含み、前記コレクタコンタクト層はn型InGaAs層を含み、前記コレクタ層はn型InGaAsP層およびアンドープInGaAs層を含み、前記ベース層はp型InGaAs層およびp型InGaAsP層を含み、前記エミッタ層はアンドープあるいはn型InP層を含み、前記エミッタコンタクト層はn型InP層およびn型InGaAs層を含むことを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
- 前記半絶縁性基板上の前記フォトダイオードを形成する領域において、前記サブコレクタ層、前記コレクタ層の他の一部はキャリア走行層であり、前記コレクタ層の一部と前記ベース層の一部は光吸収層であり、前記ベース層の他の一部はキャリアブロック層であることを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
- 前記フォトダイオードを構成する、前記キャリア走行層はn型InP層、n型InGaAsP層を含み、前記光吸収層はアンドープInGaAs層、p型InGaAs層を含み、前記キャリアブロック層はp型InGaAsP層を含むことを特徴とする請求項5に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
- 半絶縁性基板上に、InP層およびInGaAs層からなるバッファ層、n型InP層からなるサブコレクタ層、n型InGaAs層からなるコレクタコンタクト層、n型InGaAsP層およびアンドープInGaAs層で構成されたコレクタ層、p型InGaAs層およびp型InGaAsP層からなるベース層、アンドープあるいはn型InP層からなるエミッタ層、n型InP層およびn型InGaAs層からなるエミッタコンタクト層から構成されたヘテロ接合バイポーラトランジスタと、前記サブコレクタ層、前記コレクタ層の一部に相当するキャリア走行層、前記コレクタ層の他の一部と前記ベース層の一部に相当する光吸収層、前記ベース層の他の一部に相当するキャリアブロック層から構成されたフォトダイオードを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、
前記フォトダイオードを構成する平面領域においてのみ、前記ヘテロ接合バイポーラトランジスタにおける前記エミッタコンタクト層に相当するn型InGaAs層およびn型InP層の上方から、前記コレクタ層の一部に相当するアンドープInGaAs層にアクセプタ不純物をイオン注入する工程と、
前記アクセプタ不純物がイオン注入されたアンドープInGaAs層に対して活性化アニールを行う工程と、
前記フォトダイオードを構成する平面領域において、前記エミッタコンタクト層に相当するn型InGaAs層およびn型InP層、前記エミッタ層に相当するアンドープあるいはn型InP層を順次除去し、前記ベース層の一部に相当する前記p型InGaAsP層を露出させる工程と、
前記ベース層の一部に相当する前記p型InGaAsP層上に前記フォトダイオードのアノード電極を形成する工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。 - 前記イオン注入および活性化アニールによる工程は、少なくとも前記アンドープInGaAs層をキャリア濃度2.5×1017〜2.5×1018cm−3の範囲内のp型InGaAs層に変える工程であることを特徴とする請求項7に記載のヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012318A JP3948521B2 (ja) | 2003-01-21 | 2003-01-21 | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012318A JP3948521B2 (ja) | 2003-01-21 | 2003-01-21 | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228214A true JP2004228214A (ja) | 2004-08-12 |
JP3948521B2 JP3948521B2 (ja) | 2007-07-25 |
Family
ID=32900965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003012318A Expired - Fee Related JP3948521B2 (ja) | 2003-01-21 | 2003-01-21 | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3948521B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244213A (ja) * | 2004-01-30 | 2005-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 光電子集積回路およびその製造方法 |
CN107134405A (zh) * | 2017-04-12 | 2017-09-05 | 西安电子科技大学 | 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法 |
-
2003
- 2003-01-21 JP JP2003012318A patent/JP3948521B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244213A (ja) * | 2004-01-30 | 2005-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 光電子集積回路およびその製造方法 |
CN107134405A (zh) * | 2017-04-12 | 2017-09-05 | 西安电子科技大学 | 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3948521B2 (ja) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
JP4391069B2 (ja) | ヘテロバイポーラトランジスタおよびその製造方法 | |
EP0551185A2 (en) | Heterojunction bipolar transistor | |
US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
JP2003518776A (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
JP4765211B2 (ja) | pin型受光素子 | |
US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US6707081B2 (en) | Photodetector with built-in circuit | |
JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
US6876012B2 (en) | Hetero-bipolar transistor | |
KR20040030936A (ko) | 바이폴라 트랜지스터 및 바이폴라 트랜지스터의 제조 방법 | |
JP3948521B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
JPH0373540A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP3715477B2 (ja) | バイポーラトランジスタ | |
JP2006032582A (ja) | 保護ダイオード及びその製造方法、並びに化合物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |