WO2015079763A1 - 受光素子 - Google Patents

受光素子 Download PDF

Info

Publication number
WO2015079763A1
WO2015079763A1 PCT/JP2014/073142 JP2014073142W WO2015079763A1 WO 2015079763 A1 WO2015079763 A1 WO 2015079763A1 JP 2014073142 W JP2014073142 W JP 2014073142W WO 2015079763 A1 WO2015079763 A1 WO 2015079763A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
compound semiconductor
iii
receiving element
semiconductor substrate
Prior art date
Application number
PCT/JP2014/073142
Other languages
English (en)
French (fr)
Inventor
馨 柴田
慧 藤井
孝史 京野
幸司 西塚
秋田　勝史
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2015550590A priority Critical patent/JPWO2015079763A1/ja
Priority to US15/039,519 priority patent/US20160380137A1/en
Publication of WO2015079763A1 publication Critical patent/WO2015079763A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Definitions

  • the present invention relates to a light receiving element, and more particularly to a light receiving element formed using a group III-V compound semiconductor substrate.
  • III-V compound semiconductors have a band gap energy corresponding to the near-infrared region, a light-receiving element using a III-V compound semiconductor as a light-receiving layer for communication, biopsy, night imaging, etc. Research is ongoing.
  • a light-receiving layer composed of a III-V compound semiconductor is provided on a III-V compound semiconductor substrate capable of lattice matching with the III-V compound semiconductor material.
  • Japanese Patent Application Laid-Open No. 2011-193024 discloses a light receiving element in which a light receiving layer having a multiple quantum well structure of a III-V compound semiconductor is formed on a III-V compound semiconductor substrate.
  • a multiple quantum well structure in which, for example, an indium gallium arsenide (InGaAs) layer and a gallium arsenide antimony (GaAsSb) layer are paired on an InP substrate as a III-V group compound semiconductor substrate.
  • InGaAs indium gallium arsenide
  • GaAsSb gallium arsenide antimony
  • a main object of the present invention is to provide a light receiving element with reduced dark current.
  • a light receiving element includes a group III-V compound semiconductor substrate having a first main surface and a semiconductor layer stack formed on the first main surface, and includes a group III-V compound semiconductor substrate.
  • the dislocation density of is less than 10,000 cm ⁇ 2 .
  • a light receiving element having a sufficiently low dark current can be obtained.
  • FIG. 5 is a diagram for explaining a method for calculating a dislocation density of a group III-V compound semiconductor substrate in the light receiving element and the epitaxial substrate according to the present embodiment. It is a graph which shows the relationship between the dislocation density of an InP board
  • the light receiving elements 100 and 200 include a group III-V compound semiconductor substrate 1 having a first main surface 1a, and a light receiving layer 3 formed on the first main surface 1a.
  • the dislocation density of the III-V compound semiconductor substrate 1 is 10,000 cm ⁇ 2 or less.
  • the dislocation density of the III-V compound semiconductor substrate 1 is represented by etch pit density (EPD).
  • the dislocation density of the group III-V compound semiconductor substrate 1 has a plurality of measurement points MP (see FIG. 5) on the first main surface 1a of the group III-V compound semiconductor substrate 1 having an arbitrary outer diameter. 4)) is an average value of the EPD values measured in step 4).
  • the plurality of measurement points MP are set with an interval A (see FIG. 4) in a direction parallel to the orientation flat (hereinafter referred to as OF) and an interval B (see FIG. 4) in a direction perpendicular to the OF.
  • the distance A and the distance B are both 5 mm.
  • the measurement points MP are 69 locations, and if it is 100 mm, the measurement points MP are 256 locations.
  • the dislocation density of the III-V compound semiconductor substrate 1 exceeds 10,000 cm ⁇ 2 , the light receiving sensitivity of the light receiving elements 100 and 200 including the light receiving layer 3 provided on the III-V compound semiconductor substrate 1 is lowered.
  • the dark current defective pixel rate is 10% or more, which is not suitable for practical use. That is, if the dislocation density of the III-V compound semiconductor substrate 1 is 10000 cm ⁇ 3 or less, it is possible to suppress a decrease in the light receiving sensitivity of the light receiving elements 100 and 200 due to the dark current, and to reduce the dark current defective pixel rate. It can be suppressed to such an extent that it can withstand practical use.
  • the “dark current defective pixel rate” refers to the ratio of the number of dark current defective pixels to the total number of pixels per unit area.
  • the dislocation density of the III-V compound semiconductor substrate 1 is preferably 5000 cm ⁇ 2 or less.
  • the light receiving elements 100 and 200 including the light receiving layer 3 can have good light receiving sensitivity. Further, the dark current defective pixel rate of the light receiving elements 100 and 200 can be reduced. For example, when the total number of pixels per unit area is about 10 5 cm ⁇ 2 , the dark current defective pixel rate is reduced to 5% or less. Can be reduced. Furthermore, the III-V compound semiconductor substrate 1 having a dislocation density of 5000 cm ⁇ 2 or less has an advantage that it is easy to produce and is easily available.
  • the dislocation density of the group III-V compound semiconductor substrate may be 1000 cm ⁇ 2 or more.
  • the light receiving elements 100 and 200 can have good light receiving sensitivity, and the dark current defective pixel rate can be sufficiently reduced.
  • iron (Fe) can be doped.
  • the semi-insulating substrate thus formed can be used as the III-V compound semiconductor substrate 1. If the group III-V compound semiconductor substrate 1 is a semi-insulating substrate, the absorption of infrared light by free carriers is suppressed, so that a decrease in the intensity of infrared light reaching the light receiving layer 3 can be suppressed. As a result, the sensitivity of the light receiving elements 100 and 200 can be increased.
  • the dislocation density of the group III-V compound semiconductor substrate may be less than 1000 cm ⁇ 2 .
  • the light receiving elements 100 and 200 can have good light receiving sensitivity as described above, and the dark current defective pixel rate of the light receiving elements 100 and 200 can be further reduced.
  • the dark current defective pixel rate can be further reduced to less than 1%.
  • the dislocation density of the group III-V compound semiconductor substrate may be less than 500 cm ⁇ 2 .
  • the light receiving elements 100 and 200 can have good light receiving sensitivity as described above, and the dark current defective pixel rate of the light receiving elements 100 and 200 can be further reduced.
  • the dark current defective pixel rate can be further reduced to less than 0.5%.
  • the materials of the III-V group compound semiconductor substrate 1 are indium phosphide (InP), indium arsenide (InAs), indium antimonide (InSb), antimony One selected from the group of gallium arsenide (GaSb) and gallium arsenide (GaAs) is preferred.
  • a material suitable for receiving light in a predetermined wavelength region in the near infrared region and the mid infrared region from the group consisting of III-V group compound semiconductor materials capable of lattice matching with these materials, It can be selected as a material constituting the light receiving layer 3.
  • the choice of the constituent material of the light receiving elements 100 and 200 can be expanded.
  • the group III-V compound semiconductor substrate 1 includes silicon (Si), sulfur (S), selenium (Se), tellurium (Te), iron (Fe). And at least one selected from the group consisting of chromium (Cr) and tin (Sn) may be included as impurities.
  • the dislocation density of the group III-V compound semiconductor substrate 1 may be affected by the type of the impurity.
  • III-V compound semiconductor substrate 1 made of InP which Fe is added which may be of the order of its dislocation density 1000 cm -2 or 10000 cm -2 or less, it is difficult to less than 500 cm -2 is there.
  • the group III-V compound semiconductor substrate 1 made of InP to which S is added can have a dislocation density of less than 1000 cm ⁇ 2 and even less than 500 cm ⁇ 2 .
  • the III-V compound semiconductor substrate 1 having a predetermined dislocation density of 10,000 cm ⁇ 3 or less has Si, S, Se, Te, Fe, Cr, and Sn according to the value of the dislocation density to be achieved. Any of the group consisting of can be included as impurities.
  • the light receiving layer 3 may have a type II type multiple quantum well structure.
  • the wavelength range in which the light receiving elements 100 and 200 can receive light can be determined in a wide range of values depending on the composition, combination, and film thickness of the materials constituting the light receiving layer 3. Therefore, by controlling these parameters, light in a predetermined wavelength region in the near-infrared region and the mid-infrared region can be emitted while using a material having a larger band gap energy than when the light-receiving layer is formed of a single material. The light can be received.
  • the type II type multiple quantum well structure is “a quantum well structure in which a transition occurs between the conduction band of one material constituting the quantum well structure and the valence band of the other material”.
  • the light receiving layer 3 uses either a pair of indium gallium arsenide (InGaAs) and gallium arsenide antimony (GaAsSb) or a pair of InAs and GaSb.
  • InGaAs indium gallium arsenide
  • GaAsSb gallium arsenide antimony
  • a multiple quantum well structure may be configured.
  • the III-V compound semiconductor substrate 1 is made of InP
  • InGaAs and GaAsSb can be lattice-matched with the InP substrate 1, and crystal defects are generated in the light receiving layer 3 due to lattice irregularities. Can be suppressed.
  • InAs and GaSb can be lattice-matched with the InP substrate 1, the same effect can be obtained.
  • the light receiving elements 100 and 200 made of such a material can be expected to have a low dark current.
  • the light receiving elements 100 and 200 according to the present embodiment further include a group III-V compound semiconductor layer positioned on the light receiving layer, and the group III-V compound semiconductor layer includes a window layer. preferable.
  • the light receiving elements 100 and 200 include the window layer 5 made of a III-V group compound semiconductor and located on the opposite side of the III-V group compound semiconductor substrate 1 with respect to the light receiving layer 3. May be.
  • the window layer 5 is provided so as to suppress absorption of infrared light.
  • the compound semiconductor substrate 1 can also be formed to have a high carrier concentration, for example. For example, even in the light receiving elements 100 and 200 obtained using the III-V compound semiconductor substrate 1 having a high carrier concentration to which a dopant such as S is added, the III-V compound semiconductor substrate 1 of the III-V compound semiconductor substrate 1 is used as described above.
  • the window layer 5 can suppress the surface leakage current that contributes to the dark current. As a result, the dark current of the light receiving elements 100 and 200 can be more effectively suppressed, and the dark current defective pixel rate can be further suppressed.
  • the window layer 5 is preferably made of a material having a band gap energy larger than that of the light receiving layer 3.
  • the band gap energy of the light receiving layer 3 refers to the effective band gap energy of the light receiving layer 3, and the conduction band of one material constituting the quantum well structure and the valence band of the other material. It corresponds to the transition energy between. By doing so, it is possible to sufficiently suppress a decrease in the intensity of the infrared light incident on the light receiving layer 3 by the infrared light being absorbed by the window layer 5.
  • the window layer 5 may be made of InP.
  • InP has a wide band gap, it is possible to sufficiently suppress a decrease in the intensity of the infrared light incident on the light receiving layer 3 when the infrared light is absorbed by the window layer 5.
  • the light receiving element 100 according to the present embodiment is a PIN photodiode.
  • the light receiving element 100 includes a p-type epitaxial substrate 10 provided with a group III-V compound semiconductor substrate 1, a buffer layer 2, a light receiving layer 3, a diffusion concentration distribution adjusting layer 4, and a window layer 5.
  • This is a PIN photodiode in which a type diffusion region 6, an n-type electrode 11, a p-type electrode 12, and an insulating film 13 are formed.
  • the group III-V compound semiconductor substrate 1 may be made of any group III-V compound semiconductor material, and is made of, for example, indium phosphide (InP).
  • the group III-V compound semiconductor substrate 1 has a first main surface 1a and a back surface 1b located on the opposite side of the first main surface 1a, and the buffer layer 2 is interposed through the first main surface 1a. It is connected.
  • the plane orientation of the first main surface 1a is, for example, the (100) plane.
  • the III-V compound semiconductor substrate 1 has n-type conductivity.
  • the n-type dopant contained in the III-V compound semiconductor substrate 1 is, for example, sulfur (S).
  • the carrier concentration of the III-V compound semiconductor substrate 1 is 1 ⁇ 10 18 cm ⁇ 3 or more and 8 ⁇ 10 18 cm ⁇ 3 or less.
  • the dislocation density of the III-V compound semiconductor substrate 1 is 10000 cm ⁇ 2 or less, preferably 5000 cm ⁇ 2 or less. In the present embodiment, the dislocation density of the III-V compound semiconductor substrate 1 is less than 500 cm ⁇ 2 . In other words, the EPD is less than 500 cm ⁇ 2 on the first main surface 1a of the III-V compound semiconductor substrate 1. That is, for example, when the number of pixels per unit area of the light receiving element 100 is 10 5 cm ⁇ 2 and EPD is 450 cm ⁇ 2 , the dark current defective pixel rate can be set to 0.45%.
  • the buffer layer 2 is provided on the first main surface 1 a of the III-V compound semiconductor substrate 1.
  • the buffer layer 2 may be made of any group III-V compound semiconductor material as long as it does not cause lattice mismatch with the material constituting the group III-V compound semiconductor substrate 1.
  • group III-V compound semiconductor substrate 1 For example, indium gallium arsenide (InGaAs) ).
  • the buffer layer 2 has a second main surface 2a located on the opposite side to the surface in contact with the first main surface 1a of the III-V compound semiconductor substrate 1, and the light receiving layer is interposed via the second main surface 2a. 3 is connected.
  • the buffer layer 2 has n-type conductivity.
  • the carrier concentration of the buffer layer 2 is, for example, 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the thickness of the buffer layer 2 is, for example, 0.01 ⁇ m or more and 5 ⁇ m or less.
  • the light receiving layer 3 has a type II type multiple quantum well structure. Specifically, the light receiving layer 3 is formed by stacking about 250 pairs each formed by laminating, for example, an InGaAs layer and a gallium arsenide antimony (GaAsSb) layer. The thickness of the InGaAs layer and the thickness of the GaAsSb layer are 1 nm or more and 10 nm or less.
  • the light-receiving layer 3 has a third main surface 3a located on the opposite side to the surface in contact with the second main surface 2a of the buffer layer 2, and the diffusion concentration distribution adjusting layer 4 via the third main surface 3a. It is connected. Both the InGaAs layer and the GaAsSb layer are not intentionally doped.
  • the diffusion concentration distribution adjusting layer 4 may be made of any III-V group compound semiconductor material, but is made of InGaAs, for example.
  • the diffusion concentration distribution adjusting layer 4 has a fourth main surface 4a located on the opposite side to the surface in contact with the third main surface 3a of the light-receiving layer 3, and the window layer 5 via the fourth main surface 4a. It is connected.
  • the diffusion concentration distribution adjusting layer 4 is not intentionally doped.
  • the thickness of the diffusion concentration distribution adjusting layer 4 in the stacking direction A is, for example, not less than 0.5 ⁇ m and not more than 3 ⁇ m.
  • the window layer 5 may be made of any group III-V compound semiconductor material, but is made of InP, for example.
  • the window layer 5 has a fifth main surface 5a located on the opposite side of the surface in contact with the fourth main surface 4a of the diffusion concentration distribution adjusting layer 4.
  • the thickness of the window layer 5 in the stacking direction A is, for example, not less than 0.5 ⁇ m and not more than 3 ⁇ m.
  • a p-type diffusion region 6 is formed in a predetermined region on the fifth main surface 5a. Specifically, p-type diffusion regions 6 are formed in a plurality of regions where pixels P (see FIG. 2) are arranged as planar light-receiving elements.
  • the p-type diffusion region 6 contains zinc (Zn) as a p-type impurity, and is formed by selectively diffusing Zn from the fifth main surface 5a.
  • the p-type diffusion region 6 is formed to extend from the window layer 5 to a predetermined region in the diffusion concentration distribution adjustment layer 4 in a direction perpendicular to the fifth main surface 5a. That is, the p-type diffusion region 6 is not formed in the light receiving layer 3, and the lower end (Zn diffusion front) in the stacking direction A of the p-type diffusion region 6 exists inside the diffusion concentration distribution adjusting layer 4. 3 does not exist. In other words, Zn is not introduced into the light receiving layer 3 at a high concentration.
  • p-type diffusion regions 6 are formed in a plurality of regions where pixels are arranged as planar light receiving elements.
  • the n-type electrode 11 is provided on the back surface 1 b of the III-V compound semiconductor substrate 1.
  • the n-type electrode 11 only needs to be made of a material capable of ohmic contact with the III-V group compound semiconductor substrate 1, and is made of, for example, Au / Ge / Ni.
  • the n-type electrode 11 may be partially formed on the back surface 1b.
  • An antireflection film 14 may be formed in a region where the n-type electrode 11 is not formed on the back surface 1b.
  • the material constituting the antireflection film 14 is, for example, silicon nitride (SiN), silicon oxide (SiO 2 ), or silicon oxynitride (SiON).
  • the p-type electrode 12 is provided on the fifth main surface 5 a of the window layer 5.
  • the p-type electrode 12 only needs to be made of a material that can form ohmic contact with the p-type diffusion region 6 having p-type conductivity, and is made of, for example, Au / Zn.
  • an insulating film 13 is formed in a region where the p-type electrode 12 is not formed.
  • the material constituting the insulating film 13 is, for example, silicon oxide (SiO 2 ) or SiN.
  • light receiving element 100 when light receiving element 100 is configured as a light receiving element array 50 including a plurality of pixels P, p-type diffusion regions 6 and p-type electrodes 12 are formed in the same number as the number of pixels. Yes.
  • adjacent p-type diffusion regions 6 are formed separately from each other, and therefore can be formed without providing an element isolation groove.
  • the operation of the light receiving element 100 will be described.
  • Light to be measured (for example, near-infrared light or mid-infrared light) is made of a III-V group compound semiconductor material having a wide band gap when incident from the fifth main surface 5a side of the window layer 5. The light passes through the window layer 5 and the diffusion concentration distribution adjusting layer 4 and reaches the light receiving layer 3 where it is absorbed and generates electron-hole pairs.
  • light receiving element 100 assumes that light to be measured (for example, near-infrared light or mid-infrared light) is incident from the fifth main surface 5a side of window layer 5.
  • the light to be measured may be incident from the back surface 1 b side of the III-V compound semiconductor substrate 1.
  • the light passes through the III-V compound semiconductor substrate 1 and the buffer layer 2 and reaches the light receiving layer 3, where it is absorbed and generates electron-hole pairs. Due to the electric field generated in the depletion layer, electrons move to the n-type region (buffer layer 2, n-type electrode 11 through III-V compound semiconductor substrate 1), and holes move to the p-type region (p-type diffusion region 6). To the p-type electrode 12) and read out as a current.
  • Epitaxial substrate 10 according to the present embodiment is an epitaxial substrate used for manufacturing light receiving element 100 according to the present embodiment.
  • the epitaxial substrate 10 includes the III-V compound semiconductor substrate 1, the buffer layer 2, the light receiving layer 3, the diffusion concentration distribution adjusting layer 4, and the window layer 5 as described above.
  • the dislocation density of the III-V compound semiconductor substrate 1 is suppressed to a low value of less than 500 cm ⁇ 2 as described above.
  • the epitaxial substrate 10 is prepared (step (S10)). Specifically, first, a group III-V compound semiconductor substrate 1 having n-type conductivity and made of InP is prepared. The III-V compound semiconductor substrate 1 is prepared so that the dislocation density is less than 500 cm ⁇ 2 . The group III-V compound semiconductor substrate 1 having a dislocation density of less than 500 cm ⁇ 2 can be produced by, for example, a vapor pressure controlled pulling method (VCZ method).
  • VCZ method vapor pressure controlled pulling method
  • the buffer layer 2 is epitaxially grown on the III-V compound semiconductor substrate 1 by using the MOVPE method. Specifically, the buffer layer 2 made of InGaAs doped with n-type impurities is epitaxially grown on the first main surface 1a of the III-V compound semiconductor substrate 1. Next, the light receiving layer 3 is epitaxially grown. Specifically, an InGaAs layer and a GaAsSb layer are alternately grown on the second main surface 2a of the buffer layer 2 without intentionally doping impurities (without flowing a dopant gas). Next, the diffusion concentration distribution adjusting layer 4 is grown.
  • the diffusion concentration distribution adjusting layer 4 made of InGaAs is grown on the third main surface 3a of the light receiving layer 3 without intentionally doping impurities (without flowing a dopant gas).
  • the window layer 5 is grown. Specifically, the window layer 5 made of InP is grown on the fourth main surface 4a of the diffusion concentration distribution adjusting layer 4 without intentionally doping impurities (without flowing a dopant gas).
  • epitaxial substrate 10 according to the present embodiment shown in FIG. 3 is prepared.
  • the p-type diffusion region 6 is formed (step (S20)). Specifically, first, a diffusion mask pattern made of, for example, a silicon nitride (SiN) film is formed on the fifth main surface 5 a of the window layer 5. The diffusion mask pattern has an opening in a region where the p-type diffusion region 6 is formed. Next, Zn is selectively diffused into the window layer 5 and the diffusion concentration distribution adjusting layer 4 from the opening of the diffusion mask pattern. By controlling the diffusion concentration and diffusion depth, the p-type diffusion region 6 is formed so as not to reach the light receiving layer 3.
  • a diffusion mask pattern made of, for example, a silicon nitride (SiN) film is formed on the fifth main surface 5 a of the window layer 5.
  • the diffusion mask pattern has an opening in a region where the p-type diffusion region 6 is formed.
  • Zn is selectively diffused into the window layer 5 and the diffusion concentration distribution adjusting layer 4 from the opening of the diffusion mask pattern. By controlling the diffusion concentration and diffusion depth,
  • the n-type electrode 11 and the antireflection film 14 are formed on the back surface 1b of the III-V compound semiconductor substrate 1, and the p-type electrode 12 and the insulating film 13 are formed on the fifth main surface 5a (step (S30). )).
  • the n-type electrode 11 and the p-type electrode 12 are provided in ohmic contact with the III-V group compound semiconductor substrate 1 and the p-type diffusion region 6, respectively.
  • Each electrode can be formed by any film forming method. As described above, the light receiving element 100 according to the present embodiment can be obtained.
  • the n-type electrode 11 is formed on the back surface 1b of the III-V group compound semiconductor substrate 1, but is not limited thereto.
  • n-type electrode 11 in light receiving element 200 may be formed so as to be in ohmic contact with buffer layer 2 that is an epitaxial layer.
  • the epitaxial substrate 10 may be partially etched from the fifth main surface 5a side to expose the buffer layer 2, and the n-type electrode 11 may be formed on the exposed etching surface 2c.
  • the III-V compound semiconductor substrate 1 may be exposed, and the n-type electrode 11 may be formed on the exposed substrate 1.
  • the antireflection film 14 may be formed on the entire surface of the rear surface 1b of the III-V compound semiconductor substrate 1.
  • the light receiving elements 100 and 200 according to the present embodiment are formed on a group III-V compound semiconductor substrate 1 having a dislocation density of less than 500 cm ⁇ 2 . For this reason, dark current generated due to crystal defects such as dislocations in the III-V compound semiconductor substrate 1 can be sufficiently reduced. As a result, the light receiving elements 100 and 200 can have good light receiving sensitivity, and the dark current defective pixel rate can be sufficiently reduced. For example, when the total number of pixels per unit area is about 10 5 cm ⁇ 2 , the dark current defective pixel rate can be reduced to less than 0.5%.
  • the light receiving elements 100 and 200 according to the present embodiment are formed on the III-V group compound semiconductor substrate 1 made of InP, III-V such as InGaAs and GaAsSb that can be lattice-matched with the InP substrate.
  • III-V such as InGaAs and GaAsSb that can be lattice-matched with the InP substrate.
  • the light receiving layer 3 can be formed using a group compound semiconductor material.
  • the light receiving layer 3 configured as a type II type multiple quantum well structure in which an InGaAs layer and a GaAsSb layer are paired has a light receiving sensitivity to light in a predetermined wavelength region in the near infrared region and the mid infrared region. .
  • the light receiving elements 100 and 200 can have high light receiving sensitivity with respect to light in a predetermined wavelength region in the near infrared region and the mid infrared region.
  • group III-V compound semiconductor substrate 1 in the present embodiment is doped with S as an impurity, the dislocation density can be less than 500 cm ⁇ 2 while having n-type conductivity. For this reason, the III-V compound semiconductor substrate 1 and the n-type electrode 11 can be in ohmic contact, and dark current generated due to crystal defects such as dislocations in the III-V compound semiconductor substrate 1 is reduced. be able to. As a result, the light receiving elements 100 and 200 with sufficiently low dark current can be obtained.
  • the light receiving elements 100 and 200 according to the present embodiment can be easily manufactured by using the epitaxial substrate 10 including the III-V group compound semiconductor substrate 1 described above.
  • the dislocation density of 450cm -2, 900cm -2, 1000cm -2 , 5000cm -2, using five of the InP substrate that is different from the 10000 cm -2, light-receiving element according to the present embodiment According to the manufacturing method, the light receiving elements of Sample 1 to Sample 5 having the same configuration as that of the light receiving element 200 according to the present embodiment are formed. Note that the light receiving elements of Sample 1 to Sample 5 are formed so that one pixel has a plane dimension of 30 ⁇ m 2. Further, the outer diameter of the InP substrate is 50 mm, and the dislocation density of the InP substrate is that of each EPD value measured at 69 measurement points MP on the first main surface with the interval A and the interval B shown in FIG. Calculate as an average value.
  • an InP substrate having a dislocation density of 450 cm ⁇ 2 and a carrier concentration of 5 ⁇ 10 18 cm ⁇ 3 to which S is added as an impurity is prepared.
  • a layer 4 and a window layer made of InP are grown.
  • a p-type diffusion region is formed by selectively diffusing Zn into the epitaxial substrate thus obtained.
  • the p-type diffusion region is formed so as not to reach the light receiving layer.
  • an n-type electrode, a p-type electrode, and an insulating film are formed.
  • the light receiving element of the sample 1 having the same configuration as the light receiving element 100 according to the present embodiment shown in FIG. 1 is obtained.
  • an InP substrate having a dislocation density of 900 cm ⁇ 2 and a carrier concentration of 5 ⁇ 10 18 cm ⁇ 3 to which S is added as an impurity is prepared. Thereafter, the same structure as that of the light receiving element 100 according to the present embodiment shown in FIG. 1 is obtained by performing processing basically similar to that of the light receiving element manufacturing method according to the present embodiment (similar to the above sample 1). The light receiving element of the sample 2 provided is obtained.
  • a high-resistance InP substrate having a dislocation density of 1000 cm ⁇ 2 and Fe added as an impurity is prepared.
  • a buffer layer made of InGaAs on the InP substrate a light receiving layer having a type II multiple quantum well structure with a pair of InGaAs / GaAsSb, and a diffusion concentration distribution adjustment made of InGaAs.
  • a layer 4 and a window layer made of InP are grown.
  • a p-type diffusion region is formed by selectively diffusing Zn into the epitaxial substrate thus obtained.
  • the p-type diffusion region is formed so as not to reach the light receiving layer.
  • an n-type electrode, a p-type electrode, and an insulating film are formed.
  • the n-type electrode is formed on the buffer layer by partially etching the epitaxial layer.
  • the light receiving element of the sample 3 having the same configuration as the light receiving element 200 according to the present embodiment shown in FIG. 6 is obtained.
  • a high-resistance InP substrate having a dislocation density of 5000 cm ⁇ 2 and Fe added as an impurity is prepared. Thereafter, the same structure as the light receiving element 200 according to the present embodiment shown in FIG. 6 is obtained by performing processing basically similar to that of the light receiving element manufacturing method according to the present embodiment (similar to the above sample 3). The light receiving element of the sample 4 provided is obtained.
  • a high-resistance InP substrate having a dislocation density of 10000 cm ⁇ 2 and Fe added as an impurity is prepared. Thereafter, the same structure as the light receiving element 200 according to the present embodiment shown in FIG. 6 is obtained by performing processing basically similar to that of the light receiving element manufacturing method according to the present embodiment (similar to the above sample 3). The light receiving element of the sample 5 provided is obtained.
  • an InP substrate having a dislocation density of 11000 cm ⁇ 2 is used, and the same configuration as that of the light receiving element 200 according to the present embodiment is provided according to the method for manufacturing the light receiving element according to the present embodiment.
  • the light receiving element of the sample 6 is formed. Specifically, first, a high-resistance InP substrate to which Fe is added as an impurity is prepared. By subjecting the InP substrate to the same processing as Sample 3 to Sample 5, a light receiving element of Sample 6 having basically the same configuration as Sample 3 to Sample 5 is obtained.
  • the light receiving sensitivity when the light receiving elements of Sample 1 to Sample 6 prepared as described above are irradiated with near infrared light having a wavelength of 2.2 ⁇ m is measured.
  • the light receiving element is irradiated with light having a wavelength of 2.2 ⁇ m in a state where a reverse bias voltage Vr of ⁇ 1 V is applied between the n-type electrode and the p-type electrode.
  • the dark current defective pixel ratio is calculated from the dislocation density of the InP substrates used for the light receiving elements of Sample 1 to Sample 6 and the number of pixels per unit area.
  • a dark current defective pixel is defined as a pixel having a dark current density of 1 ⁇ A / cm 2 or more at an ambient temperature of ⁇ 60 ° C.
  • the light receiving element of Sample 6 has a high dark current defective pixel rate of 10.0% and a light receiving sensitivity of 0.2 A / W, which does not satisfy the characteristics required for the light receiving element.
  • the light receiving element of Sample 5 has a dark pixel defective pixel rate of 9.0%, which is slightly higher, while the light receiving sensitivity to near-infrared light of 2.2 ⁇ m is good at 1.0 A / W.
  • the light receiving element of Sample 4 has a dark current defective pixel ratio of a slightly high 4.5%, but has a very high light receiving sensitivity of 1.5 A / W with respect to near-infrared light of 2.2 ⁇ m.
  • the light receiving element of Sample 3 has a low dark current defective pixel rate of 1.0% and an extremely high light receiving sensitivity of 1.5 A / W with respect to near-infrared light of 2.2 ⁇ m.
  • the light receiving element of Sample 2 has a low dark current defective pixel ratio of 0.8% and a good light receiving sensitivity of 1.2 A / W with respect to near infrared light of 2.2 ⁇ m.
  • the light receiving element of Sample 1 has a very low dark current defective pixel rate of 0.4% and a good light receiving sensitivity of 1.2 A / W with respect to near infrared light of 2.2 ⁇ m.
  • the light receiving elements of Sample 1 to Sample 5 have a low dark current defective pixel ratio compared to the light receiving element of Sample 6 and have high light receiving sensitivity.
  • the light receiving elements of Sample 3 and Sample 4 have a low dark current defective pixel ratio as compared with the light receiving elements of Sample 5 and Sample 6, and have high light receiving sensitivity. This is probably because the dark current generated due to crystal defects such as dislocations can be sufficiently reduced as the dislocation density of the InP substrate is lower.
  • the light receiving elements of Sample 1 and Sample 2 can suppress the dark current defective pixel rate further lower than the light receiving elements of Sample 3 and Sample 4, and have higher light receiving sensitivity than the light receiving elements of Sample 5 and Sample 6. Can be confirmed.
  • the light receiving elements of Sample 3 and Sample 4 have higher light receiving sensitivity than the light receiving elements of Sample 1 and Sample 2. This is thought to be because dark current can be kept low because a semi-insulating InP substrate to which Fe is added as a dopant is used. Furthermore, referring to FIG. 5, it is confirmed that the dislocation density of the InP substrate and the dark current defective pixel rate are in a proportional relationship.
  • the horizontal axis of FIG. 5 represents the dislocation density (unit: cm ⁇ 2 ) of the InP substrate used for manufacturing the light receiving element, and the vertical axis represents the dark current defective pixel rate (unit:%) of the obtained light receiving element.
  • the dark current defective pixel rate of the obtained light receiving element can be kept low by manufacturing the light receiving element using a substrate having a low dislocation density.
  • the present invention is particularly advantageously applied to a light receiving element capable of receiving light in the near infrared region and the mid infrared region.
  • 1 III-V compound semiconductor substrate 1a 1st main surface, 2 buffer layer, 2a 2nd main surface, 3 light receiving layer, 3a 3rd main surface, 4 diffusion concentration distribution adjustment layer, 4a 4th main Surface, 5 window layer, 5a fifth main surface, 6 p-type diffusion region, 10 epitaxial substrate, 10b back surface, 11 n-type electrode, 12 p-type electrode, 13 insulating film, 14 antireflection film, 100 light receiving element

Abstract

　第１の主面（１ａ）を有するＩＩＩ－Ｖ族化合物半導体基板（１）と、第１の主面（１ａ）上に形成されている受光層（３）とを備え、ＩＩＩ－Ｖ族化合物半導体基板（１）の転位密度は１００００ｃｍ－２以下である。これにより、暗電流が低い受光素子を提供する。

Description

受光素子
　本発明は受光素子に関し、特にＩＩＩ－Ｖ族化合物半導体基板を用いて形成される受光素子に関する。
　ＩＩＩ－Ｖ族化合物半導体はバンドギャップエネルギーが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、ＩＩＩ－Ｖ族化合物半導体を受光層に用いた受光素子についての研究が進められている。
　一般に、ＩＩＩ－Ｖ族化合物半導体で構成される受光層は、該ＩＩＩ－Ｖ化合物半導体材料と格子整合することが可能なＩＩＩ－Ｖ族化合物半導体基板上に設けられる。
　特開２０１１－１９３０２４号公報には、ＩＩＩ－Ｖ族化合物半導体の多重量子井戸構造を有する受光層がＩＩＩ－Ｖ族化合物半導体基板上に形成されている受光素子が開示されている。また、受光素子の一例として、ＩＩＩ－Ｖ族化合物半導体基板としてのＩｎＰ基板上に、たとえばインジウムガリウムヒ素（ＩｎＧａＡｓ）層とガリウムヒ素アンチモン（ＧａＡｓＳｂ）層とをペアとして構成されている多重量子井戸構造が形成されている受光素子が開示されている。また、このときＩｎＰとＩｎＧａＡｓまたはＧａＡｓＳｂとは格子整合していることが開示されている。
特開２０１１－１９３０２４号公報
　しかしながら、ＩＩＩ－Ｖ族化合物半導体基板と受光層とを互いに格子整合可能な材料で構成した場合の、ＩＩＩ－Ｖ族化合物半導体基板の転位密度と暗電流の関係は十分にはわかっていない。
　本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、暗電流が低減された受光素子を提供することにある。
　本発明に係る受光素子は、第１の主面を有するＩＩＩ－Ｖ族化合物半導体基板と、第１の主面上に形成されている半導体層積層体とを備え、ＩＩＩ－Ｖ族化合物半導体基板の転位密度は１００００ｃｍ－２未満である。
　本発明によれば、暗電流が十分に低い受光素子を得ることができる。
本実施の形態に係る受光素子を説明するための図である。 本実施の形態に係る受光素子を説明するための図である。 本実施の形態に係るエピタキシャル基板を説明するための図である。 本実施の形態に係る受光素子およびエピタキシャル基板において、ＩＩＩ－Ｖ族化合物半導体基板の転位密度の算出方法を説明するための図である。 本実施例におけるＩｎＰ基板の転位密度と暗電流不良画素率との関係を示すグラフである。 本実施の形態に係る受光素子の変形例を説明するための図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
　［本願発明の実施形態の説明］
　はじめに、本発明の実施の形態の概要を列挙する。
　（１）本実施の形態に係る受光素子１００，２００は、第１の主面１ａを有するＩＩＩ－Ｖ族化合物半導体基板１と、第１の主面１ａ上に形成されている受光層３とを備え、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は１００００ｃｍ－２以下である。
　本実施の形態において、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は、エッチピット密度（ＥＰＤ）で表わされる。本実施の形態において、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は、任意の外径を有するＩＩＩ－Ｖ族化合物半導体基板１の第１の主面１ａ上において、複数の測定点ＭＰ（図４参照）で測定した各ＥＰＤ値の平均値である。複数の測定点ＭＰは、オリエンテーションフラット（以下ＯＦという）と平行な方向に間隔Ａ（図４参照）、およびＯＦに対して垂直な方向に間隔Ｂ（図４参照）を隔てて設定されて、たとえば間隔Ａおよび間隔Ｂはいずれも５ｍｍである。この場合、たとえばＩＩＩ－Ｖ族化合物半導体基板１の外径が５０ｍｍであれば測定点ＭＰは６９箇所となり、１００ｍｍであれば測定点ＭＰは２５６箇所となる。
　このようにすれば、ＩＩＩ－Ｖ族化合物半導体基板１の転位等の結晶欠陥に起因して生じる暗電流を低減することができる。その結果、暗電流が十分に低い受光素子１００，２００を得ることができる。
　ＩＩＩ－Ｖ族化合物半導体基板１の転位密度が１００００ｃｍ－２を超えると、当該ＩＩＩ－Ｖ族化合物半導体基板１上に設けられている受光層３を備える受光素子１００，２００の受光感度が低下するとともに、暗電流不良画素率が１０％以上となるため実用に適さない。つまり、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度が１００００ｃｍ－３以下であれば、暗電流に伴う受光素子１００，２００の受光感度低下を抑制することができ、また、暗電流不良画素率を実用に耐えうる程度に抑制することができる。なお、本明細書において、「暗電流不良画素率」とは、単位面積当たりの総画素数に対する暗電流不良画素の数の割合をいう。
　（２）本実施の形態に係る受光素子１００，２００において、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は５０００ｃｍ－２以下であるのが好ましい。
　このようにすれば、ＩＩＩ－Ｖ族化合物半導体基板１の転位等の結晶欠陥に起因して生じる暗電流をより低減することができ、当該ＩＩＩ－Ｖ族化合物半導体基板１上に設けられている受光層３を備える受光素子１００，２００は良好な受光感度を有することができる。また、受光素子１００，２００の暗電流不良画素率を低減することができ、たとえば単位面積当たりの総画素数が１０５ｃｍ－２程度である場合において暗電流不良画素率を５％以下にまで低減することができる。さらに、転位密度が５０００ｃｍ－２以下であるＩＩＩ－Ｖ族化合物半導体基板１は、作製が容易であり、入手しやすいという利点も有する。
　（３）本実施の形態に係る受光素子１００，２００において、ＩＩＩ－Ｖ族化合物半導体基板の転位密度は１０００ｃｍ－２以上であってもよい。
　このようにすれば、上述のように受光素子１００，２００は良好な受光感度を有することができ、かつ暗電流不良画素率を十分に低減することができることに加え、たとえば鉄（Ｆｅ）がドープされた半絶縁性基板をＩＩＩ－Ｖ族化合物半導体基板１として用いることができる。ＩＩＩ－Ｖ族化合物半導体基板１を半絶縁性基板とすれば、自由キャリアによる赤外光の吸収が抑制されるため、受光層３に達する赤外光の強度低下を抑制することができる。この結果、受光素子１００，２００の感度を高めることができる。
　（４）本実施の形態に係る受光素子１００，２００において、ＩＩＩ－Ｖ族化合物半導体基板の転位密度は１０００ｃｍ－２未満であってもよい。
　このようにすれば、上述のように受光素子１００，２００は良好な受光感度を有することができるとともに、受光素子１００，２００の暗電流不良画素率をより低減することができる。たとえば単位面積当たりの総画素数が１０５ｃｍ－２程度である場合には、暗電流不良画素率を１％未満にまでさらに低減することができる。
　（５）本実施の形態に係る受光素子１００，２００において、ＩＩＩ－Ｖ族化合物半導体基板の転位密度は５００ｃｍ－２未満であってもよい。
　このようにすれば、上述のように受光素子１００，２００は良好な受光感度を有することができるとともに、受光素子１００，２００の暗電流不良画素率をより低減することができる。たとえば単位面積当たりの総画素数が１０５ｃｍ－２程度である場合には、暗電流不良画素率を０．５％未満にまでさらに低減することができる。
　（６）本実施の形態に係る受光素子１００，２００において、ＩＩＩ－Ｖ族化合物半導体基板１の材料は、リン化インジウム（ＩｎＰ）、ヒ化インジウム（ＩｎＡｓ）、アンチモン化インジウム（ＩｎＳｂ）、アンチモン化ガリウム（ＧａＳｂ）、およびヒ化ガリウム（ＧａＡｓ）の群から選択される１つであるのが好ましい。
　このようにすれば、これらの材料と格子整合可能であるＩＩＩ－Ｖ族化合物半導体材料からなる郡のうちから近赤外域および中赤外域において所定の波長域の光の受光に適した材料を、受光層３を構成する材料として選択することができる。この結果、受光素子１００，２００の構成材料の選択肢を広げることができる。
　（７）本実施の形態に係る受光素子１００，２００において、ＩＩＩ－Ｖ族化合物半導体基板１は、珪素（Ｓｉ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、鉄（Ｆｅ）、クロム（Ｃｒ）、およびスズ（Ｓｎ）からなる群から選択される少なくとも１種を不純物として含んでもよい。
　ＩＩＩ－Ｖ族化合物半導体基板１に不純物が添加されている場合、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は該不純物の種類の影響を受けることがある。たとえば、Ｆｅが添加されたＩｎＰからなるＩＩＩ－Ｖ族化合物半導体基板１は、その転位密度を１０００ｃｍ－２以上１００００ｃｍ－２以下程度とすることができるが、５００ｃｍ－２未満とすることが困難である。これに対し、Ｓが添加されたＩｎＰからなるＩＩＩ－Ｖ族化合物半導体基板１は、その転位密度を１０００ｃｍ－２未満、さらには５００ｃｍ－２未満とすることもできる。このように、転位密度が１００００ｃｍ－３以下の所定の値であるＩＩＩ－Ｖ族化合物半導体基板１は、達成すべき転位密度の値に応じてＳｉ、Ｓ、Ｓｅ、Ｔｅ、Ｆｅ、ＣｒおよびＳｎからなる群のうちいずれかを不純物として含むことができる。
　（８）本実施の形態に係る受光素子１００，２００において、受光層３は、タイプＩＩ型の多重量子井戸構造を有していてもよい。
　このようにすれば、受光素子１００，２００が受光可能な波長域は、受光層３を構成する材料の組成、組み合わせ、および膜厚によって幅広い値に決めることができる。そのため、これらのパラメータを制御することにより、単一の材料で受光層を形成した場合よりも大きなバンドギャップエネルギーの材料を用いながら、近赤外域および中赤外域のうち所定の波長域の光を受光可能とすることができる。なお、タイプＩＩ型の多重量子井戸構造とは、「量子井戸構造を構成する一方の材料の伝導帯と、もう一方の材料の価電子帯との間で遷移が生じる量子井戸構造」である。
　（９）本実施の形態に係る受光素子１００，２００において、受光層３では、インジウムガリウムヒ素（ＩｎＧａＡｓ）とガリウムヒ素アンチモン（ＧａＡｓＳｂ）とのペア、またはＩｎＡｓとＧａＳｂとのペアのいずれかを用いて多重量子井戸構造が構成されていてもよい。
　このようにすれば、たとえばＩＩＩ－Ｖ族化合物半導体基板１がＩｎＰからなる場合において、ＩｎＧａＡｓおよびＧａＡｓＳｂはＩｎＰ基板１と格子整合することができるため、格子不整によって受光層３内に結晶欠陥が発生することを抑制できる。また、ＩｎＡｓおよびＧａＳｂについても、ＩｎＰ基板１と格子整合することができるため、同様の効果を奏することができる。その結果、このような材料で構成されている受光素子１００，２００は低暗電流が期待できる。
　（１０）本実施の形態に係る受光素子１００，２００は、受光層の上に位置するＩＩＩ－Ｖ族化合物半導体層をさらに備え、ＩＩＩ－Ｖ族化合物半導体層は窓層を含んでいるのが好ましい。
　つまり、本実施の形態に係る受光素子１００，２００は、受光層３に対してＩＩＩ－Ｖ族化合物半導体基板１と反対側に位置し、ＩＩＩ－Ｖ族化合物半導体からなる窓層５を備えていてもよい。このようにすれば、赤外光は窓層５を通って受光層３に入射されるため、赤外光の吸収を抑制するように窓層５が設けられていればよく、ＩＩＩ－Ｖ族化合物半導体基板１をたとえば高いキャリア濃度を有するように形成することもできる。たとえばＳなどのドーパントが添加された高キャリア濃度のＩＩＩ－Ｖ族化合物半導体基板１を用いて得られた受光素子１００，２００であっても、上述のようにＩＩＩ－Ｖ族化合物半導体基板１の転位密度を所定の値以下に抑えられているため、良好な受光感度を有することができるとともに、暗電流不良画素率を十分に低減することができる。また、窓層５は暗電流の一因となる表面リーク電流を抑制することができる。この結果、受光素子１００，２００の暗電流をより効果的に抑制することができ、暗電流不良画素率をさらに抑制することができる。
　（１１）本実施の形態に係る受光素子１００，２００において、窓層５はバンドギャップエネルギーが受光層３より大きい材料で構成されているのが好ましい。ここで、受光層３のバンドギャップエネルギーとは、受光層３の実効的なバンドギャップエネルギーのことを指し、量子井戸構造を構成する一方の材料の伝導帯と、もう一方の材料の価電子帯との間の遷移エネルギーに相当する。このようにすれば、赤外光が窓層５に吸収されることにより受光層３へ入射される赤外光の強度低下を十分に抑制することができる。
　（１２）本実施の形態に係る受光素子１００，２００において、窓層５は、ＩｎＰで構成されていてもよい。
　このようにすれば、ＩｎＰはバンドギャップが広いため、赤外光が窓層５に吸収されることにより受光層３へ入射される赤外光の強度低下を十分に抑制することができる。
　［本願発明の実施形態の詳細］
　次に、本発明の実施の形態の詳細について説明する。
　図１を参照して、本実施の形態に係る受光素子１００について説明する。本実施の形態に係る受光素子１００はＰＩＮフォトダイオードである。具体的には、受光素子１００は、ＩＩＩ－Ｖ族化合物半導体基板１と、バッファ層２と、受光層３と、拡散濃度分布調整層４と、窓層５とを備えるエピタキシャル基板１０に、ｐ型拡散領域６、ｎ型電極１１、ｐ型電極１２および絶縁膜１３が形成された、ＰＩＮフォトダイオードである。
　ＩＩＩ－Ｖ族化合物半導体基板１は、任意のＩＩＩ－Ｖ族化合物半導体材料で構成されていればよいが、たとえばリン化インジウム（ＩｎＰ）で構成されている。ＩＩＩ－Ｖ族化合物半導体基板１は、第１の主面１ａと、第１の主面１ａの反対側に位置する裏面１ｂとを有し、第１の主面１ａを介してバッファ層２と接続されている。第１の主面１ａの面方位は、たとえば（１００）面である。ＩＩＩ－Ｖ族化合物半導体基板１はｎ型導電性を有している。ＩＩＩ－Ｖ族化合物半導体基板１に含まれるｎ型のドーパントは、たとえば硫黄（Ｓ）である。ＩＩＩ－Ｖ族化合物半導体基板１のキャリア濃度は、１×１０１８ｃｍ－３以上８×１０１８ｃｍ－３以下である。
　ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は１００００ｃｍ－２以下であり、好ましくは５０００ｃｍ－２以下である。本実施の形態においては、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は５００ｃｍ－２未満である。言い換えると、ＩＩＩ－Ｖ族化合物半導体基板１の第１の主面１ａにおいて、ＥＰＤが５００ｃｍ－２未満である。つまり、たとえば受光素子１００の単位面積当たりの画素数が１０５ｃｍ－２であってＥＰＤが４５０ｃｍ－２である場合には、暗電流不良画素率を０．４５％とすることができる。
　バッファ層２は、ＩＩＩ－Ｖ族化合物半導体基板１の第１の主面１ａ上に設けられている。バッファ層２は、ＩＩＩ－Ｖ族化合物半導体基板１を構成する材料と格子不整を起こさない限りにおいて、任意のＩＩＩ－Ｖ族化合物半導体材料で構成されていればよいが、たとえばインジウムガリウムヒ素（ＩｎＧａＡｓ）で構成されている。バッファ層２は、ＩＩＩ－Ｖ族化合物半導体基板１の第１の主面１ａと接する面と反対側に位置する第２の主面２ａを有し、第２の主面２ａを介して受光層３と接続されている。バッファ層２はｎ型導電性を有している。バッファ層２のキャリア濃度は、たとえば１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下である。バッファ層２の厚みは、たとえば０．０１μｍ以上５μｍ以下である。
　受光層３は、タイプＩＩ型の多重量子井戸構造を有している。具体的には、受光層３は、たとえばＩｎＧａＡｓ層とガリウムヒ素アンチモン（ＧａＡｓＳｂ）層とが積層して構成されるペアが２５０程度積層されて構成されている。ＩｎＧａＡｓ層の厚みおよびＧａＡｓＳｂ層の厚みは１ｎｍ以上１０ｎｍ以下である。受光層３は、バッファ層２の第２の主面２ａと接する面と反対側に位置する第３の主面３ａを有し、第３の主面３ａを介して拡散濃度分布調整層４と接続されている。ＩｎＧａＡｓ層およびＧａＡｓＳｂ層は、ともに意図的にドープされていない。
　拡散濃度分布調整層４は、任意のＩＩＩ－Ｖ族化合物半導体材料で構成されていればよいが、たとえばＩｎＧａＡｓで構成されている。拡散濃度分布調整層４は、受光層３の第３の主面３ａと接する面と反対側に位置する第４の主面４ａを有し、第４の主面４ａを介して窓層５と接続されている。拡散濃度分布調整層４は、意図的にドープされていない。積層方向Ａにおける拡散濃度分布調整層４の厚みは、たとえば０．５μｍ以上３μｍ以下である。
　窓層５は、任意のＩＩＩ－Ｖ族化合物半導体材料で構成されていればよいが、たとえばＩｎＰで構成されている。窓層５は、拡散濃度分布調整層４の第４の主面４ａと接する面と反対側に位置する第５の主面５ａを有している。積層方向Ａにおける窓層５の厚みは、たとえば０．５μｍ以上３μｍ以下である。
　第５の主面５ａ上における所定の領域には、ｐ型拡散領域６が形成されている。具体的には、プレナー型受光素子として画素Ｐ（図２参照）が配置される複数の領域にｐ型拡散領域６が形成されている。ｐ型拡散領域６は、ｐ型不純物として亜鉛（Ｚｎ）を含み、第５の主面５ａからＺｎを選択拡散することにより形成されている。
　ｐ型拡散領域６は、第５の主面５ａに対して垂直な方向に、窓層５から拡散濃度分布調整層４中の所定の領域にまで延びるように形成されている。つまり、ｐ型拡散領域６は受光層３内に形成されておらず、ｐ型拡散領域６の積層方向Ａにおける下端（Ｚｎ拡散フロント）は拡散濃度分布調整層４の内部に存在し、受光層３内には存在しない。言い換えると、Ｚｎは受光層３内に高濃度に導入されていない。一方、第５の主面５ａに沿った方向においては、プレナー型受光素子として画素が配置される複数の領域にｐ型拡散領域６が形成されている。
　ｎ型電極１１は、ＩＩＩ－Ｖ族化合物半導体基板１の裏面１ｂ上に設けられている。ｎ型電極１１は、ＩＩＩ－Ｖ族化合物半導体基板１とオーミック接合可能な材料で構成されていればよく、たとえばＡｕ／Ｇｅ／Ｎｉで構成されている。ｎ型電極１１は、裏面１ｂ上において部分的に形成されていてもよい。裏面１ｂ上においてｎ型電極１１が形成されていない領域には反射防止膜１４が形成されていてもよい。反射防止膜１４を構成する材料は、たとえば窒化珪素（ＳｉＮ）や酸化珪素（ＳｉＯ２）や酸窒化珪素（ＳｉＯＮ）である。
　ｐ型電極１２は、窓層５の第５の主面５ａ上に設けられている。ｐ型電極１２は、ｐ型導電性を有するｐ型拡散領域６とオーミック接合可能な材料で構成されていればよく、たとえばＡｕ／Ｚｎで構成されている。
　第５の主面５ａ上において、ｐ型電極１２が形成されていない領域には絶縁膜１３が形成されている。絶縁膜１３を構成する材料は、たとえば酸化珪素（ＳｉＯ２）、ＳｉＮである。
　図２を参照して、受光素子１００が複数の画素Ｐを含む受光素子アレイ５０として構成されている場合には、ｐ型拡散領域６およびｐ型電極１２は画素数と同じ数だけ形成されている。なお、本実施の形態に係る各受光素子１００において、隣接するｐ型拡散領域６同士が分離して形成されているため、素子分離溝を設けずに形成されることもできる。
　次に、本実施の形態に係る受光素子１００の動作について説明する。まず、受光素子１００のｎ型電極１１およびｐ型電極１２の間に所定の逆方向バイアス電圧を印加することにより、受光層３だけでなく積層方向Ａにおいて拡散濃度分布調整層４の一部を空乏化させることができる。測定対象とする光（たとえば近赤外光や中赤外光）は、窓層５の第５の主面５ａ側から入射されると、バンドギャップが広いＩＩＩ－Ｖ族化合物半導体材料で構成されている窓層５や拡散濃度分布調整層４を透過して受光層３に達してそこで吸収され、電子‐正孔対を生成する。空乏層に生じている電界によって、電子はｎ型領域（バッファ層２、ＩＩＩ－Ｖ族化合物半導体基板１を介してｎ型電極１１）へ、正孔はｐ型領域（ｐ型拡散領域６を介してｐ型電極１２）へ移動されて電流として読み出される。
　なお、本実施の形態に係る受光素子１００は、測定対象とする光（たとえば近赤外光や中赤外光）が窓層５の第５の主面５ａ側から入射されることを想定して構成されているが、これに限られるものではない。たとえば、測定対象とする光が、ＩＩＩ－Ｖ族化合物半導体基板１の裏面１ｂ側から入射されてもよい。この場合は、ＩＩＩ－Ｖ族化合物半導体基板１やバッファ層２を透過して受光層３に達してそこで吸収され、電子‐正孔対を生成する。空乏層に生じている電界によって、電子はｎ型領域（バッファ層２、ＩＩＩ－Ｖ族化合物半導体基板１を介してｎ型電極１１）へ、正孔はｐ型領域（ｐ型拡散領域６を介してｐ型電極１２）へ移動されて電流として読み出される。
　次に、図３を参照して、本実施の形態に係るエピタキシャル基板１０について説明する。本実施の形態に係るエピタキシャル基板１０は、本実施の形態に係る受光素子１００の製造に用いられるエピタキシャル基板である。エピタキシャル基板１０は、上述のように、ＩＩＩ－Ｖ族化合物半導体基板１と、バッファ層２と、受光層３と、拡散濃度分布調整層４と、窓層５とを備える。エピタキシャル基板１０において、ＩＩＩ－Ｖ族化合物半導体基板１の転位密度は、上述のように５００ｃｍ－２未満と低く抑えられている。
　次に、本実施の形態に係る受光素子１００の製造方法について説明する。
　まず、エピタキシャル基板１０を準備する（工程（Ｓ１０））。具体的には、はじめに、ｎ型導電性を有し、ＩｎＰからなるＩＩＩ－Ｖ族化合物半導体基板１を準備する。ＩＩＩ－Ｖ族化合物半導体基板１は、転位密度が５００ｃｍ－２未満となるように準備される。転位密度が５００ｃｍ－２未満のＩＩＩ－Ｖ族化合物半導体基板１は、たとえば蒸気圧制御引上法（ＶＣＺ法）で作製することができる。
　次に、ＭＯＶＰＥ法を用いて、ＩＩＩ－Ｖ族化合物半導体基板１上にバッファ層２をエピタキシャル成長させる。具体的には、ＩＩＩ－Ｖ族化合物半導体基板１の第１の主面１ａ上に、ｎ型不純物がドープされたＩｎＧａＡｓからなるバッファ層２をエピタキシャル成長させる。次に、受光層３をエピタキシャル成長させる。具体的には、バッファ層２の第２の主面２ａ上に、意図的に不純物をドープせずに（ドーパントガスを流通させずに）ＩｎＧａＡｓ層およびＧａＡｓＳｂ層を交互に成長させる。次に、拡散濃度分布調整層４を成長させる。具体的には、受光層３の第３の主面３ａ上に、意図的に不純物をドープせずに（ドーパントガスを流通させずに）ＩｎＧａＡｓからなる拡散濃度分布調整層４を成長させる。次に、窓層５を成長させる。具体的には、拡散濃度分布調整層４の第４の主面４ａ上に、意図的に不純物をドープせずに（ドーパントガスを流通させずに）ＩｎＰからなる窓層５を成長させる。このようにして、図３に示す本実施の形態に係るエピタキシャル基板１０が準備される。
　次に、ｐ型拡散領域６を形成する（工程（Ｓ２０））。具体的には、まず、窓層５の第５の主面５ａ上にたとえば窒化珪素（ＳｉＮ）膜からなる拡散マスクパターンを形成する。該拡散マスクパターンは、ｐ型拡散領域６が形成される領域に開口部を有している。次に、該拡散マスクパターンの開口部から、窓層５および拡散濃度分布調整層４にＺｎを選択拡散させる。拡散濃度および拡散深さを制御することにより、ｐ型拡散領域６は、受光層３に達しないように形成される。
　次に、ＩＩＩ－Ｖ族化合物半導体基板１の裏面１ｂ上にｎ型電極１１および反射防止膜１４を、第５の主面５ａ上にｐ型電極１２および絶縁膜１３を形成する（工程（Ｓ３０））。ｎ型電極１１はＩＩＩ－Ｖ族化合物半導体基板１と、ｐ型電極１２はｐ型拡散領域６と、それぞれオーミック接触するように設けられる。各電極の形成は、任意の成膜方法により行うことができる。以上のようにして、本実施の形態に係る受光素子１００を得ることができる。
　なお、本実施の形態に係る受光素子の製造方法は、ｎ型電極１１をＩＩＩ－Ｖ族化合物半導体基板１の裏面１ｂ上に形成するが、これに限られるものではない。図６を参照して、たとえば、受光素子２００におけるｎ型電極１１は、エピタキシャル層であるバッファ層２とオーミック接触するように形成されていてもよい。具体的には、エピタキシャル基板１０を第５の主面５ａ側から部分的にエッチングしてバッファ層２を表出させ、表出したエッチング面２ｃ上にｎ型電極１１を形成してもよい。ＩＩＩ－Ｖ族化合物半導体基板１を表出させ、表出した当該基板１上にｎ型電極１１を形成してもよい。このようにしても、ｎ型電極１１およびｐ型電極１２の間に所定の逆方向バイアス電圧を印加することにより、受光層３だけでなく積層方向Ａにおいて拡散濃度分布調整層４の一部を空乏化させることができる。この結果、本実施の形態に係る受光素子と同様の効果を奏することができる。なお、この場合には、ＩＩＩ－Ｖ族化合物半導体基板１の裏面１ｂ上の全面に反射防止膜１４を形成してもよい。
　次に、本実施の形態に係る受光素子１００，２００の作用効果について説明する。本実施の形態に係る受光素子１００，２００は、転位密度は５００ｃｍ－２未満であるＩＩＩ－Ｖ族化合物半導体基板１上に形成されている。このため、ＩＩＩ－Ｖ族化合物半導体基板１の転位等の結晶欠陥に起因して生じる暗電流を十分に低減することができる。その結果、受光素子１００，２００は良好な受光感度を有することができるとともに、暗電流不良画素率を十分に低く抑えることができる。たとえば、単位面積当たりの総画素数が１０５ｃｍ－２程度である場合には、暗電流不良画素率を０．５％未満にまで低減することができる。
　また、本実施の形態に係る受光素子１００，２００は、ＩｎＰからなるＩＩＩ－Ｖ族化合物半導体基板１上に形成されているため、ＩｎＰ基板と格子整合可能であるＩｎＧａＡｓやＧａＡｓＳｂなどのＩＩＩ－Ｖ族化合物半導体材料を用いて受光層３を構成することができる。ＩｎＧａＡｓ層とＧａＡｓＳｂ層とを１つのペアとするタイプＩＩ型の多重量子井戸構造として構成された受光層３は、近赤外域および中赤外域において所定の波長域の光に対して受光感度を有する。このとき、上述のように受光層３を構成する各材料はＩｎＰ基板と格子整合しているため、結晶欠陥に起因した暗電流を十分に低減することができる。その結果、受光素子１００，２００は、近赤外域および中赤外域において所定の波長域の光に対して高い受光感度を有することができる。
　また、本実施の形態におけるＩＩＩ－Ｖ族化合物半導体基板１は、不純物としてＳが添加されているため、ｎ型導電性を有しながら転位密度を５００ｃｍ－２未満とすることができる。このため、ＩＩＩ－Ｖ族化合物半導体基板１とｎ型電極１１とはオーミック接触することができるとともに、ＩＩＩ－Ｖ族化合物半導体基板１の転位等の結晶欠陥に起因して生じる暗電流を低減することができる。その結果、暗電流が十分に低い受光素子１００，２００を得ることができる。
　また、本実施の形態に係る受光素子１００，２００は、上述したＩＩＩ－Ｖ族化合物半導体基板１を備えるエピタキシャル基板１０を用いることにより、容易に作製され得る。
　以下、本実施の形態に係る実施例について説明する。
　＜試料＞
　実施例に係る受光素子として、転位密度が４５０ｃｍ－２、９００ｃｍ－２、１０００ｃｍ－２、５０００ｃｍ－２、１００００ｃｍ－２と異なる５枚のＩｎＰ基板を用いて、本実施の形態に係る受光素子の製造方法に従って本実施の形態に係る受光素子２００と同様の構成を備える試料１～試料５の受光素子を形成する。なお、試料１～試料５の受光素子は、１つの画素の平面寸法が３０μｍ平方として形成する。また、ＩｎＰ基板は外径が５０ｍｍとし、ＩｎＰ基板の転位密度は、図４に示す間隔Ａおよび間隔Ｂを５ｍｍとして第１の主面上の６９点の測定点ＭＰで測定した各ＥＰＤ値の平均値として算出する。
　試料１の受光素子については、まず、転位密度が４５０ｃｍ－２であって、不純物としてＳが添加されているキャリア濃度が５×１０１８ｃｍ－３のＩｎＰ基板を準備する。次に、ＭＯＣＶＤ法を用いて、上記ＩｎＰ基板上にＩｎＧａＡｓからなるバッファ層と、ＩｎＧａＡｓ／ＧａＡｓＳｂを１ペアとするタイプＩＩ型の多重量子井戸構造を有する受光層と、ＩｎＧａＡｓからなる拡散濃度分布調整層４と、ＩｎＰからなる窓層とを成長させる。このようにして得られたエピタキシャル基板に対し、Ｚｎを選択拡散させることによりｐ型拡散領域を形成する。ここで、ｐ型拡散領域は、受光層に達しないように形成する。次に、ｎ型電極、ｐ型電極および絶縁膜を形成する。以上のようにして、図１に示す本実施の形態に係る受光素子１００と同様の構成を備える試料１の受光素子を得る。
　試料２の受光素子については、まず、転位密度が９００ｃｍ－２であって、不純物としてＳが添加されているキャリア濃度が５×１０１８ｃｍ－３のＩｎＰ基板を準備する。以後は本実施の形態に係る受光素子の製造方法と基本的に同様（上記試料１と同様）の処理を施すことにより、図１に示す本実施の形態に係る受光素子１００と同様の構成を備える試料２の受光素子を得る。
　試料３の受光素子については、まず、転位密度が１０００ｃｍ－２であって、不純物としてＦｅが添加されている高抵抗のＩｎＰ基板を準備する。次に、ＭＯＣＶＤ法を用いて、上記ＩｎＰ基板上にＩｎＧａＡｓからなるバッファ層と、ＩｎＧａＡｓ／ＧａＡｓＳｂを１ペアとするタイプＩＩ型の多重量子井戸構造を有する受光層と、ＩｎＧａＡｓからなる拡散濃度分布調整層４と、ＩｎＰからなる窓層とを成長させる。このようにして得られたエピタキシャル基板に対し、Ｚｎを選択拡散させることによりｐ型拡散領域を形成する。ここで、ｐ型拡散領域は、受光層に達しないように形成する。次に、ｎ型電極、ｐ型電極および絶縁膜を形成する。ｎ型電極は、エピタキシャル層を部分的にエッチングして、バッファ層上に形成する。以上のようにして、図６に示す本実施の形態に係る受光素子２００と同様の構成を備える試料３の受光素子を得る。
　試料４の受光素子については、まず、転位密度が５０００ｃｍ－２であって、不純物としてＦｅが添加されている高抵抗のＩｎＰ基板を準備する。以後は本実施の形態に係る受光素子の製造方法と基本的に同様（上記試料３と同様）の処理を施すことにより、図６に示す本実施の形態に係る受光素子２００と同様の構成を備える試料４の受光素子を得る。
　試料５の受光素子については、まず、転位密度が１００００ｃｍ－２であって、不純物としてＦｅが添加されている高抵抗のＩｎＰ基板を準備する。以後は本実施の形態に係る受光素子の製造方法と基本的に同様（上記試料３と同様）の処理を施すことにより、図６に示す本実施の形態に係る受光素子２００と同様の構成を備える試料５の受光素子を得る。
　また、比較例の受光素子として、転位密度が１１０００ｃｍ－２であるＩｎＰ基板を用いて、本実施の形態に係る受光素子の製造方法に従って本実施の形態に係る受光素子２００と同様の構成を備える試料６の受光素子を形成する。具体的には、まず、不純物としてＦｅが添加されている高抵抗のＩｎＰ基板を準備する。該ＩｎＰ基板に対し試料３～試料５と同様の処理を施すことにより、基本的には試料３～試料５と同様の構成を備える試料６の受光素子を得る。
　＜評価＞
　上記のように準備された試料１～試料６の受光素子に対して、波長が２．２μｍの近赤外光を照射したときの受光感度を測定する。具体的には、ｎ型電極とｐ型電極との間に逆バイアス電圧Ｖｒを－１Ｖ印加した状態で、受光素子に対し波長２．２μｍの光を照射して行う。また、試料１～試料６の受光素子に用いられたＩｎＰ基板の転位密度と単位面積当たりの画素数から、暗電流不良画素率を算出する。暗電流不良画素は、環境温度－６０℃における暗電流密度が１μＡ／ｃｍ２以上の画素と定義する。
　＜結果＞
　評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　試料６の受光素子は、暗電流不良画素率が１０．０％と高く、かつ受光感度が０．２Ａ／Ｗと低く、受光素子として要求される特性を満足していない。
　試料５の受光素子は、暗電流不良画素率が９．０％とやや高めである一方で、２．２μｍの近赤外光に対する受光感度が１．０Ａ／Ｗと良好である。試料４の受光素子は、暗電流不良画素率が４．５％とやや高めである一方で、２．２μｍの近赤外光に対する受光感度が１．５Ａ／Ｗと極めて良好である。試料３の受光素子は、暗電流不良画素率が１．０％と低く、かつ２．２μｍの近赤外光に対する受光感度が１．５Ａ／Ｗと極めて良好である。試料２の受光素子は、暗電流不良画素率が０．８％と低く、かつ２．２μｍの近赤外光に対する受光感度が１．２Ａ／Ｗと良好である。試料１の受光素子は、暗電流不良画素率が０．４％と極めて低くかつ、２．２μｍの近赤外光に対する受光感度が１．２Ａ／Ｗと良好である。
　つまり、試料１～試料５の受光素子は、試料６の受光素子と比べて暗電流不良画素率が低く抑えられているとともに、高い受光感度を有することが確認できる。また、試料３および試料４の受光素子は、試料５および試料６の受光素子と比べて暗電流不良画素率が低く抑えられているとともに、高い受光感度を有することが確認できる。これは、ＩｎＰ基板の転位密度が低いほど、転位等の結晶欠陥に起因して生じる暗電流を十分に低減できているためと考えられる。
　また、試料１および試料２の受光素子は、暗電流不良画素率を試料３および試料４の受光素子よりもさらに低く抑えることができるとともに、試料５や試料６の受光素子と比べて高い受光感度を有することが確認できる。
　試料３および試料４の受光素子は、試料１および試料２の受光素子と比べて受光感度が高いことが確認できる。これはドーパントとしてＦｅが添加されている半絶縁性ＩｎＰ基板を用いたため、暗電流を低く抑えることができると考えられる。さらに、図５を参照して、ＩｎＰ基板の転位密度と暗電流不良画素率とは比例関係にあることが確認される。図５の横軸は受光素子の製造に用いたＩｎＰ基板の転位密度（単位：ｃｍ－２）を示し、縦軸は得られた受光素子の暗電流不良画素率（単位：％）を示す。以上のように、本実施例の評価結果から、転位密度の低い基板を用いて受光素子を作製することにより、得られた受光素子の暗電流不良画素率を低く抑えることができることが確認できる。
　以上のように本発明の実施の形態および実施例について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
　本発明は、近赤外域および中赤外域の光を受光可能とする受光素子に特に有利に適用される。
　１　ＩＩＩ－Ｖ族化合物半導体基板、１ａ　第１の主面、２　バッファ層、２ａ　第２の主面、３　受光層、３ａ　第３の主面、４　拡散濃度分布調整層、４ａ　第４の主面、５　窓層、５ａ　第５の主面、６　ｐ型拡散領域、１０　エピタキシャル基板、１０ｂ　裏面、１１　ｎ型電極、１２　ｐ型電極、１３　絶縁膜、１４　反射防止膜、１００　受光素子

Claims (12)

  1. 　第１の主面を有するＩＩＩ－Ｖ族化合物半導体基板と、
    　前記第１の主面上に位置し、ＩＩＩ－Ｖ族化合物半導体からなる受光層とを備え、
    　前記ＩＩＩ－Ｖ族化合物半導体基板の転位密度は１００００ｃｍ－２以下である、受光素子。
  2. 　前記ＩＩＩ－Ｖ族化合物半導体基板の転位密度は５０００ｃｍ－２以下である、請求項１に記載の受光素子。
  3. 　前記ＩＩＩ－Ｖ族化合物半導体基板の転位密度は１０００ｃｍ－２以上である、請求項１または請求項２に記載の受光素子。
  4. 　前記ＩＩＩ－Ｖ族化合物半導体基板の転位密度は１０００ｃｍ－２未満である、請求項１または請求項２に記載の受光素子。
  5. 　前記ＩＩＩ－Ｖ族化合物半導体基板の転位密度は５００ｃｍ－２未満である、請求項１～請求項４のいずれか１項に記載の受光素子。
  6. 　前記ＩＩＩ－Ｖ族化合物半導体基板の材料は、リン化インジウム（ＩｎＰ）、ヒ化インジウム（ＩｎＡｓ）、アンチモン化インジウム（ＩｎＳｂ）、アンチモン化ガリウム（ＧａＳｂ）、およびヒ化ガリウム（ＧａＡｓ）の群から選択される１つである、請求項１～請求項５のいずれか１項に記載の受光素子。
  7. 　前記ＩＩＩ－Ｖ族化合物半導体基板は、珪素（Ｓｉ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、鉄（Ｆｅ）、クロム（Ｃｒ）、およびスズ（Ｓｎ）からなる群から選択される少なくとも１種を不純物として含む、請求項１～請求項６のいずれか１項に記載の受光素子。
  8. 　前記受光層は、タイプＩＩ型の多重量子井戸構造を有している、請求項１～請求項７に記載の受光素子。
  9. 　前記受光層では、インジウムガリウムヒ素（ＩｎＧａＡｓ）とガリウムヒ素アンチモン（ＧａＡｓＳｂ）とのペア、またはＩｎＡｓとＧａＳｂとのペアのいずれかを用いて前記多重量子井戸構造が構成されている、請求項８に記載の受光素子。
  10. 　前記受光層の上に位置するＩＩＩ－Ｖ族化合物半導体層をさらに備え、
    　前記ＩＩＩ－Ｖ族化合物半導体層は窓層を含む、請求項１～請求項９のいずれか１項に記載の受光素子。
  11. 　前記窓層は、バンドギャップエネルギーが前記受光層より大きい材料で構成されている、請求項１０に記載の受光素子。
  12. 　前記窓層は、ＩｎＰで構成されている、請求項１１に記載の受光素子。
PCT/JP2014/073142 2013-11-27 2014-09-03 受光素子 WO2015079763A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015550590A JPWO2015079763A1 (ja) 2013-11-27 2014-09-03 受光素子
US15/039,519 US20160380137A1 (en) 2013-11-27 2014-09-03 Light-receiving device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-244961 2013-11-27
JP2013244961 2013-11-27

Publications (1)

Publication Number Publication Date
WO2015079763A1 true WO2015079763A1 (ja) 2015-06-04

Family

ID=53198719

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073142 WO2015079763A1 (ja) 2013-11-27 2014-09-03 受光素子

Country Status (3)

Country Link
US (1) US20160380137A1 (ja)
JP (1) JPWO2015079763A1 (ja)
WO (1) WO2015079763A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149253A1 (ja) * 2021-01-08 2022-07-14 株式会社京都セミコンダクター 半導体受光素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376725A (zh) * 2018-02-06 2018-08-07 吉林大学 一种基于GaSb/InSb/InP异质PIN结构的光伏型红外探测器
EP3891779A4 (en) * 2018-12-04 2022-08-10 SRI International USING A RESILIENT LAYER TO ELIMINATE JOINT BONDING

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244771A (ja) * 1989-03-17 1990-09-28 Sumitomo Electric Ind Ltd ＩｎＰ系化合物半導体装置
JPH10261813A (ja) * 1997-03-19 1998-09-29 Sumitomo Electric Ind Ltd 長波長受光素子用基板及びエピタキシャルウエハ
JP2011193024A (ja) * 2008-02-01 2011-09-29 Sumitomo Electric Ind Ltd 受光素子、受光素子アレイおよびそれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2519885A1 (en) * 2003-05-07 2004-12-09 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
US20090072205A1 (en) * 2003-05-07 2009-03-19 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
US7214269B2 (en) * 2004-10-15 2007-05-08 Hitachi Cable, Ltd. Si-doped GaAs single crystal substrate
JP2007184410A (ja) * 2006-01-06 2007-07-19 Sumitomo Electric Ind Ltd 半導体受光素子およびその製造方法
JP5691154B2 (ja) * 2009-11-04 2015-04-01 住友電気工業株式会社 受光素子アレイ及びエピタキシャルウェハ
JP5669548B2 (ja) * 2010-12-08 2015-02-12 スタンレー電気株式会社 半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244771A (ja) * 1989-03-17 1990-09-28 Sumitomo Electric Ind Ltd ＩｎＰ系化合物半導体装置
JPH10261813A (ja) * 1997-03-19 1998-09-29 Sumitomo Electric Ind Ltd 長波長受光素子用基板及びエピタキシャルウエハ
JP2011193024A (ja) * 2008-02-01 2011-09-29 Sumitomo Electric Ind Ltd 受光素子、受光素子アレイおよびそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149253A1 (ja) * 2021-01-08 2022-07-14 株式会社京都セミコンダクター 半導体受光素子

Also Published As

Publication number Publication date
JPWO2015079763A1 (ja) 2017-03-16
US20160380137A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
US9613999B2 (en) Semiconductor device
WO2013179901A1 (ja) 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
US8324659B2 (en) InGaAsSbN photodiode arrays
US9773932B2 (en) Epitaxial wafer and method for manufacturing same
US8659053B2 (en) Semiconductor light detecting element
TWI717756B (zh) 具有稀釋氮化物層的光電器件
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
TW201501279A (zh) 半導體元件及其製造方法
US8927965B2 (en) Light receiving element and optical device
WO2015079763A1 (ja) 受光素子
WO2018189898A1 (ja) 半導体受光素子
JP4702474B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
US9171978B2 (en) Epitaxial wafer, method for producing the same, photodiode, and optical sensor device
WO2014002082A2 (en) Photodetector device
JP2011082348A (ja) 半導体素子および半導体ウエハ
JP5983716B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5659864B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP2016004936A (ja) 受光素子およびエピタキシャルウエハ
JP5776745B2 (ja) 受光素子及びエピタキシャルウェハ
JP2694487B2 (ja) 受光素子
JP2012191135A (ja) 受光素子、その製造方法および検出装置
KR20200066435A (ko) 항복전압이 개선된 수직형 pin 다이오드 및 이의 제조방법
JP2011060855A (ja) 受光素子及びエピタキシャルウェハ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14866398

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015550590

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15039519

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14866398

Country of ref document: EP

Kind code of ref document: A1