JP2012191135A - 受光素子、その製造方法および検出装置 - Google Patents

受光素子、その製造方法および検出装置 Download PDF

Info

Publication number
JP2012191135A
JP2012191135A JP2011055620A JP2011055620A JP2012191135A JP 2012191135 A JP2012191135 A JP 2012191135A JP 2011055620 A JP2011055620 A JP 2011055620A JP 2011055620 A JP2011055620 A JP 2011055620A JP 2012191135 A JP2012191135 A JP 2012191135A
Authority
JP
Japan
Prior art keywords
light receiving
layer
receiving element
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011055620A
Other languages
English (en)
Inventor
Takashi Ishizuka
貴司 石塚
Kei Fujii
慧 藤井
Katsushi Akita
勝史 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011055620A priority Critical patent/JP2012191135A/ja
Publication of JP2012191135A publication Critical patent/JP2012191135A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 近赤外の長波長域まで受光でき、画素ピッチを密にしても暗電流を小さくでき、かつ画素の結晶性を損なうおそれがない、受光素子等を提供する。
【解決手段】 近赤外波長領域に受光感度を有するIII−V族半導体による受光素子50であって、近赤外波長領域に対応するバンドギャップエネルギのIII−V族半導体を有する受光部10を備え、受光部10が、該受光部より大きいバンドギャップエネルギを持つ半導体層1に取り囲まれるように埋め込まれていることを特徴とする。
【選択図】 図1

Description

本発明は、受光素子、その製造方法、および検出装置であって、より具体的には、近赤外の長波長領域にまで受光感度を持ち、かつ暗電流を低くできる受光素子、その製造方法、および検出装置に関するものである。
InP基板を用いたIII−V族化合物半導体は、バンドギャップエネルギが近赤外波長領域に対応することから、通信用、夜間撮像用などの受光素子の研究開発が行われている。
このなかで、InP基板上にInGaAs/GaAsSbのタイプ2の多重量子井戸構造(MQW:Multi Quantum Well)の受光層を備え、選択拡散によって画素を形成するフォトダイオードが開示されている(特許文献1)。また、同じ積層構造を用いて、画素を一次元または二次元に配列して撮像装置等とした利用発明の提案もなされている(特許文献2)。
また、InP基板上に、InGaAs受光層を配置して、画素をp型不純物の選択拡散で形成した上で周囲をn型領域で取り囲むことで、画素の独立性を保つ構造のフォトダイオードの提案もなされている(特許文献3)。
さらに近赤外の長波長域に対応する小さいバンドギャップエネルギを有するInGaAsPを受光層とするフォトダイオードについて暗電流を解析した例も発表されている(非特許文献1)。
特開2009−206499号公報 特開2009−283603号公報 特開2010−147158号公報
S.R.Forrest, "Performance of InxGa1-xAsyP1-y Photodiodes with DarkCurrent Limited by Diffusion, Generation Recombination, and Tunneling", IEEEJournal of Quantum Electronics, Vol.QE-17,No.2, February 1981
上記のフォトダイオードでは、いずれも、暗電流に重大な関心が払われ暗電流を小さくしようとしている。しかし、近赤外波長領域でバンドギャップエネルギがより小さくなる領域、例えば波長が1.5μm〜3μmとなるような領域では、実用レベルで問題ない程度にまで暗電流を小さくすることは実現されていない。一般的に、暗電流は、非特許文献1に示されているように、主に、(1)拡散電流による暗電流、(2)生成再結合による暗電流、(3)トンネル電流による暗電流、(4)表面リークによる暗電流、の4つの要因による。本発明者らは、プレーナ型フォトダイオードの暗電流については、特に近赤外波長領域でバンドギャップエネルギがより小さくなる領域、例えば波長が1.5μm〜3μmとなるような領域に対応した受光素子では、上記の要因のうち、(1)拡散電流による暗電流、が最も大きいと考えている。この拡散電流による暗電流は、受光部の空乏層における少数キャリアの拡散に伴う暗電流である。たとえば空乏層の形状が薄い円板(薄膜円板)状である場合、円板の底面および側面からの寄与を加えたものである。なお、受光部の上面は高濃度の不純物が分布するので拡散電流からの寄与は無視することができる。
画素の受光部の直径が、たとえば200μm程度に大きい場合、側面からの寄与は、底面からの寄与に対して無視することができるほど小さい。しかし、実用の撮像装置等では、受光部の直径は十数μmである。薄膜円板も直径が小さくなると側面からの寄与を底面からの寄与に比べて無視することはできない。このため、高密度の画素配列では、横方向の拡散電流による暗電流成分を小さくすることが、全体の暗電流を抑える上で非常に重要になる。横方向の拡散電流による暗電流成分を小さくする方策であっても、周囲を高濃度のn型領域で取り囲むように、受光部の結晶性を損なうおそれがあったり、もしくは製造工程で制御が難しい処理を含む手法であってはならない。結晶性の損傷は暗電流を増大させ、また制御が難しい処理は製造歩留まりを低下させ、製造コストを増大させるからである。
本発明は、近赤外の長波長領域まで受光でき、かつ画素ピッチを密にしても暗電流を小さくでき、かつ画素の結晶性を損なうおそれがない、受光素子、その製造方法、および検出装置を提供することを目的とする。
本発明の受光素子は、近赤外波長領域に受光感度を有するIII−V族半導体による受光素子である。この受光素子は、近赤外波長領域に対応するバンドギャップエネルギのIII−V族半導体を有する受光部を備え、受光部が、該受光部より大きいバンドギャップエネルギを持つ半導体層に取り囲まれるように埋め込まれていることを特徴とする。
上記の構成によれば、受光部はバンドギャップエネルギが大きい半導体層に取り囲まれ埋め込まれている。このため受光部は周囲からポテンシャル障壁によって隔離される。このため受光部の空乏層における拡散電流の寄与のうち、バンドギャップエネルギが大きい半導体層からの拡散電流の寄与は無視できるほど小さくすることができる。しかもその取り囲んでいるバンドギャップエネルギの大きい半導体層は、高濃度の不純物等を含まないので良好な結晶性を保つことができる。この結果、受光部は、近赤外域に対応する小さいバンドギャップエネルギを持ちながら、拡散電流による暗電流を抑えることにより小さい暗電流を確保することができる。
なお、上記の受光素子は、単一の受光素子が、複数、一次元または二次元に配列された受光素子アレイをさす。また、受光部は、上記単一の受光素子または画素をさす。また、受光素子が、(1)選択拡散によりpn接合またはpi接合を形成する場合は選択拡散された領域、(2)エピタキシャル成長中にドーピングによってpn接合またはpi接合を形成する場合は、取り囲まれた領域(被埋め込み部)をさす。(2)の場合は、単一の受光素子または画素とほとんど同義である。
上記の大きいバンドギャップエネルギの半導体層を、半導体基板か、または半導体基板上に形成された埋め込み用半導体層とすることができる。
これによって、受光層よりも十分大きな厚み、および大きいバンドギャップエネルギを持ち、かつ良好な結晶性の半導体層を得ることができる。
半導体基板または埋め込み用半導体層に凹部が設けられ、該凹部に受光層および窓層が設けられ、該凹部に設けられた受光部に、不純物が窓層から選択拡散されている構成をとることができる。
これによって、受光部(画素)の空乏層の少数キャリアによる拡散電流の寄与のうち横方向からの拡散電流の寄与を小さくすることができ、結果的に全体の暗電流を低くすることができる。また、隣り合う画素どうし大きいバンドギャップの半導体で取り囲まれるので、独立性が確実に保たれ、クロストークなどを防止することができる。このため、上記の凹部の配列ピッチを小さくすることで高密度の画素配列をしても、暗電流やクロストークが抑制された高品位の画像を得ることができる。
上記の半導体基板または埋め込み用半導体層を、InPまたはInAlAsで形成することができる。
これによって、格子整合をとるのに多くの実績があるIII−V族半導体を受光部に用いることができる。この結果、受光部の結晶性を良好にすることができ、暗電流の抑制に貢献することができる。また、InP基板は、大サイズのウエハを入手するのが容易なため、製造能率を高めることができる。
受光部を、InGaAs層を備えたものとするのがよい。また、受光部を、タイプ2のInGaAs/GaAsSb多重量子井戸構造とすることもできる。
InGaAs層はバンドギャップが小さいため単独でも近赤外域の光を受光できる。また、他の種類のIII−V族半導体、たとえばGaAsSbと多重量子井戸構造を組むことで、受光の際、電子はGaAsSbの価電子帯からInGaAsの伝導帯へのタイプ2の遷移が可能になるので、より長波長域の受光が可能になる。またInGaAsは、In組成に応じて格子定数を容易に変えることができるので、格子整合度を高めることもできるし、また逆に歪補償量子井戸構造などを形成することもできる。
窓層をInP層で形成しながら、凹部における受光部を形成するエピタキシャル積層体の底部から表面まで再成長界面を持たないようにするのがよい。
これによって、一貫して同じ成長室において受光素子の心臓部である凹部内のエピタキシャル層を形成することができる。この結果、再成長界面における高濃度のO、Cなどによる汚染を防止することができる。この結果、暗電流を低くすることができる。また、一貫して同じ成長室で成長できるので、高い製造能率を得ることができる。
本発明の検出装置は、上記のいずれかの受光素子と、読み出し回路とを備えることを特徴とする。
上記の構成によって、暗電流が低い、高品質の受光信号を得て、精度の高い検出を遂行することができる。検出装置としては、何でもよい。一例をあげれば、近赤外波長領域に位置する油分の吸収スペクトルなどを利用した食品成分分析装置、近赤外波長領域に位置する水分の吸収スペクトルなどを利用した食品中の水分量の検査装置、夜間における近赤外光などを利用した夜間の視覚装置、など多様な分野がある。
本発明の受光素子の製造方法は、近赤外波長領域に受光感度を有するIII−V族半導体による受光素子を製造する。この製造方法は、InP基板に、受光部に対応する位置に凹部を開口する工程と、凹部に、InP基板よりも小さいバンドギャップエネルギを有する受光層を形成する工程とを備えることを特徴とする。
この方法によって、InP基板を埋め込み層に用いて、簡単な工程により、InP基板の凹部内に受光部を形成することで、暗電流の低い受光素子を得ることができる。
本発明の、別の受光素子の製造方法は、近赤外波長領域に受光感度を有するIII−V族半導体による受光素子を製造する。この製造方法は、半導体基板上に、埋め込み用半導体層を形成する工程と、埋め込み用半導体層に、受光部に対応する位置に凹部を開口する工程と、凹部に、埋め込み用半導体層よりも小さいバンドギャップエネルギを有する受光層を形成する工程とを備えることを特徴とする。
この方法によれば、半導体基板に形成した埋め込み用半導体層の凹部内に受光部を形成することで、暗電流の低い受光素子を得ることができる。
なお、上記の2つの受光素子の製造方法において、pn接合は、(1)エピタキシャル成長中に不純物をドープすることによって形成してもよいし、(2)受光部上に接する窓層から選択拡散によって不純物を導入して形成してもよい。(1)の場合、平面的に凹部全体にpn接合が形成されるので、受光部の平面サイズを凹部一杯にできる。このためサイズ的に感度を高めることができる。(2)の場合、選択拡散によって導入するZn等の不純物の深さ方向の濃度分布を調節することができ、大きな濃度勾配を付けることなどができ、空乏層を張り出す逆バイアス電圧を小さくできるなどの利点を得ることができる。
受光層およびInP窓層を含むエピタキシャル積層体を、凹部に形成する工程において、凹部の底部に接するエピタキシャル層の成長開始からInP窓層の成長を終了するまで、全有機金属気相成長法によって、一貫して同じ成膜室で成長させるのがよい。
これによって、一貫して全有機金属気相成長(MOVPE)による成長方法により受光素子の心臓部である半導体エピタキシャル層を形成することができる。この結果、再成長界面における高濃度のO、Cなどによる汚染を防止することができる。また、再成長界面における結晶欠陥発生を抑制することができ、再成長界面の結晶品質の劣化を防止することができる。この結果、暗電流を低くすることができる。また、一貫して同じ成長槽で成長できるので、高い製造能率を得ることができる。
本発明の受光素子等によれば、近赤外の長波長域にまで受光でき、かつ画素ピッチを密にしても暗電流を小さくでき、かつ画素の結晶性を損なうおそれがない。
本発明の実施の形態1における受光素子を示す図である。 図1の受光素子の平面図である。 受光部(画素)を説明するための図である。 受光素子の製造工程において凹部を設けた状態を示す図である。 凹部内に受光層を含むエピタキシャル積層体を形成した状態を示す図である。 選択拡散マスクパターンを設けた状態を示す図である。 選択拡散マスクパターンを用いて亜鉛(Zn)を選択拡散した状態を示す図である。 本発明の実施の形態1に属する、図1の受光素子の変形例を示す図である。 本発明の実施の形態2における受光素子を示す図である。 実施例における比較例の試験体を示す図である。
(実施の形態1)
図1は、本発明の実施の形態1における受光素子50を示す図である。受光素子50は、InP基板1に設けた凹部Kの中に、次のエピタキシャル積層構造の受光部または画素10を有する。:(n型InPバッファ層2/InGaAs受光層3/InP窓層5)
InP窓層5の表面から受光層3内に延在するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部36hから、p型不純物のZnが選択拡散されることで形成される。p型領域の端(フロント)にpn接合またはpi接合が形成される。p型領域6にはAuZnによるp側電極11が、またInP基板1の裏面には各受光部10に共通にAuGeNiのグランド電極(n側電極)12が、それぞれオーミック接触するように設けられている。InP基板1にはn型不純物がドープされ、所定レベルの導電性を確保されている。
受光層3は、アンドープであり、意図して不純物をドープはしていない。このため真性半導体(イントリンシック:i型)といえるが、意図しないで微量のn型不純物が含まれることが通例である。意図せずにn型不純物が含まれる場合にも、微量であることから真性もしくはi型、またはアンドープという。p型領域6の先端のp型キャリア濃度と、受光層3における低濃度のn型キャリアのバックグランド濃度とが交差する面がpn接合またはpi接合15となる。すなわち濃度勾配がついたp型キャリア濃度値が、n型キャリアのバックグランド濃度値と一致する面がpn接合またはpi接合15を形成する。したがってpn接合であるが、pi接合といってもよい。pin型フォトダイオードの由来である。
InGaAs受光層3におけるn型キャリアのバックグラウンドは、n型キャリア濃度で5E15cm−3程度またはそれ以下である。p型領域6は受光層3に少し入るように形成されるが、その受光層3内では、Zn濃度は5E16cm−3程度以下にするのがよい。
上記のpn接合15の近傍におけるZn濃度分布は、傾斜型接合を示すような分布になっている。このため、pn接合またはpi接合15に逆バイアス電圧を印加すると、低濃度のn型領域またはi型領域である受光層3側に空乏層はより大きく張り出す。空乏層を受光層3の側に大きく張り出すことで、感度を所定以上に高めて受光層3での受光にそなえる。
また、図1では、InP基板1の裏面にSiONの反射防止膜35を設け、InP基板の裏面側から光を入射するようにして使用するようになっている。本発明の受光素子は、基板(裏面)入射でも、エピタキシャル積層体(表面)入射でもよいが、二次元アレイの場合は読み出し回路の読み出し電極との接続のために基板裏面入射がほぼ必然となる。
p型領域6の周囲の、InP窓層表面には、上記の選択拡散マスクパターン36がそのまま残される。さらに図示しないSiON等の保護膜が被覆される。選択拡散マスクパターン36をそのまま残すのは、p型領域6を形成したあと、これを除いて大気中に暴露すると、コンタクト層表面のp型領域との境界に表面準位が形成され、暗電流が増大するからである。
また、(InPバッファ層2/InGaAs受光層3)の界面、および(InGaAs受光層3/InP窓層5)の界面はいずれも再成長界面ではない。このためこれら界面では、酸素、炭素および珪素の濃度がいずれも所定レベル以下であり、各界面おいても格子欠陥密度は低く抑えられる。このため暗電流を抑制することができる。
受光待機のとき、上述の空乏層が、pn接合15から受光層3のInP基板1側へと張り出される。光がInP基板1側またはInP窓層5側から入射されると、光は受光層3で受光され、受光によって生じた電子/正孔対は、逆バイアス電界によって電子と正孔とに分離されるように互いに逆方向に誘導される。
暗電流のうち拡散電流による寄与は、各層での存在する少数キャリアが空乏層に流れ込み、ドリフトによって流れることで暗電流となる寄与を意味する。本実施の形態のように、受光層よりバンドギャップエネルギが大きい半導体層でその受光部を取り囲むように配置させることで、横方向からの拡散電流の寄与を無視できるほど小さくすることが可能となる。この結果、暗電流を抑制することができる。
図2は、受光素子50における受光部10の配列を説明するための図である。また図3は、図2の受光素子50のうちの1つの受光部10を示す図である。図2において、受光素子50の受光部または画素10は、共通のInP基板1に設けられている。現状の画素10の高密度配列の例として、たとえば直径D=15μm、ピッチP=30μm、をあげることができる。直径Dは、選択拡散マスクパターン36における開口部36hの直径により代表される。選択拡散のとき、Zn等は開口部36hから少し横方向に広がるが、その程度はわずかであるので、開口部36hの直径Dで代表させることができる。このため本実施の形態の受光部10における実効的な直径はDであり、凹部Kの入口(表面)の直径Khよりは小さい。
図2に示す受光素子50は、チップサイズ10mm□で、約9万画素のものである。図3に示す受光部10は、InP基板1の上に形成された複数のエピタキシャル膜を有し、また、p型領域6を形成する際に用いた、p型不純物導入用の拡散マスク36を、上述の理由により残している。p型領域6にはp側電極11がオーミック接続されている。
本実施の形態における受光素子のポイントは次の点にある。
(1)InGaAs受光部10において側面(横方向)を伝わる拡散電流による暗電流成分は、バンドギャップエネルギが大きいInPが配置されていることによって無視できるほど小さくなり、全体の暗電流には寄与しない。従来は、図10に示すように、受光層103が、受光素子150全体に積層されていた。このため、受光素子の大きさや受光層に適用した半導体層のバンドギャップエネルギによっては、横方向からの拡散電流の寄与が無視できなくなるほど大きくなり、結果として全体の暗電流成分として加算されるため、高い暗電流の要因となっていた。しかし図1では、受光部10は、バンドギャップエネルギの大きいInPに設けた凹部Kに埋め込まれるので、横方向からの拡散電流の寄与を無視できるほど小さくすることができる。
なお、InGaAsのバンドギャップエネルギは、In組成によって0.35eV〜1.43eVの範囲に大きく変化するが、InPに格子整合するIn0.53Ga0.47Asでは0.73eVである。言うまでもなく本実施の形態では、InGaAsはInPに格子整合するIn0.53Ga0.47As(0.73eV)を用いる。また、InPのバンドギャップエネルギは1.27eVであり、In0.53Ga0.47As(0.73eV)より大きいことは確実である。
(1a)逆バイアス電圧をかけ空乏層が生じた受光部10を、薄膜板または薄膜円板とみることができる。本実施の形態においては、暗電流を形成する拡散電流について、薄膜板側面からの拡散電流と、薄膜板の底部からの拡散電流とに分けて、薄膜板の側面から流入する拡散電流による暗電流の高止まりを問題にする。側面からの拡散電流による暗電流は、薄膜板が小さいほど、すなわち受光部の径が小さいほど、薄膜板側面からの暗電流への寄与は大きくなる。したがって、図2および図3において、たとえば受光部の直径D=15μm、ピッチP=30μmのような高密度の画素配列では、側面を経る拡散電流の流出入を妨げることで、暗電流低減の効果を得ることができる。
(1b)従来は、暗電流抑制の方策として、受光部10を取り囲むように、高濃度のn型不純物を強制的に導入して、横方向の拡散電流を妨げる構造が知られていた。しかし、高濃度の不純物領域を形成すると、受光層などの薄膜の結晶性が劣化する。この結果、高濃度の不純物領域の形成に起因する暗電流増大をもたらし、暗電流抑制にそれほど有効ではなかった。また、この従来方式では、n型不純物領域とp型不純物領域との間でトンネル電流が生じて、このトンネル電流が暗電流を増大させる不都合を生じていた。
また、高密度に配列された受光部10の周囲を取り囲んで精度よく、高濃度不純物領域を形成することは、製造上、容易ではなく歩留まり低下を招くおそれが大きい。
本実施の形態による受光素子50では、バンドギャップが大きいInP基板1に設けた凹部K内に、InGaAs受光層3を形成するので、結晶性が劣化するおそれはない。
(2)他の構成による暗電流抑制
上述のように、受光層3よりバンドギャップエネルギの大きい埋め込み半導体以外に、つぎの構造を備える。
(2a)(InPバッファ層2/InGaAs受光層3)の界面、および(InGaAs受光層3/InP窓層5)の界面はいずれも再成長界面ではない。このため、酸素、炭素および珪素の濃度がいずれも所定レベル以下であり、各界面おいても格子欠陥密度は低く抑えられる。このため暗電流を抑制することができる。
(2b)選択拡散マスクパターン36をそのまま残す。これは、p型領域6を形成したあと、これを除いて大気中に暴露すると、コンタクト層表面のp型領域との境界に表面準位が形成され、暗電流が増大するからである。
次に図1に示す受光素子50の製造方法を説明する。まずn型InP基板1を準備する。n型不純物はとくに限定しないが、たとえば5E18cm−3程度のSがドープされたInP基板を用いるのがよい。量産性を考慮して、たとえば2インチ径を用いるのがよい。このInP基板1に、たとえばシリコン窒化膜などの絶縁膜(図示せず)を堆積する。その後、フォトリソグラフィ技術を用いてこの絶縁膜に所定の形状となるパターニング処理を施す。次に、この絶縁膜をマスクとしてドライエッチング技術およびウエットエッチング技術を、単独または組み合わせて、図4に示すように凹部Kを備えるメサ構造を形成する。凹部Kの深さは4.5μm程度にするのがよい。凹部Kの表面での直径Khは、このあと説明する選択拡散マスクパターンの開口部36hの直径Dより少し大きい程度にする。
次いで、全有機金属気相成長(MOVPE)法などを用いて、凹部Kに、上述のエピタキシャル積層構造を選択成長する。まず、InPバッファ層2を厚み1μm程度に選択成長する。このときアンドープであるが、全有機金属気相成長法では、通常、n型不純物が1E15cm−3程度混入する。次いでInGaAs受光層3を厚み3μmに選択成長する。このInGaAs受光層3もアンドープとするが、n型不純物が1E15cm−3程度混入する。このあとアンドープ(n型不純物が1E15cm−3程度)InP窓層5を厚み1.5μmにエピタキシャル成長する。このあと絶縁膜を除去してエピタキシャルウエハが完成する。
上記のエピタキシャル積層構造の形成のとき、再成長界面を形成しない。すなわち、InPバッファ層2を形成したあと、InP窓層5の形成まで、全有機金属気相成長法によって同じ成膜室または石英管の中で成長を続けることが、重要である。InP窓層5の形成の前に、成膜室からウエハを取り出して、別の成膜法によってInP窓層5を形成することがないために、再成長界面を持たない点が一つのポイントである。凹部K内の石英管65において連続して形成されるので、(InPバッファ層2/InGaAs受光層3)の界面、および(InGaAs受光層3/InP窓層5)の界面はいずれも再成長界面ではない。このため、酸素、炭素および珪素の濃度がいずれも所定レベル以下であり、各界面おいても格子欠陥密度は低く抑えられる。このため暗電流を抑制することができる。
このエピタキシャルウエハを用いて受光素子を作製する。まず図6に示すように、SiNの選択拡散マスクパターン36を形成する。選択拡散マスクパターン36は、凹部Kの直径より少し小さい直径の開口部36hを持つ。この開口部36hからp型不純物の亜鉛(Zn)をInGaAs受光層3に届くように選択拡散することで、図7に示すように、p型領域6を形成する。このあと、図1に示すように、p型領域6にはAuZnによるp側電極11を、またInP基板1の裏面には、各受光部10に共通にAuGeNiのグランド電極(n側電極)12を、それぞれオーミック接触するように形成する。
図8は、図1に示す受光素子10の変形例を示す図である。この変形例も本発明の実施の形態1に属する受光素子10である。図8に示す変形例の受光素子50では、InP基板1の上にn型InPバッファ層7をエピタキシャル成長させ、その上にアンドープInP埋め込み層8を成長させる点で、InP基板1に埋め込み層を兼ねさせる図1の受光素子50と相違する。受光部10は、アンドープInP埋め込み層8に設けた凹部Kに形成される。図8に示す変形例の受光素子50の場合、グランド電極(n側電極)12はn型InPバッファ層7にオーミック接触させる。そして、絶縁膜13上を伝う配線電極12eによって、簡単に画素電極11と同じ側に同じ高さになるように配置することができる。読み出し回路(ROIC)などのグランド電極に接合バンプを用いて接続するのに好都合である。また、InP基板1に、導電性基板でもまた(半)絶縁性基板でも、用いることができる。
(実施の形態2)
図9は、本発明の実施の形態2における受光素子50を示す図である。この受光素子50では、受光部10におけるpn接合15を、p型不純物の選択拡散ではなく、InGaAs受光層3のエピタキシャル成長中に不純物をドープすることで形成する点に特徴がある。この結果、受光部10における実効直径はKhとなり、選択拡散による実効直径Dよりも少し大きくすることができる。このため、実施の形態1における機構と同じ機構により暗電流を抑制しながら、受光部の平面サイズの増大により感度向上を得ることができる。
本発明の受光素子における暗電流低減の効果を検証するために、本発明例および比較例の試験体を各4体ずつ作製して試験に供した。試験体の作製方法は次のとおりである。
(本発明例):
本発明例の4試験体は、図1に示す受光素子50を、図4〜図7に示す製造方法によって製造した。4つの本発明例の試験体では、比較例の受光部の配列に合わせて、選択拡散マスクパターンの開口部36hの直径(縦横ピッチ)を、1mm(ピッチ2mm)、200μm(ピッチ400μm)、50μm(ピッチ100μm)、15μm(ピッチ30μm)に変化させた。
各部の具体的数値は次の通りであり、4つの試験体に共通である。
InP基板:Sドープ(5E18cm−3
凹部K:深さは4.5μm、ピッチおよび直径は、上記の選択拡散マスクパターン36に適合するパターン
受光部10のエピタキシャル層:<InPバッファ層2(厚み1μm、n型不純物1E15cm−3程度)/InGaAs受光層(厚み3μm、n型不純物1E15cm−3程度)/InP窓層5(厚み1.5μm、n型不純物1E15cm−3程度)>
(比較例):
比較例の受光素子の基本構造を図10に示す。全有機金属気相成長法によって5E18cm−3程度の硫黄(S)をドープした、直径2インチのInP基板101上に、次のエピタキシャル積層体からなるエピタキシャルウエハを作製した。
<InP基板101/アンドープInPバッファ層102(n型不純物1E15cm−3程度):厚み1μm/アンドープInGaAs受光層103(n型不純物1E15cm−3):厚み3μm/アンドープInP窓層105(n型不純物1E15cm−3):厚み1.5μm>
上記のエピタキシャルウエハを用いて受光素子150を作製した。まずSiN層からなる二次元配列用の選択拡散マスクパターン136を形成して、その選択拡散マスクパターンの開口部136hからInP窓層105を通りInGaAs受光層103に届くようにp型不純物の亜鉛(Zn)を選択拡散する。この選択拡散マスクパターンの開口部136hの直径(縦横ピッチ)を、1mm(ピッチ2mm)、200μm(ピッチ400μm)、50μm(ピッチ100μm)、15μm(ピッチ30μm)に変化させた。p型領域106のInP窓層105にはAuZnによるp側電極111をオーミック接触するように配置する。また、InP基板101の裏面にはSiON膜からなる反射防止(AR)膜135を設け、共通のグランド電極112をAuGeNiにてオーミック接触するように形成する。InP基板101裏面からの光入射とした。ただし、本実施例と異なり、受光部が一次元配列または単一の受光部の場合には、InP基板裏面入射でもよいし、またはInP窓層側を入射面としてもよい。受光部110は、隣の受光部110とは同じInP窓層105/InGaAs受光層103を通じて連続していて、横方向に遮るもの(不連続性)はない。
本発明例および比較例ともに、再成長界面は持たない。
上記の本発明例および比較例の試験体について、暗電流を測定した。測定条件は、環境温度25℃、受光素子にかけるバイアス電圧Vr=−0.2Vとした。結果を表1に示す。
Figure 2012191135
表1において面積比は、受光部のp型領域を形成するためにp型拡散させた開口部の直径Dで決まる円の面積に基づく面積比をさす。薄膜円板において、円板直径を大きく変えたときの底面の面積の比である。直径D=200μmの面積を1としている。空乏層を円柱形と見立てた場合の高さを一定とすれば、直径Dが小さくなるにつれて側面の比重が大きくなり、側面の面積と底面の面積との比は直径Dに反比例する。表1で示した直径Dが大きい、すなわち面積比が大きい場合は側面に比べて底面の比重が大きいことをさす。一方、表1で示した直径Dが小さい、すなわち面積比が小さい場合は側面の比重が大きくなり、本発明におけるバンドギャップエネルギの大きい半導体層による取り囲み(埋め込み)の作用で、暗電流は抑制されるはずである。この面積比が小さい場合は、高密度配列の画素の場合に相当する。
まず比較例を検証する。表1によれば、比較例では、直径Dが50μmより大きい場合、面積比が大きくなるにつれて、当然ながら、暗電流が増大する。直径Dが50μmより小さい場合、面積比が小さくなっても暗電流は小さくならず、大きいままである。これは、横方向の拡散電流による暗電流増大への寄与が効いているからである。
次に本発明例をみる。直径Dが50μmより大きい場合、当然ながら面積比の増大に応じて暗電流が増大する。しかし、直径Dが50μmより小さい範囲では、比較例と比較して、暗電流の減少が顕著に認められる。とくに直径Dが50μm〜1000μm(1mm)の範囲では、本発明例のほうが比較例よりも暗電流の数値は大きいが、直径Dが15μmにまで小さくなると、本発明例は比較例の半分近くに暗電流が小さくなる。したがって、本発明による受光素子では、受光部の直径Dが小さく、画素が高密度で配列される場合に、暗電流抑制作用が顕著に発揮されることが分かる。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の受光素子によれば、近赤外の長波長域にまで受光でき、かつ画素ピッチを密にしても暗電流を小さくでき、かつ画素の結晶性を損なうおそれがない。このため、様々な検査・検出装置、宇宙光による夜間視認装置などに大きな貢献をすることが期待される。
1 InP基板、2 InPバッファ層、3 受光層、5 InP窓層、6 p型領域、7 InPバッファ層、8 埋め込み用半導体層、10 受光部(画素)、11 p側電極(画素電極)、12 グランド電極(n側電極)、12e 配線電極、13 絶縁膜、15 pn接合、17 InGaAs層とInP窓層との界面、35 AR(反射防止)膜、36 選択拡散マスクパターン、36h 選択拡散マスクパターンの開口部、50 受光素子(受光素子アレイ)、D 開口部の直径、K 凹部、Kh 凹部の入口直径、P 画素ピッチまたは画素。

Claims (11)

  1. 近赤外波長領域に受光感度を有するIII−V族半導体による受光素子であって、
    前記近赤外波長領域に対応するバンドギャップエネルギのIII−V族半導体を有する受光部を備え、
    前記受光部が、該受光部より大きいバンドギャップエネルギを持つ半導体層に取り囲まれるように埋め込まれていることを特徴とする、受光素子。
  2. 前記大きいバンドギャップエネルギの半導体層が、半導体基板か、または半導体基板上に形成された埋め込み用半導体層であることを特徴とする、請求項1に記載の受光素子。
  3. 前記半導体基板または埋め込み用半導体層に凹部が設けられ、該凹部に前記受光層および窓層が設けられ、該凹部に設けられた受光部に、不純物が前記窓層から選択拡散されていることを特徴とする、請求項1または2に記載の受光素子。
  4. 前記半導体基板または埋め込み用半導体層が、InPまたはInAlAsであることを特徴とする、請求項2または3に記載の受光素子。
  5. 前記受光部が、InGaAs層を備えることを特徴とする、請求項1〜4のいずれか1項に記載の受光素子。
  6. 前記受光部が、タイプ2のInGaAs/GaAsSb多重量子井戸構造を備えることを特徴とする、請求項1〜5のいずれか1項に記載の受光素子。
  7. 前記窓層がInP層で形成され、前記凹部における受光部を形成するエピタキシャル積層体の底部から表面まで再成長界面を持たないことを特徴とする、請求項3〜6のいずれか1項に記載の受光素子。
  8. 請求項1〜7のいずれか1項に記載の受光素子と、読み出し回路とを備えることを特徴とする検出装置。
  9. 近赤外波長領域に受光感度を有するIII−V族半導体による受光素子の製造方法であって、
    InP基板に、受光部に対応する位置に凹部を開口する工程と、
    前記凹部に、前記InP基板よりも小さいバンドギャップエネルギを有する受光層を形成する工程とを備えることを特徴とする、受光素子の製造方法。
  10. 近赤外波長領域に受光感度を有するIII−V族半導体による受光素子の製造方法であって、
    半導体基板上に、埋め込み用半導体層を形成する工程と、
    前記埋め込み用半導体層に、受光部に対応する位置に凹部を開口する工程と、
    前記凹部に、前記埋め込み用半導体層よりも小さいバンドギャップエネルギを有する受光層を形成する工程とを備えることを特徴とする、受光素子の製造方法。
  11. 前記受光層およびInP窓層を含むエピタキシャル積層体を、前記凹部に形成する工程において、前記凹部の底部に接するエピタキシャル層の成長開始から前記InP窓層の成長を終了するまで、全有機金属気相成長法によって、一貫して同じ成膜室で成長させることを特徴とする、請求項9または10に記載の受光素子の製造方法。
JP2011055620A 2011-03-14 2011-03-14 受光素子、その製造方法および検出装置 Pending JP2012191135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011055620A JP2012191135A (ja) 2011-03-14 2011-03-14 受光素子、その製造方法および検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011055620A JP2012191135A (ja) 2011-03-14 2011-03-14 受光素子、その製造方法および検出装置

Publications (1)

Publication Number Publication Date
JP2012191135A true JP2012191135A (ja) 2012-10-04

Family

ID=47083939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011055620A Pending JP2012191135A (ja) 2011-03-14 2011-03-14 受光素子、その製造方法および検出装置

Country Status (1)

Country Link
JP (1) JP2012191135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018042886A1 (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014013479; S.Miura: '"Planar embedded InP/GaInAs p-i-n photodiode for very high-speed operation"' Journal of Lightwave Technology Vol.5, No.10 (October 1987), p.1371-1376 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018042886A1 (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
KR20190041490A (ko) * 2016-09-02 2019-04-22 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자, 수광 소자의 제조 방법, 촬상 소자 및 전자 기기
CN109690779A (zh) * 2016-09-02 2019-04-26 索尼半导体解决方案公司 光接收元件、其制造方法、摄像元件和电子装置
EP3509105A4 (en) * 2016-09-02 2019-12-25 Sony Semiconductor Solutions Corporation LIGHT RECEIVING ELEMENT, MANUFACTURING METHOD OF LIGHT RECEIVING ELEMENT, IMAGING ELEMENT, AND ELECTRONIC DEVICE
US11043520B2 (en) 2016-09-02 2021-06-22 Sony Semiconductor Solutions Corporation Light-receiving device, method of manufacturing light-receiving device, imaging device, and electronic apparatus
KR102400664B1 (ko) * 2016-09-02 2022-05-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자, 수광 소자의 제조 방법, 촬상 소자 및 전자 기기
CN109690779B (zh) * 2016-09-02 2024-02-20 索尼半导体解决方案公司 光接收元件、其制造方法、摄像元件和电子装置

Similar Documents

Publication Publication Date Title
JP6080092B2 (ja) 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
JP5975417B2 (ja) 受光素子の製造方法
US9312422B2 (en) Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device
WO2014175128A1 (ja) 半導体素子およびその製造方法
JP2012244124A (ja) 受光素子アレイ、その製造方法および検出装置
WO2015059988A1 (ja) エピタキシャルウエハおよびその製造方法
US10312390B2 (en) Light receiving device and method of producing light receiving device
JP2013175686A (ja) 受光素子、その製造方法、および検出装置
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
JP2012216727A (ja) 受光素子、その製造方法および検出装置
WO2016171009A1 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6589662B2 (ja) 半導体積層体および受光素子
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488855B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488854B2 (ja) 半導体積層体および受光素子
JP4702474B2 (ja) Iii−v族化合物半導体受光素子、及びiii−v族化合物半導体受光素子を作製する方法
JP2009027046A (ja) 受光素子
JP2009283603A (ja) 検出装置、受光素子アレイおよびその製造方法
JP2015211053A (ja) 半導体積層体および受光素子
JP2012191135A (ja) 受光素子、その製造方法および検出装置
WO2016067996A1 (ja) 半導体積層体、受光素子およびセンサ
JP7109718B2 (ja) 化合物半導体フォトダイオードアレイ
US9171978B2 (en) Epitaxial wafer, method for producing the same, photodiode, and optical sensor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141210

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150109