JP2020107901A - 平面のアバランシェ・フォトダイオード - Google Patents

Abstract

【課題】新規のアバランシェ・フォトダイオードを提供する。【解決手段】第１の半導体層１２と、第１の半導体層に直接隣接する増倍層１４と、第１の半導体層の反対側で、増倍層に直接隣接する電荷制御層１６と、デジタルグレード層１８と、第２の半導体層２０と、インジウム・ガリウム・ヒ素から作られる勾配吸収層２２と、ブロッキング層２４を備える。勾配吸収層２２は、電荷制御層１６と増倍層１４の断面幅よりも短い断面幅を有し、電荷制御層１６と増倍層１４の断面幅はそれぞれ等しい。【選択図】図１

Description

本出願は、米国仮特許出願第６１／６４８，４０１号の優先権を主張するものであり、その内容を参照することにより本明細書に取り込まれる。

本発明は、光検出器に関する。より詳細には、本発明は、アバランシェ・フォトダイオード（「ＡＰＤ:ａｖａｌａｎｃｈｅ ｐｈｏｔｏｄｉｏｄｅ」）に関する。

光子と電子の間の相互作用が知られているため、近年、光検出器の分野では、特に半導体材料を利用する光検出器において、進化がなされてきた。アバランシェ・フォトダイオードとして知られている１つのタイプの半導体ベースの光検出器は、吸収及び増倍などの異なる目的を担ういくつかの半導電材料を含む。

アバランシェ・フォトダイオード構造は、励起された電荷キャリアが増倍層内に多数の電子−正孔対を生じさせるという作用によって、大きな利得を提供する。吸収層内でトンネリングを防止するために、増倍層内の電界が吸収層内より大幅に大きくなるように、アバランシェ・フォトダイオード自体の中で電界が調整される。

メサ・アバランシェ・フォトダイオードとして知られている特定のタイプのアバランシェ・フォトダイオードでは、高電界ｐｎ接合並びに多数の露出表面及び界面準位が露出しており、絶縁材料層を使用して不活性化するのが困難である。したがって、従来のＩｎＰ／ＩｎＧａＡｓアバランシェ・フォトダイオードでは、ｐｎ接合を埋設した拡散構造が使用される。しかし、これらのＩｎＰアバランシェ・フォトダイオードでは、ｐ型半導体領域の深さとドーピング密度の両方の極めて正確な拡散制御、並びにこの拡散が生じるｎドープされた領域の正確な制御が必要とされる。この重要なドーピング制御は不可欠である。なぜなら、この拡散によって、ｐｎ接合の配置、増倍領域内の電界の大きさ、アバランシェ領域の長さ、並びに電荷制御層内の全電荷が制御されるからである。電荷制御層内の全電荷により、増倍を生じさせるのに十分なほど大きくしなければならない高電界ＩｎＰアバランシェ領域と、トンネリングを回避するのに十分なほど小さくしなければならない低電界ＩｎＧａＡｓ吸収領域との両方で、電界の値が決まる。加えて、このタイプの構成では、拡散ｐｎ接合の縁部でなだれ降伏を回避するために、正確に配置された拡散又は注入型の保護環が使用される。保護環と注意深く制御された拡散との組合せにより、静電容量が増大し、帯域幅が低下し、収率が低減され、したがってこれらのＡＰＤのコストが増大する。

超高速性能の検出器の場合、バンドギャップがより高くなるとトンネリングが低減され、したがってより薄いアバランシェ領域を使用することが可能になり、より高速でより高性能の受信機が得られるため、アバランシェ層としてＩｎＰではなくＩｎＡｌＡｓを使用することができる。しかし、電子アバランシェ係数（正孔に対する）がより大きくなると、標準のＩｎＰベースのＡＰＤのように正孔ではなく電子を増倍することが望ましいため、拡散構造をＩｎＡｌＡｓで実現するのはさらに困難である。さらに、ｎドーパントは十分な速さで拡散しないため、標準のｐドープされた拡散構造を単に逆にするだけでは不十分である。

従来技術の欠点を克服する上で、本出願人は、ＰＩＮ検出器は適切な表面準備で容易に不活性化してＢＣＢで覆うことができるため、大面積のドープされていないＩｎＧａＡｓ吸収層の上に小面積のｐ＋ＩｎＧａＡｓ吸収領域をエッチングしてＰＩＮのようにＢＣＢで不活性化することを見出した。

アバランシェ・フォトダイオードは、第１の半導体層、増倍層、電荷制御層、第２の半導体層、勾配吸収層、及びブロッキング層を含む。増倍層は、第１の半導体層と電荷制御層との間に位置する。第２の半導体層は、電荷制御層と勾配吸収層との間に位置する。ブロッキング層は、第２の半導体層の反対側で勾配吸収層に隣接して位置する。

別の実施例では、勾配吸収層をエッチングして、第２の半導体層の上に小面積の吸収領域を得ることができる。アバランシェ・ダイオードはまた、第１の半導体層に隣接する第１のコンタクトと、第２の半導体層の上の小面積の吸収領域に隣接する第２のコンタクトとを含むことができる。加えて、アバランシェ・フォトダイオードの一部分は、ＢＣＢなどの不活性化構造で不活性化することができる。

本発明のさらなる目的、特徴、及び利点は、本明細書に添付されて本明細書の一部を形成する図面及び特許請求の範囲を参照しながら、以下の説明を検討すれば、当業者には容易に明らかになるであろう。

本発明による平面のアバランシェ・フォトダイオードの横断面図である。 本発明による代替の平面のアバランシェ・フォトダイオードの横断面図である。

内容を参照により本明細書に取り込まれている米国特許第７，３４８，６０８号は、増倍層が吸収層の下に埋設されること、ｐ＋電荷制御層が大きな外側のメサ全体にわたって延びるが、小さいミニ・メサの下に電界が集中するため、静電容量が増大しない若しくは動作バイアスで帯域幅が低減されないこと、吸収層が電荷制御層の上及び増倍層の上に成長すること、これらの層すべてが外側メサの十分大きな面積を有すること、並びに小さい上部のｐ＋ミニ・メサにより、活性面積及び静電容量及び帯域幅が決まることを含めて、いくつかの新しい視点を導入している。

内容を参照により本明細書に取り込まれている米国特許第７，３４８，６０８号では、ＩｎＧａＡｓ吸収層はドープされておらず、したがって動作バイアスで空乏状態である。電荷制御層及び増倍層もまた、動作バイアスで完全に空乏状態である。したがって、小さい上部のｐ＋ミニ・メサ（ｍｉｎｉ ｍｅｓａ）は、このミニ・メサの真下のみで大きい電界を制御する。したがって、静電容量は、小さいミニ・メサの面積によって決まるため小さくなる。

空乏状態の吸収層全体にわたる電界は、電子及び正孔を集め、それらの輸送時間を決定し、それによってデバイス全体にわたる総輸送時間に寄与し、したがって全体的な応答速度を決定する。

全体として参照により本明細書に組み込まれている米国特許第７，０７８，７４１号は、ＩｎＧａＡｓ吸収層内で勾配ｐ＋ドーピングを行って、大幅に輸送時間を増大させたり帯域幅を低減させたりすることなく応答性を増大させることを開示している。しかし、ドープされていないＩｎＧａＡｓ吸収層と同じ大きさの外側メサ寸法を有する既存のＡＰＤ構造の上には、このｐ＋ドーピング層を簡単に成長させることができない。なぜなら、ｐ＋ドーピング層は空乏状態にないはずであり、大面積のｐ＋ＩｎＧａＡｓ層は、大きいｎ＋底層とともに大きい静電容量をもたらすはずであるからである。すなわち、追加のｐ＋層は、低い静電容量及び高い帯域幅を有するように、ＡＰＤの活性領域と同じ小さい寸法としなければならない。

図１を参照すると、アバランシェ・フォトダイオード１０が示されている。アバランシェ・フォトダイオード１０は、主成分として、第１の半導体層１２、増倍層１４、電荷制御層１６、デジタル・グレード（ｄｉｇｉｔａｌ ｇｒａｄｅ）層１８、第２の半導体層２０、勾配吸収層２２、及びブロッキング層２４を含む。図１に示すように、増倍層１４は、電荷制御層１６と第１の半導体層１２との間に位置する。デジタル・グレード層１８は、電荷制御層１６と第２の半導体層２０との間に位置する。第２の半導体層２０の上に、勾配吸収層２２が位置する。勾配吸収層２２の上に、ブロッキング層２２が位置する。

第１の半導体層１２は、ｎ型半導体としてもよく、３成分半導体又はＩＩＩ−Ｖ族半導体を含む群から選択してもよい。したがって、第１の半導体層１２は、ＩＩＩ族からの２つの元素とＶ族からの１つの元素とを組合せたもの、又は逆に、Ｖ族からの２つの元素とＩＩＩ族からの１つの元素とを組合せたもののいずれかである。周期表の代表的な族を表す表を以下に示す。

ある実施例では、第１の半導体層１２はＩｎＡｌＡｓである。しかし、第１の半導体層１２は、アバランシェ・フォトダイオード１０の最適な動作のためのバンドギャップを提供する任意の２成分又は３成分半導体としてもよいことが理解される。半導体増倍層１４もまた、３成分半導体又はＩＩＩ−Ｖ族半導体を含む群から選択してもよい。好ましい実施例では、半導体増倍層１４はＩｎＡｌＡｓである。

勾配吸収層２２もまた、３成分半導体又はＩＩＩ−Ｖ族半導体を含む群から選択される。好ましい実施例では、勾配吸収層２２はＩｎＧａＡｓである。しかし、勾配吸収層２２と半導体増倍層１４はどちらも、平面のアバランシェ・フォトダイオード１０の最適な動作のためのバンドギャップを提供する任意の２成分又は３成分半導体としてもよいことが理解される。

第２の半導体層２０もまた、３成分半導体又はＩＩＩ−Ｖ族半導体を含む群から選択することができる。前述のように、第２の半導体層２０は、ＩＩＩ族からの２つの元素とＶ族からの１つの元素とを組合せたもの、又は逆に、Ｖ族からの２つの元素とＩＩＩ族からの１つの元素とを組合せたもののいずれかである。好ましい実施例では、第２の半導体層２０はＩｎＡｌＡｓである。しかし、第２の半導体層２０は、アバランシェ・フォトダイオード１０の最適な動作のためのバンドギャップを提供する任意の２成分又は３成分半導体としてもよいことが理解される。

平面のアバランシェ・フォトダイオード１０の特徴は、すべての臨界層の厚さ及びドーピング濃度が最初の結晶成長で調整されることにより制御されており、その結果、再現可能に成長させることができ、ウェーハ全体にわたって均一になることである。したがって、製作中の処理制御に関連する問題、特に拡散ステップに関係する問題は見られない。

図２を参照すると、アバランシェ・フォトダイオード１１０の第２の実施例が示されている。同様の参照番号を利用して同様の構成要素を指していることに、まず留意されたい。たとえば、図２の第１の半導体層１１２は、図１の第１の半導体層１２に類似している。図１と同様に、アバランシェ・フォトダイオード１１０は、第１の半導体層１１２、増倍層１１４、電荷制御層１１６、デジタル・グレード層１１８、第２の半導体層１２０、勾配吸収層１２２、及びブロッキング層１２４を含む。この実施例では、アバランシェ・フォトダイオード１１０はエッチングされている。より具体的には、勾配吸収層１２２は、第２の半導体層１２０の上に小面積の吸収領域１２５を画定するようにエッチングされている。さらに、アバランシェ・フォトダイオード１１０は、第１の半導体層１１２に隣接する第１のコンタクト１２６と、ブロッキング層１２４に隣接する第２のコンタクト１２８とを含む。アバランシェ・フォトダイオード１１０はまた、少なくとも一部分を不活性化構造１３０で不活性化することができる。不活性化構造は、ＢＣＢとしてもよい。

図１及び図２は、炭素又はＢｅをｐドーパントとして使用して成長させることができる電荷制御層１６又は１１６が、絶縁メサ全体にわたって延びることを示す。この絶縁メサ内のｐｎ接合は大面積であるにもかかわらず、パンチスルーを上回る静電容量はそれほど増大しない。これは、デバイスの静電容量（電荷パンチスルー及び欠乏後）が、絶縁メサではなく、小さい拡散領域（フォトダイオード１０）又はエッチングされたｐ＋領域（フォトダイオード１１０）の面積によって主に決まるためであり、したがって低容量で高速のＡＰＤが得られる。

上記の光検出器は、導波光検出器又は単光子検出器として実装することができる。光検出器は、改善された集光のために一体型のレンズを有することができる。

上記その他の実装例は、以下の特許請求の範囲の範囲内である。たとえば、すべてのｎ及びｐドープされた半導体を入れ替えることができる。すなわち、ｎ及びｐドーピングを逆にして、ｎ型半導体の上部ミニ・メサと、ｐ型の下部コンタクトとを提供することができる。

Claims (13)

1. 第１の半導体層と、
   前記第１の半導体層に直接隣接する増倍層と、
   前記第１の半導体層の反対側で、前記増倍層に直接隣接する電荷制御層と、
   インジウム・アルミニウム・ヒ素から作られる第２の半導体層であって、前記増倍層の反対側で、前記電荷制御層に直接隣接する前記第２の半導体層と、
   インジウム・ガリウム・ヒ素から作られる勾配吸収層であって、前記第１の半導体層の反対側で、前記インジウム・アルミニウム・ヒ素から作られる前記第２の半導体層に直接隣接する前記勾配吸収層と、
   前記第２の半導体層の反対側で、前記勾配吸収層に直接隣接して位置するブロッキング層と
   を備え、
   前記勾配吸収層は、前記電荷制御層と前記増倍層の断面幅よりも短い断面幅を有し、前記電荷制御層と前記増倍層の断面幅はそれぞれ等しいアバランシェ・フォトダイオード。
2. 前記増倍層が、インジウム・アルミニウム・ヒ素から作られる、請求項１に記載のアバランシェ・フォトダイオード。
3. 前記電荷制御層内で、炭素又はＢｅをｐドーパントとして使用して成長させることができるように構成されている、請求項１に記載のアバランシェ・フォトダイオード。
4. 前記勾配吸収層が、ｐ＋ドープされている、請求項１に記載のアバランシェ・フォトダイオード。
5. 前記第１の半導体層に隣接する第１のコンタクトをさらに備える、請求項１に記載のアバランシェ・フォトダイオード。
6. 前記勾配吸収層が、前記第２の半導体層の上に小面積の吸収領域を画定するようにエッチングされている、請求項１に記載のアバランシェ・フォトダイオード。
7. 前記第２の半導体層の上の前記小面積の吸収領域に隣接する第２のコンタクトをさらに備える、請求項６に記載のアバランシェ・フォトダイオード。
8. 前記アバランシェ・フォトダイオードの少なくとも一部分が、不活性化構造で不活性化される、請求項７に記載のアバランシェ・フォトダイオード。
9. 前記不活性化構造が、ベンゾシクロブテンから作られる、請求項８に記載のアバランシェ・フォトダイオード。
10. 前記制御層と前記第２の半導体層との間に位置するデジタル・グレード層をさらに備える、請求項１に記載のアバランシェ・フォトダイオード。
11. 前記第２の半導体層と前記デジタル・グレード層と前記増倍層の断面幅は、それぞれ等しい、請求項１０に記載のアバランシェ・フォトダイオード。
12. 前記第２の半導体層と前記デジタル・グレード層と前記増倍層の前記断面幅は、前記第１の半導体層の断面幅よりも短い、請求項１０に記載のアバランシェ・フォトダイオード。
13. 前記第２の半導体層は、低ドープであり、又は意図的にはドープされないように構成されている、請求項１に記載のアバランシェ・フォトダイオード。