JP2012502466A - ナノ構造のフォトダイオード - Google Patents

Abstract

本発明は、互いに逆の導電型を有する半導体材料から製造された第１の領域（１）及び第２の領域（２）により少なくとも部分的に形成され、吸収光から電荷キャリアを発生する光吸収領域（１１）を備えるＰＩＮ接合又はＰＮ接合を備えるフォトダイオードを提供する。ＰＩＮ接合又はＰＮ接合の一部分は、互いに離間して配置され、光吸収領域（１１）において発生される電荷キャリアを回収するように配列された１つ以上のナノワイヤ（７）を備える。ナノワイヤ（７）と前記第１の領域（１）及び前記第２の領域（２）のうち一方の領域との間に規定される低濃度不純物添加半導体材料又は真性半導体材料から製造された少なくとも１つの低濃度不純物領域（１０）により、活性領域（９）の光吸収領域及び／又はアバランシェ増倍領域の個々の必要に合わせた形成が可能になる。
【選択図】図５

Description

本発明は、ＰＮ接合又はＰＩＮ接合の一部としてナノワイヤを含むフォトダイオード及びアバランシェフォトダイオードに関する。

フォトダイオード（ＰＤ）は、光又は他の電磁エネルギーに暴露された場合に電荷キャリアを発生できる光検出器の一種である。アバランシェフォトダイオード（ＡＰＤ）は、電荷キャリアの発生に加えて、高感度を可能にする電荷キャリアの増倍、即ち、内部電流利得効果を含む別の種類の光検出器デバイスである。以下では、ＰＤ及びＡＰＤの双方に共通する特徴を説明する場合、それら２種類の光検出器を単にフォトダイオードと呼ぶ。

従来のプレーナ技術を使用して製造された半導体フォトダイオードは、縦型ＰＮ接合、即ち、Ｎ型半導体層の上にＰ型半導体層が配置される構造、又は、縦型ＰＩＮ接合、即ち、２つの電気コンタクトの間のＰ型層とＮ型層との間に１つ以上の中間真性半導体層又は中間低濃度不純物添加半導体層を含む構造を具備する。アバランシェフォトダイオードは、高電界の下でアバランシェ増倍を実現するためにＰＩＮ接合に逆バイアスを印加することにより吸収光から発生される光電流の増倍を実行する。大きい暗電流及び雑音により半導体フォトダイオードの性能が限定されることは周知である。例えば、光吸収領域及びアバランシェ増倍領域の性能を改善するために、ＡＰＤのＰＩＮ接合又はＰＮ接合の各部分は、典型的に、それぞれ異なる材料から形成される。例えば、Ｓｉは、雑音特性を低く抑えるが、検出可能な波長を制限する。但し、デバイス漏れ電流、即ち、暗電流の原因となる重要な特性の１つは、デバイス層における欠陥密度が相当に高いことである。これは、例えば、格子歪みに関して互いに適合しないデバイス材料が組み合わされた場合、エピタキシャル成長又はウェハボンディングにより、顕著に現れる。更に、ＡＰＤにおいては、高電界によるエッジブレークダウンが起こる。ガードリングを使用することにより、エッジブレークダウンを部分的に回避できる。但し、ガードリングの使用は、デバイスの活性領域を制限する。

現在、高感度光検出器構造の大きさは、表面領域の拡大に伴う暗電流の不均衡な増加によって制限されている。更に、時間の経過につれて半導体材料が劣化するため、暗電流は増加する傾向にある。最終的に、デバイスは、短絡によって故障する。高い電流レベルは劣化を促進するため、内部電界が高いＡＰＤのようなデバイスでは、この影響が特に顕著である。

従来の大型フォトダイオードは、暗電流が大きいこと、感度及びスケーラビリティが限定されること、及び、短絡によって信頼性が限定されることなどの欠点を有する。本発明の目的は、従来のフォトダイオードの欠点の少なくとも一部を克服するフォトダイオードを提供することである。

本発明にかかるフォトダイオードは、第１の導電型を有する半導体材料から製造された第１の領域及び第１の導電型とは逆の第２の導電型を有する半導体材料から製造された第２の領域により少なくとも部分的に形成され、且つ、２つのコンタクトの間に配置されたＰＩＮ接合又はＰＮ接合を具備する。ＰＩＮ接合又はＰＮ接合は、吸収光から電荷キャリアを発生する光吸収領域を具備する。ＰＩＮ接合又はＰＮ接合の一部分は、互いに離間して配置され、且つ、光吸収領域から電荷キャリアを回収するように配列された１つ以上のナノワイヤを具備する。好ましくは、ナノワイヤは、半導体基板又は半導体基板上に配置された表面層から突出し、且つ、半導体基板又は表面層は、前記第１の領域を含む。

ナノワイヤと前記第１の領域及び前記第２の領域のうち一方の領域との間に規定される低濃度不純物添加半導体材料又は真性半導体材料から製造された少なくとも１つの低濃度不純物領域は、フォトダイオード及びアバランシェダイオードの設計及び性能の改善を可能にする。

本発明の１つの側面において、軸フォトダイオード設計が提供される。第１の導電型の第１の領域は、半導体基板又は表面層における不純物領域であり、低濃度不純物領域は、第１の領域とナノワイヤとの間に規定される。

本発明の別の側面において、放射フォトダイオード設計が提供される。低濃度不純物領域又はオプションである不純物領域は、各ナノワイヤにコア−シェル構成で配置される。

フォトダイオードは、これらの軸設計及び放射設計に限定されない。１つ以上の低濃度不純物領域は、ナノワイヤの両側に規定されてもよく、ナノワイヤの一方側の平面層は、ナノワイヤの他方側の放射層と組み合わされてもよい。

本発明の１つの実施形態にかかるアバランシェフォトダイオードにおいて、ＰＩＮ接合は、半導体基板又は半導体基板の上に配置された表面層において第１の導電型の不純物領域に配置される低濃度不純物添加半導体材料又は真性半導体材料から製造された低濃度不純物領域により部分的に形成される。低濃度不純物領域は、アバランシェ増倍領域を具備し、光吸収領域を任意に具備する。ＰＩＮ接合の別の部分は、低濃度不純物領域から突出する１つ以上のナノワイヤにより形成される。第１の導電型とは逆の第２の導電型の第２の領域を規定するためにナノワイヤに不純物が添加されてもよいし、ナノワイヤと共に又は独立して第２の領域を規定する隣接不純物層にナノワイヤが接続されてもよい。

本発明にかかるアバランシェフォトダイオードの別の実施形態において、ＰＩＮ接合は、半導体基板又は表面層における第１の導電型の第１の不純物層の上に配置される第２の導電型の低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物層、誘電体層の複数の開口を貫通し、第１の導電型とは逆の第２の導電型の低濃度不純物添加半導体材料又は真性半導体材料からなる第２の低濃度不純物層まで突出するナノワイヤ及び第２の低濃度不純物層の上に配置された第２の導電型の第２の不純物層により形成される。光吸収領域は、第２の低濃度不純物層により規定され、アバランシェ増倍領域は、第１の低濃度不純物層により規定される。第２の低濃度不純物層で吸収された光から発生される電荷キャリアは、ナノワイヤにより回収され、逆バイアスによって第１の低濃度不純物層に搬送される。

一般的に使用されているプレーナ技術における制限の多くは、主に、格子整合に問題が起こるために材料の組み合わせを自由に選択できないことに起因すると考えられる。本発明にかかるフォトダイオードを製造するために、シリコンの上に、例えば、III〜Ｖ族ナノワイヤを直接成長させることが可能であるので、一般的に使用されているウェハボンディング技術と比較して、大きな利点が得られる。

本発明によれば、暗電流特性が改善されたフォトダイオードを提供することが可能である。時間が経過しても暗電流が実質的に一定に保持されるので、短絡による故障の危険を低減させたフォトダイオードを提供できることは本発明の更なる利点である。本発明にかかるフォトダイオードのナノワイヤは、短絡ではなく、回路遮断器の作用を提供するように設計されてもよい。

ナノワイヤ部分における空間電荷蓄積に基づく電流制限構造としてナノワイヤの少なくとも一部を利用することにより、本発明にかかるフォトダイオードの性能及び信頼性を更に向上できる。この空間電荷効果は、非常に高く、且つ、設計可能な直列抵抗を実現し、それにより、過剰な電流漏れ及びデバイスの故障を防止することが可能になる。更に高いブレークダウン電圧を有し、アバランシェ機能が改善されたフォトダイオードを形成できるように、フォトダイオードの逆方向抵抗が増加されてもよい。

本発明の実施形態は、従属請求項で定義される。本発明の他の目的、利点及び新規な特徴は、添付図面及び特許請求の範囲と関連させて以下の本発明の詳細な説明を考慮することにより明らかになるであろう。

次に、添付図面を参照して、本発明の好適な実施形態を説明する。
図１ａは、不純物添加ナノワイヤと不純物添加基板との間の共通真性層に活性領域が配置されている本発明にかかるフォトダイオードを概略的に示す図である。 図１ｂは、不純物添加ナノワイヤと不純物添加基板との間の共通真性層に活性領域が配置されている本発明にかかるフォトダイオードを概略的に示す図である。 図２ａ及び図２ｂは、ＰＩＮ接合の１つの領域を形成する不純物添加基板から突出するナノワイヤを具備し、活性領域が各ナノワイヤを封入する真性層に配置されている本発明にかかるフォトダイオードを概略的に示す図であり、図２ａは、ナノワイヤから再成長された共通融合半導体層により形成されるＰＩＮ接合の他の不純物領域を示す図である。 図２ｂは、個別の不純物添加半導体層に封入された各ナノワイヤを示す図である。 図３ａは、本発明にかかる軸フォトダイオード設計の１つの実施形態を模式的に示す図である。 図３ｂは、本発明にかかるシリコンの上に成長されたＩｎＧａＡｓナノワイヤに基づく放射フォトダイオード設計を概略的に示す図である。 図４は、ナノワイヤにより分離された２つの低濃度不純物層を具備する本発明にかかるフォトダイオードを概略的に示す図である。 図５は、本発明にかかるＩｎＧａＡｓ／Ｓｉ ＳＡＭ ＡＰＤを概略的に示す図である。 図６は、（ａ）図５のＩｎＧａＡｓ／Ｓｉ ＳＡＭ ＡＰＤの電界図、（ｂ）バイアスが印加されない場合の帯域図、及び、（ｃ）逆バイアス時の帯域図を概略的に示す図である。 図７は、本発明にかかるナノワイヤの下での接合プロファイルを概略的に示す図である。

本発明において、互いに離間して配置され、典型的には、１〜１０^８本のナノワイヤを具備するナノワイヤアレイを使用することにより、半導体フォトダイオードの一部は分割される。基本的に、ナノワイヤアレイのナノワイヤは、フォトダイオードのＰ領域とＮ領域を互いに接続する。これにより、光吸収領域における吸収光から発生される電荷キャリアは、バイアスによってナノワイヤにより回収され、効率よく搬送される。この効果は、種々のフォトダイオードにおいて使用可能であり、以下、フォトダイオード（ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）及び吸収−増倍分離型アバランシェフォトダイオード（ＳＡＭ ＡＰＤ）に特定して説明される。

本出願に関して、「ナノワイヤ」という用語は、幅又は直径の寸法が実質的にナノメートル単位であるような構造として解釈されるべきである。このような構造は、一般的に、ナノウィスカー、ナノロッドなどとも呼ばれる。粒子補助成長又は米国特許第７，３３５，９０８号公報に記載される、所謂、ＶＬＳ（気体−液体−固体）機構、様々な種類の化学ビームエピタキシ法及び気相エピタキシ法により、基板の上にナノワイヤを形成する基本的な方法は既知である。但し、本発明は、そのようなナノワイヤ及びＶＬＳ処理に限定されない。ナノワイヤを成長させる他の適切な方法は、当技術分野において知られており、例えば、国際特許公開第ＷＯ２００７／１０４７８１号に記載されている。この文献によれば、触媒として粒子を使用せずにナノワイヤが成長されてもよい。従って、選択的に成長されたナノワイヤ及びナノ構造、エッチングされた構造、他のナノワイヤ及びナノワイヤから製造される構造も含まれる。

プレーナ技術を使用して製造される半導体デバイスには、連続する層の間の格子不整合など、ある特定の制限があるが、ナノワイヤ技術は、連続する層における半導体材料をより自由に選択できるため、バンド構造の適合性が更に向上する。その１つの例は、以下に説明される本発明の実施形態に利用されるＳｉ基板の上のIII〜Ｖ族半導体ナノワイヤの成長である。ナノワイヤは、平面層と比較して欠陥密度も低いため、半導体デバイスにおける平面層の少なくともいくつかの部分をナノワイヤと置き換えることにより、欠陥に関する制限を軽減することができる。更に、ナノワイヤは、更なるエピタキシャル成長に使用するためのテンプレートとして欠陥密度の低い表面を提供する。

図１乃至図４を参照するに、本発明にかかるフォトダイオードは、第１の導電型を有する半導体材料から製造された第１の領域１及び第１の導電型とは逆の第２の導電型を有する半導体材料から製造された第２の領域２により少なくとも部分的に形成されたＰＩＮ接合又はＰＮ接合を具備する。例えば、第１の領域がＰ型であれば、第２の領域はＮ型であり、或いは、第１の領域がＮ型であれば、第２の領域はＰ型である。ＰＩＮ接合又はＰＮ接合は、吸収光から電荷キャリアを発生する光吸収領域１１を更に具備する。ＰＩＮ接合又はＰＮ接合の一部分は、互いに離間して配置され、光吸収領域１１から電荷キャリアを回収するように配列されたナノワイヤ７のアレイを具備する。ナノワイヤ間のギャップは、誘電体材料、真性半導体材料又は低濃度不純物添加半導体材料によって充填されてもよい。この材料は、透明であってもよい。

典型的に、ナノワイヤは、半導体基板又は半導体基板の上に配置された表面層の上で成長される。半導体基板及び／又は表面層は、好ましくは、本発明にかかるフォトダイオードの一部である。フォトダイオードのナノワイヤ７は、半導体基板３又は半導体基板３の上に配置された表面層４から突出し、半導体基板３又は表面層４は、第１の領域１を含む。

上述したように、フォトダイオードは、接合の両側に逆の導電型の半導体材料を備えたＰＮ接合を具備してもよい。入射光の吸収によって発生される電荷キャリアは、接合により分離され、光電流の発生に寄与する。吸収は、空乏領域又はそのすぐ近くの領域で起こる。空乏領域の幅などの特性は、Ｐ型領域とＮ型領域との間、好ましくは、ナノワイヤに隣接する部分に低濃度不純物添加半導体材料又は真性半導体材料から製造された低濃度不純物領域を導入してＰＩＮ接合を形成することによって、変更してもよい。本質的に、ＰＩＮ接合の低濃度不純物領域は、ＰＮ接合の空乏領域よりも幅の広い空乏領域を形成できる。従って、空乏領域及び光吸収領域は、完全に低濃度不純物領域に含まれていてもよいが、ナノワイヤ及び／又はＰ型領域又はＮ型領域などの任意の隣接領域まで延在してもよい。ナノワイヤの少なくとも一部は光を吸収するために使用されてもよいが、本発明におけるナノワイヤの主な用途は光吸収体ではない。そのため、光吸収領域は、ナノワイヤ７と重複してもよい。

本発明の１つの実施形態において、ＰＩＮ接合の光吸収領域１１の少なくとも一部を形成するために、第１の領域１及びそれと逆の導電型の第２の領域２のうち一方の領域とナノワイヤ７との間に、低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物領域１０が少なくとも規定される。低濃度不純物領域１０は、ナノワイヤ７のいずれか一方側又は両側に規定されてもよい。本出願に関して、半導体基板又は半導体基板の上に配置された表面層に配置される低濃度領域１０は軸設計と呼ばれ、各ナノワイヤ７の少なくとも一部を封入するシェル層として配置される低濃度不純物領域１０は放射設計と呼ばれる。但し、本発明は、単なる軸設計又は放射設計に限定されない。例えば、半導体基板における低濃度不純物領域と種々のシェル層が組み合わされてもよい。実質的に、半導体基板に隣接して又は半導体基板に配置される、或いは、ナノワイヤを取り囲むシェル層又はナノワイヤから成長された層に配置される低濃度不純物領域は、光吸収領域の形成に寄与するが、光吸収領域９は、ナノワイヤ７及び／又は第１の領域１及び第２の領域２まで延在してもよい。

このような低濃度不純物領域は、フォトダイオードにおいて、ＰＩＮ接合におけるアバランシェ増倍領域の形成にも使用することができる。アバランシェ増倍領域及び光吸収領域の少なくとも一部は、同一の低濃度不純物領域により形成されてもよいし、異なる低濃度不純物領域により形成されてもよい。更に、アバランシェ増倍領域の少なくとも一部は、ナノワイヤにより形成されてもよい。

図１ａは、低濃度不純物領域を具備する本発明にかかるフォトダイオードの１つの実施形態を概略的に示す図である。フォトダイオードは、半導体基板３の上に配置された表面層４から突出するナノワイヤ７のアレイを具備する。図１ａに示されるように、各ナノワイヤ７の一方の端部は、第１の共通コンタクト手段５に接続されてもよい。ＰＩＮ接合は、半導体基板３においてＰ型不純物添加半導体材料から製造された第１の領域１及び各ナノワイヤ７においてＮ型不純物添加半導体材料から製造された第２の領域２により形成され、表面層４において低濃度不純物添加材料又は真性材料から製造された低濃度不純物層１０がある。吸収光から電荷キャリアを発生する光吸収領域１１は、実質的に、低濃度不純物領域１０により規定される。発生された電荷キャリアは、ＰＩＮ接合が逆バイアスされることによってナノワイヤ７により回収される。光吸収領域１１は、低濃度不純物領域１０自体により形成されてもよいし、光吸収領域１１は、ナノワイヤ７及び／又は第１の領域１まで延在してもよい。図１ｂは、第１の領域１及び第２の領域２が図１ａのフォトダイオードと比較して逆の極性を有するフォトダイオード、即ち、半導体基板３がＮ型であり、ナノワイヤ７がＰ型であるフォトダイオードを概略的に示す図である。図１ａ及び図１ｂのナノワイヤ構造は、フォトダイオード又はアバランシェフォトダイオードとして動作するように設計されてもよい。アバランシェフォトダイオードは、逆バイアスによって動作され、低濃度不純物領域１０は、光吸収領域に加えてアバランシェ増倍領域を規定する。第２のコンタクト手段（不図示）は、半導体基板の裏側又は他の任意の位置に電気的に接続されてもよい。

図１に示される実施形態において、ナノワイヤ７の使用は、活性ボリュームを失うことなく、電気導通経路の分割を可能にする。この分割されたフォトダイオードは、対応するプレーナデバイスと比較して、量子効率を低下させることなく、暗電流を著しく減少させることを実証する。分割されたフォトダイオードは、容易に製造可能でありながら、プレーナデバイスにおける大きな暗電流という基本的な問題を解決する単純な方法を提供する。

図２ａ及び図２ｂは、本発明にかかるフォトダイオードの放射設計の実施形態を概略的に示す図である。フォトダイオードは、半導体基板３から突出するナノワイヤ７のアレイを具備する。ＰＩＮ接合の少なくとも一部は、半導体基板において第１の導電型を有する半導体材料から製造された第１の領域１及び第１の導電型とは逆の第２の導電型を有する半導体材料から製造され、各ナノワイヤを取り囲む第２の領域２により形成される。電荷キャリアを発生する光吸収領域を規定するために、ナノワイヤ７のアレイと第２の領域２との間に、低濃度不純物領域又は真性領域１０が規定される。活性領域の光吸収領域は、動作バイアス時に十分な空乏状態になるほど低い濃度で不純物が添加されている限り、Ｐ型又はＮ型のいずれであってもよい。第１の領域及び第２の領域は、互いに逆の添加不純物の極性を有し、本実施形態において、第１の領域はＮ型不純物を添加され、第２の領域はＰ型不純物を添加されるものとして例示されるが、本発明はそれに限定されない。放射真性領域の形成は、平面真性領域に代わる方法であり、放射設計方法は、適正に規定された真性領域の形成を簡単化する。更に、放射構成は、大きな空乏効果を実現し、ナノワイヤを中心として周囲のシェル層にまで延在する円筒形空乏領域を形成する。

図２ａにおいて、第１の領域１は、半導体基板３における第１のＮ型不純物層を具備し、各ナノワイヤ７の少なくとも一方の端部は、第２の領域２の少なくとも一部を形成する第２のＰ型不純物層のオーバーグロースにより形成された低濃度不純物領域１０を含むシェル層により封入される。好ましくは、ナノワイヤ７は、低濃度不純物添加半導体材料又は真性半導体材料から製造される。第２の不純物層は、ナノワイヤのバンドギャップより広い１つのバンドギャップ又は複数のバンドギャップを具備する。誘電体層１５、或いは、低濃度不純物添加半導体層又は真性半導体層は、半導体基板３の表面を被覆し、ナノワイヤ７を取り囲む。Ｐ型不純物層及びＮ型不純物層、中間真性領域及び真性ナノワイヤは、ＰＩＮ接合を形成する。シェル層の低濃度不純物領域１０に実質的に対応する光吸収領域１１において、電荷キャリアが光発生される。図２ａに示されるように、ナノワイヤから再成長され、ナノワイヤ７の間のギャップを充填する共通融合半導体層を形成するために、不純物層は、ナノワイヤ７から再成長されてもよい。これにより、不純物層の上における第１の共通コンタクト５の形成が容易になる。このフォトダイオード構造は、広範囲にわたる波長を検出可能であることに加えて高い光学密度を実現し、ナノワイヤを採用したことで暗電流を低レベルに保持する。

図２ｂにおいて、第２の不純物層がナノワイヤ７から再成長される場合、ナノワイヤ７の間に、ギャップが残される。かかるギャップは、誘電体材料、真性半導体材料又は低濃度不純物添加半導体材料によって充填されてもよい。ギャップにおける材料は、透明であってもよい。各ナノワイヤ７は、互いに分離され、半導体基板によって隣接するナノワイヤフォトダイオードに接合されて第２の不純物層の上に配置された第１の共通コンタクトによって隣接するナノワイヤフォトダイオードに任意に接合される個別のフォトダイオードを規定する。

特に、図２ａ及び図２ｂのフォトダイオードは、Ｓｉ系のIII〜Ｖ族の半導体材料、例えば、Ｓｉから製造された半導体基板におけるＮ^＋型Ｓｉ層、真性ＩｎＧａＡｓナノワイヤ、Ｐ⁻型ＩｎＧａＡｓ低濃度不純物領域及び低濃度不純物領域を封入するＰ^＋型ＩｎＧａＡｓ層を具備してもよい。このようなフォトダイオードは、Ｎ^＋型Ｓｉ層が入射光子を透過するのであれば、Ｎ^＋型Ｓｉ層を介して光に暴露されてもよいが、下方に位置する層より高いバンドギャップを有するＰ^＋型層が選択されるのであれば、Ｐ^＋型層を介して上面からの光に暴露されてもよい。図２に示されるフォトダイオードの光吸収領域１１は、フォトダイオードのナノワイヤ側に配置されるため、多数の他のIII〜Ｖ族材料を使用することができ、長波長ＩＲ（ＩｎＳｂ、０．１７ｅＶ）〜高ＵＶ（ＡｌＮ、６．２ｅＶ）に至る帯域幅範囲を使用することができる。ナノワイヤが示す格子不整合の許容差が基本的に大きいため、広い範囲で材料を自由に選択できる。更に、近年、Ｓｉの上にIII〜Ｖ族ナノワイヤをエピタキシャル成長させる技術が向上したため、大量生産が容易な広いＳｉ基板の上に高品質のIII〜Ｖ族材料を製造することができるようになり、その結果、現在のウェハボンディング処理の欠点を回避しながらも、製造コストを著しく低減することができる。

本発明のフォトダイオードは、第２の領域に電気的に接続された上面コンタクトを具備する第１のコンタクト手段５を具備してもよい。フォトダイオードがナノワイヤ側から光を受け取るように構成される場合、上面コンタクトは透明であるのが好ましい。適切な透明コンタクト材料の例は、ＩＴＯ及びＺｎＯであるが、これに限定されない。上面コンタクトの別の例は、より広いバンドギャップを有し、入射放射に対して透明であり、オーミックコンタクトで終端する高濃度不純物添加半導体である。

動作において、上述したフォトダイオードは、光吸収領域１１における電荷キャリア発生によって、光電流を発生する。典型的に、活性領域は、低濃度不純物領域に含まれるが、その周囲のＰ型領域及び／又はＮ型領域及び／又はナノワイヤまで延在していてもよい。光発生された電荷キャリアは、逆バイアス極性によって、必然的にナノワイヤ７に引き寄せられ、他の場所に搬送される。

電荷キャリアの発生がＰＩＮ接合の基板部分において起こる場合、暗電流を減少するために、最大ナノワイヤ間隔を拡大すべきである。但し、ナノワイヤ間隔が広がるにつれて、トラッピング及び再結合が増加し、それにより、回収効率が低下するため、ナノワイヤ間隔は限定される。Ｓｉ基板から突出するナノワイヤ７は、２μｍ未満、好ましくは、０．１〜１μｍの最大間隔で互いに離間して配置されることが好ましい。一般に、最大間隔は、少数電荷キャリアの最大拡散長によって表されてもよい。１つの実施形態において、光吸収領域の一部が空乏状態ではない場合、ナノワイヤ７は、少数キャリアの拡散長よりも小さい隣接ナノワイヤ７間の最大間隔で位置決めされる。ナノワイヤ７は、隣接ナノワイヤ間の間隔が等しい順序正しいアレイとして配列されてもよいが、ナノワイヤ７は、平均間隔が好適な間隔を超えないようにした上で、ランダムに分散されてもよい。

本発明にかかるフォトダイオードは、１つの横方向層（ｌａｔｅｒａｌ ｌａｙｅｒ）が多数の列に分割されるという点で従来のプレーナデバイスとは異なる。上述したように、この分割により得られる利点は、ナノワイヤを分割することで、材料、バンドギャップ、ドーピングプロファイル及び／又はドーピングレベルの選択肢が広がり、欠陥密度が低下するために漏れ電流、動作電圧及び耐用年数に関して改善が見られることである。

本発明のナノワイヤフォトダイオードにより実現される基本的な利点は、活性ボリュームを失うことなく電流経路が分割されるので、量子効率を低下させずに暗電流を減少できることである。デバイスの物理的特性は、放射設計及び軸設計で類似しており、放射ＰＩＮ構造では、界面がナノワイヤの全長に沿って延在し、半径方向において重要なキャリア分離が起こるという更なる利点が得られる。回収距離は、少数キャリアの拡散長よりも短くなると予測されるため、光発生キャリアは、大量の再結合を起こすことなく、非常に高い効率でＰＩＮ接合に到達することができる。フォトダイオードの分割は、フォトダイオードのキャパシタンスも減少させ、それにより、動作速度を増加する。

ナノワイヤ及びナノ構造の両方は、分割効果の利点を得るために、フォトダイオードにおいて使用することができる。換言すれば、ナノワイヤは、それぞれ異なる長さを有してもよく、即ち、ナノワイヤ又はナノスタブである。

図３ａを参照するに、フォトダイオードの活性領域は、実質的に、ナノワイヤに含まれてもよい。本発明の１つの実施形態において、フォトダイオードは、Ｎ型不純物添加半導体基板３の上の本質的に真性のナノワイヤ又は低濃度不純物添加ナノワイヤを具備する。基板３とは反対側のナノワイヤ７の端部は、第１のコンタクト手段５に接続されたＰ型半導体材料に封入される。これにより、空乏領域は、実質的に、ナノワイヤに形成される。空乏領域は、光吸収領域を具備し、アバランシェ増倍領域を任意に具備してもよい。ナノワイヤのバンドギャップは、組成及び／又はドーピングレベルの異なるヘテロ構造を使用することにより、設計されてもよい。

図４は、第１の導電型を有する半導体材料から製造された第１の領域１及び第１の導電型とは逆の第２の導電型を有する半導体材料から製造された第２の領域２により少なくとも部分的に形成されるＰＩＮ接合を具備するナノワイヤ系フォトダイオードの１つの実施形態を概略的に示す図である。例えば、第１の領域がＰ型であれば、第２の領域はＮ型であり、第１の領域がＮ型であれば、第２の領域はＰ型である。ＰＩＮ接合は、光吸収領域１１を形成するために、第１の領域１と第２の領域２との間に低濃度不純物領域１０を更に具備する。低濃度不純物領域１０は、光吸収領域１１において発生される電荷キャリアを回収するように配列されたナノワイヤ７のアレイにより、第１の低濃度不純物層と第２の低濃度不純物層とに分割される。第１の領域１は、第１の導電型の第１の不純物層により半導体基板３に形成される。第１の導電型の低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物層は、ナノワイヤアレイと第１の領域１との間に、典型的には半導体基板３の上に配置される表面層として規定される。各ナノワイヤ７は、誘電体層１５、或いは、低濃度不純物添加半導体層又は真性半導体層における開口を貫通して第２の導電型の第２の低濃度不純物層まで突出する。第２の領域２の少なくとも一部は、第２の低濃度不純物層の上に配置された第２の導電型の第２の不純物層により形成される。動作において、第２の低濃度不純物層における吸収光から発生される電荷キャリアは、ナノワイヤ７により回収され、第１の低濃度不純物層に搬送される。

１つの例として、図４のフォトダイオード構造において、第１の不純物層はＮ^＋型Ｓｉから製造され、第１の低濃度不純物層はＮ⁻型Ｓｉから製造され、第２の低濃度不純物層はＰ⁻型ＩｎＧａＡｓから製造され、第２の不純物層はＰ^＋型ＩｎＧａＡｓから製造される。

図５は、第１の導電型を有する半導体材料から製造された第１の領域１及び第１の導電型とは逆の第２の導電型を有する半導体材料から製造された第２の領域２により少なくとも部分的に形成されるＰＩＮ接合を具備するナノワイヤ系ＡＰＤの１つの実施形態を概略的に示す図である。例えば、第１の領域がＰ型であれば、第２の領域はＮ型であり、第１の領域がＮ型であれば、第２の領域はＰ型である。ＰＩＮ接合又はＰＮ接合は、吸収光から電荷キャリアを発生する活性領域を更に具備する。ＰＩＮ接合は、活性領域を形成するために、第１の領域１と第２の領域２との間に低濃度不純物領域１０を更に具備する。低濃度不純物領域１０は、活性領域の光吸収領域１１において発生される電荷キャリアを回収するように配列された１つ以上のナノワイヤ７により、第１の低濃度不純物層と第２の低濃度不純物層とに分割される。第１の領域１は、第１の導電型の第１の不純物層により半導体基板３に形成される。第１の導電型の低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物層は、アバランシェ増倍領域１２を形成するために、各ナノワイヤ７と第１の領域１との間に、典型的には半導体基板３の上に配置される表面層として規定される。各ナノワイヤ７は、誘電体層１５、或いは、低濃度不純物添加半導体層又は真性半導体層における開口を貫通して第２の導電型の第２の低濃度不純物領域まで突出し、第２の低濃度不純物層は、光吸収領域１１を形成する。第２の領域２の少なくとも一部は、第２の低濃度不純物層の上に配置された第２の導電型の第２の不純物層により形成される。動作において、第２の低濃度不純物層における吸収光から発生される電荷キャリアは、逆バイアスによってナノワイヤ７により回収され、第１の低濃度不純物層に搬送される。

１つの例として、図５のＡＰＤ構造において、第１の不純物層はＮ^＋型Ｓｉから製造され、第１の低濃度不純物層はＰ⁻型Ｓｉから製造され、第２の低濃度不純物層はＰ⁻型ＩｎＧａＡｓから製造され、第２の不純物層はＰ^＋型ＩｎＧａＡｓから製造される。このようなＡＰＤは、ＩｎＧａＡｓ材料の高い光吸収効率と共に、Ｓｉの低雑音増倍能力を利用する。動作において、典型的には、基板側から入射してシリコンを透過する赤外線領域における光子は、Ｐ⁻型ＩｎＧａＡｓ層で吸収される。逆バイアスの下で、光発生電子は、Ｓｉ部分に向かって移動し、高電界Ｐ⁻型Ｓｉ増倍領域に注入される。この概念の重要な利点は、高電界増倍領域が低電界光吸収領域から物理的に分離されていることである。２つの領域が分離されていないと、バンドギャップが狭くなり、且つ、電子有効質量が小さくなり、ＩｎＧａＡｓ領域においてツェナートンネリングが起こるため、暗電流が劇的に大きくなってしまう。この構造の更なる利点は、高電界にさらされるナノワイヤが短絡するよりも回路遮断作用を起こしやすいことである。

ＳｉナノワイヤＡＰＤは、雑音（アバランシェ雑音）特性が低いために通信装置として興味深い。標準的な平面エピタキシャル成長技術において、格子不整合が大きいために、ＩｎＧａＡｓ−Ｓｉ ＡＰＤを形成することは不可能である。現時点において、これに代わる唯一の方法はウェハボンディングであるが、漏れ電流が多く、満足できる結果は得られていない。

図６は、ａ）逆バイアスを印加された場合の図５の実施形態の電界図、ｂ）バイアスを印加されていない場合の図５のＡＰＤのバンドギャップ図、及び、ｃ）バイアス印加時の同じＡＰＤのバンドギャップ図を概略的に示す。なお、Ｐ⁻型Ｓｉの添加は、均一であってもよいし、低濃度Ｐ型不純物領域において高濃度Ｐ^＋スパイク（厚さは数百ｎｍを超えない）を含むように不均一であってもよい。電界が増倍領域においてほぼ均一になるため、所謂、ハイ−ロー型ＡＰＤ構成は、増倍領域において、低い電界で高利得を実現するという利点を有する。低い電界ほどイオン化係数の比が大きくなるため、アバランシェ過剰雑音も小さくなる。Ｐ⁻型Ｓｉ層の代わりに真性Ｓｉ層又は低濃度不純物添加Ｓｉ層が使用される場合、境界面からＰ⁻型ＩｎＧａＡｓ層に向かってドーピングスパイクが導入されるべきである。

このようなアバランシェフォトダイオードは、
−ピーク電界がアバランシェを可能にするほど十分に高くなり、
−ナノワイヤを封入する放射合体層であってもよいＰ⁻型ＩｎＧａＡｓ領域において光発生が起こり、電子がＰ⁻型Ｓｉ領域に注入され、
−Ｐ⁻型ＩｎＧａＡｓ領域が完全な空乏状態になり、且つ、
−図６のＡにおけるＰ⁻型Ｓｉ領域の電界がトンネリングを防止するほど十分に低くなる（約５０％のＧａＡｓ及び５０％のＩｎＡｓを有するＩｎＧａＡｓ組成の場合でＥｉ＜１．５×１０^５Ｖ／ｃｍ）ように、設計可能である。

電界が高すぎると、バイアスの増加に伴って暗電流が急速に増加するため、最後の条件は重要である。更に、図５のＣにおける勾配が小さくなるため、トンネリングは起こりにくくなる。

本発明にかかるフォトダイオードは、図示される極性に限定されない。ＰＮ構成の代わりにＮＰ構成が使用されてもよい。逆極性のデバイスの場合、製造の面から、Ｎ型ワイヤがより好適である。ナノワイヤＡＰＤにおいて、デバイスの動作速度を低下させる可能性があるキャリアパイルアップ効果をもたらすヘテロ接合バリアを低減するために、２つ以上の材料が使用される。例えば、ナノワイヤに沿ってＧａ及びＰの含有量が変化するＧａＩｎＡｓＰナノワイヤが使用されてもよい。これは、高速通信（〜１Ｇｂ／ｓ以上）において特に重要である。

上述したように、暗電流特性を向上させたフォトダイオードを提供することにより、改良された大型デバイスの製造を可能にする。時間の経過に伴う暗電流の発生を実質的に一定にし、それにより、短絡による故障の危険を著しく低減させたフォトダイオードを提供することも本発明の利点である。特に、マイクロプラズマとしても知られる局所的な高電界スポットの形成によって半導体材料の劣化が加速されるため、暗電流特性の向上は、ＡＰＤなどの高い逆バイアスレベルで動作されるフォトダイオードに有益である。マイクロプラズマは、電流フィラメンテーション及び局所加熱の原因となり、最終的には、デバイスの早期故障を引き起こす。本発明にかかるフォトダイオードのナノワイヤは、回路遮断器として動作するように設計可能である。この故障機構は、ナノワイヤに高電界が印加されるのに続いて、通常は、数桁の幅でナノワイヤ抵抗が大きく増加する現象として現れる。回路遮断によって大型アレイにおける１つ又は少数のナノワイヤが障害を起こしても性能に著しい影響は与えないが、短絡はデバイスに大きな害を与えるため、短絡作用と比較して、回路遮断器作用は有利である。更に、かかる回路遮断器作用は、ナノワイヤ部分における空間電荷蓄積に基づく電流制限構造としてナノワイヤの少なくとも一部を利用することにより、本発明にかかるフォトダイオードの性能及び信頼性を更に向上するために、使用されてもよい。空間電荷効果は、非常に高く、且つ、設計可能な直列抵抗を発生し、その結果、過剰な電流漏れ及びデバイスの故障を防止できる。フォトダイオードの逆方向抵抗は、更に高いブレークダウン電圧を有し、且つ、アバランシェ機能が改善されたフォトダイオードを実現するために、増加されてもよい。

本発明にかかる基本的なナノワイヤフォトダイオードは、既に改善された電流漏れ特性及び暗電流特性を提供する。ナノワイヤに空乏領域を理想的な形態で拡散させるようにフォトダイオードを適正に設計することにより、本発明にかかるナノワイヤフォトダイオードの性能、特に、その電流漏れ特性及び暗電流特性を更に向上できる。以下では、フォトダイオードの重要部分は、電流制限構造と呼ばれ、以下の説明及び評価は、所望の特性を得るために、ナノワイヤの寸法、ドーピングレベル及び半導体材料などのいくつかのパラメータを変更できることを実証する。

本発明の１つの実施形態において、本発明にかかるフォトダイオードは、電流制限構造を具備する。電流制限構造は、誘電体材料、或いは、低濃度不純物添加材料又は真性材料に封入された各ナノワイヤ７の少なくとも一部を具備し、動作において、ナノワイヤの封入部分は、所定の空間電荷効果を実現するために、少なくとも部分的に空乏状態になるように構成される。

電流制限効果は、ナノワイヤの間隔、ドーピングレベル、ナノワイヤ部分の直径及び長さなどのいくつかのパラメータを変更することにより、又は、ナノワイヤにヘテロ構造を導入することにより、或いは、材料の組み合わせを変更することにより、設計することができる。

電流制限構造は、フォトダイオードの活性領域に重大な影響を及ぼすことなく、設計することができる。従って、電流制限構造と組み合わせて、広い活性領域が得られる。逆バイアスモードにおいて、フォトダイオードの活性領域は、実質的に、本発明にかかる各ナノワイヤに隣接する低濃度不純物領域に形成される。フォトダイオードは、界面から低濃度不純物領域まで延在するナノワイヤの一部分により形成された電荷制限構造を具備する。高電界によって、ナノワイヤの少なくとも一部は空乏状態になり、空間電荷が蓄積される。所定の電流制限効果は、ＰＩＮ接合の特性及び動作を制御することにより、得られる。基本的には、この効果は、空乏領域がナノワイヤにどの程度まで延在しているかに依存する。例えば、かかる効果は、ナノワイヤ及び隣接領域の不純物添加により、制御することができる。電流制限構造は、広い光吸収領域を有するが、小さくてもよい。

ナノワイヤ中の空間電荷抵抗は、以下の式から大まかに推定することができる。

Ｖは、約１ミクロンと仮定されるワイヤ長さｌに対する電圧であり、Ｊ及びＩは、ナノワイヤの電流密度及び電流である。Ａは、ナノワイヤの横断面面積（約１００ｎｍの直径に相当すると仮定される）であり、ｖ_Ｄは、約１０^７ｃｍ／ｓとみなされるキャリアドリフト速度である。半導体の誘電率ＮＷは、約１０と仮定される。

上述した推定は、空間電荷抵抗が非常に高いことを示し、
−内部漏れ電流、即ち、暗電流を最小限に抑え、
−プレーナ技術では容易に実現不可能なレベルまで抵抗を増加し、
−順方向バイアスＰＩＮデバイスにおいて、非常に大きな空間電荷効果を実現し、
−サージ（ブレークダウン電圧付近の急速な電流上昇）が起こらない限り、空間電荷は逆バイアスデバイスに影響を与えないため、破壊的な局所デバイス障害を防止し、
−I−Ｖ特性を設計するなどの目的で、この高い空間電荷抵抗を使用することができることを示している。

本発明にかかるナノワイヤフォトダイオードは、
−通信、
−Ｓｉ系の大型低Ｉ_Ｄデバイス、特に、長波長デバイス、
−中間ＩＲ装置、特に、カメラ、及び、
−放射硬化デバイス、特に、ＧａＮなどの窒化物半導体を含むナノワイヤを使用するデバイスにおいて、種々の形態で実現可能である。

図７を参照するに、プレーナ技術における既知の問題は、デバイスの周囲部分において局所的に高い電界を発生することにより、早期ブレークダウンを引き起こすようなドーピングプロファイルが形成されることである。これを回避するために、プレーナアバランシェフォトダイオードでは、ガードリングが使用される。ナノワイヤを使用する方法は、基板における半球形ドーピングプロファイルを各ナノワイヤと組み合わせることによりナノワイヤから同一の距離において電界を均一にするため、ガードリングが不要になる。図７は、基板から突出し、各ナノワイヤの下方において半球形ドーピングプロファイルを有するナノワイヤのアレイを概略的に示す図である。この半球形ドーピングプロファイルは、例えば、ナノワイヤの成長中のドーパント拡散、或いは、ナノワイヤの成長前のドーパント注入又はドーパント拡散などの多くの方法により、実現することができる。これに代わる構成は、ガードリングを不要にするために、ナノワイヤの下方のドーピングプロファイルを均一、且つ、平坦にするようにナノワイヤの基部の間に延びるドーピングプロファイルを形成するものである。これにより、成長前に１つの製造ステップが追加される、或いは、ナノワイヤの製造前にその製造ステップが追加される。ガードリングを不要にするためにナノワイヤ及びナノスタブの両方が使用可能であるが、回路遮断器作用を得るためにはナノワイヤを使用すべきである。

本発明は、実質的に、「あらゆる」半導体材料の組み合わせを使用可能なヘテロ接合ＰＤを可能にする。これは、格子不整合にかかわらず、半導体基板又は半導体層の上にナノワイヤを成長させることができるからである。使用可能な材料は、少なくとも、遠赤外線から紫外線までの光電流応答が可能であるＩｎＳｂ（０．１７ｅＶ）〜ＡｌＮ（６．２ｅＶ）の範囲にわたる。一般的に、吸収領域の材料は、ナノワイヤ又はナノスタブの材料と同一であるが、吸収材料のバンドギャップが狭い場合、ナノワイヤを介してキャリアを十分に回収するために、吸収層との界面に勾配をつけることで暗電流を更に減少するようにナノワイヤのバンドギャップを拡張することが有用である。

ＩｎＧａＡｓ／Ｓｉ構造を有する実施形態を１つの例として説明したが、例えば、ＩｎＡｓＰ及びＩｎ、Ｇａ、Ａｓ及びＰの種々の任意の組み合わせなどの他のIII〜Ｖ族材料が使用されてもよく、他の半導体基板が使用されてもよい。当業者には理解されるように、化合物の化学量論的組成が変更されてもよい。不純物添加に適する材料は、当技術において既知である。

重要なドーパント種を含有しない半導体材料は、一般的に、真性半導体材料と呼ばれ、ＰＩＮ接合においてＩとして示される。本出願に関して、真性領域又は真性材料は、意図的にＰ型又はＮ型不純物が添加されていないか又は不純物が低濃度で添加されており、実質的に真性値に見合う又はそれに等しいキャリア濃度を有する領域であってもよいと理解されるべきである。

光検出器における種々の領域は、組成の異なるいくつかの層から構成される、或いは、組成勾配を有する又はドーピングプロファイルに勾配がつけられている層から構成されてもよい。本出願における実施形態は、そのようなヘテロ接合を含まない構造として説明されるが、ヘテロ接合は、本出願の範囲に含まれることを意図する。単なる１つの例として、上述したコア−シェル構造を使用し、不純物添加半導体基板の代わりにナノワイヤにおけるヘテロ構造セグメントを使用することにより、ＰＮ接合又はＰＩＮ接合が形成されてもよい。更に、デバイスは、一般的に、アバランシェモードで動作するように設計されるが、これは明細書に明示して開示されていない。

本出願を通して、表面層は、半導体基板の上に配置された半導体層を定義するために使用される。このような層は、一般的に、バッファ層と呼ばれ、層の厚さが限定されるため、一次元特性を提供することが多い。本発明にかかる表面層は、厚さに関して限定されず、一次元特性にも限定されない。一方、表面層は、バルク状特性を有してもよい。

本発明は「上面」、「縦型」、「裏面」などの用語によって説明されたが、光検出器デバイスの空間における物理的な向きは重要ではない。それらの用語は、光検出器の種々の特徴の相互関係を説明するために使用されるにすぎない。

現時点において最も実用的、且つ、好適な実施形態であると考えられるものに関連して本発明を説明したが、本発明は、開示された実施形態に限定するものではなく、特許請求の範囲に記載された範囲内で種々の変形及び同等の構成を含むことを意図すると理解されるべきである。

Claims (21)

1. 第１の導電型を有する半導体材料から製造された第１の領域（１）及び前記第１の導電型とは逆の第２の導電型を有する半導体材料から製造された第２の領域（２）により少なくとも部分的に形成され、且つ、吸収光から電荷キャリアを発生する光吸収領域（１１）を備えるＰＩＮ接合又はＰＮ接合を備えるフォトダイオードであって、前記ＰＩＮ接合又はＰＮ接合の一部分は、互いに離間して配置され、前記光吸収領域（１１）から前記電荷キャリアを搬送するように配列されたナノワイヤ（７）のアレイを備えることを特徴とするフォトダイオード。
2. 前記ＰＩＮ接合又はＰＮ接合は、前記ナノワイヤ（７）と前記第１の領域（１）及び前記第２の領域（２）のうち一方の領域との間に規定される低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物領域（１０）を少なくとも備え、
   前記光吸収領域（１１）は、前記第１の低濃度不純物領域に含まれていることを特徴とする請求項１に記載のフォトダイオード。
3. 前記ＰＩＮ接合又はＰＮ接合は、前記光吸収領域（１１）において発生される電荷キャリアを増倍するアバランシェ増倍領域（１２）を更に備えることを特徴とする請求項１又は２に記載のフォトダイオード。
4. 前記アバランシェ増倍領域（１２）及び前記光吸収領域（１１）は、前記第１の低濃度不純物領域（１０）に含まれることを特徴とする請求項３に記載のフォトダイオード。
5. 前記ナノワイヤ（７）と前記第１の領域（１）との間に規定される低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物領域と、前記ナノワイヤ（７）と前記第２の領域（２）との間に規定される低濃度不純物添加半導体材料又は真性半導体材料から製造された第２の低濃度不純物領域とを備え、前記第２の低濃度不純物領域は、電荷キャリアを発生する光吸収領域（１１）を形成することに寄与するように配置され、前記第１の低濃度不純物領域は、アバランシェ増倍領域（１２）を形成することに寄与するように配置されることを特徴とする請求項１に記載のフォトダイオード。
6. 前記ナノワイヤ（７）は、半導体基板（３）又は前記半導体基板（３）の上に配置された表面層（４）から突出し、前記半導体基板（３）又は前記表面層（４）は、前記第１の領域（１）を含むことを特徴とする請求項１乃至５のうちいずれか１項に記載のフォトダイオード。
7. 前記第１の導電型の第１の領域（１）は、前記半導体基板（３）又は前記表面層（４）における不純物領域であり、前記第１の低濃度不純物領域（１０）は、前記第１の領域（１）と前記ナノワイヤ（７）との間に規定されることを特徴とする請求項６に記載のフォトダイオード。
8. 前記第２の導電型の第２の領域（２）の少なくとも一部は、前記ナノワイヤ（７）のアレイにより形成され、
   前記第１の領域（１）の少なくとも一部は、前記第１の導電型の第１の不純物層により半導体基板（３）に形成され、
   前記第１の導電型の低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物層は、前記第１の低濃度不純物領域（１０）の少なくとも一部を形成するために、前記ナノワイヤ（７）のアレイと前記第１の領域（１）との間に規定されることを特徴とする請求項３に記載のフォトダイオード。
9. 前記第１の領域（１）は、前記第１の導電型の第１の不純物層により半導体基板（３）に形成され、
   低濃度不純物添加半導体材料又は真性半導体材料から製造された第１の低濃度不純物層は、前記ナノワイヤ（７）と前記第１の領域（１）との間に規定され、
   前記ナノワイヤ（７）は、誘電体層（１５）、低濃度不純物添加半導体層又は真性半導体層における複数の開口を貫通して前記第２の導電型の第２の低濃度不純物層まで突出し、前記第２の低濃度不純物層は、前記光吸収領域（１１）を形成し、
   前記第２の領域（２）の少なくとも一部は、前記第２の低濃度不純物層の上に配置された前記第２の導電型の第２の不純物層により形成され、前記第２の低濃度不純物層における吸収光から発生される電荷キャリアは、前記ナノワイヤ（７）により回収され、前記第１の低濃度不純物層に搬送されることを特徴とする請求項２又は３に記載のフォトダイオード。
10. 前記第１の不純物層はＮ^＋型Ｓｉからなり、前記第１の低濃度不純物層はＰ⁻型Ｓｉからなり、前記第２の低濃度不純物層はＰ⁻型ＩｎＧａＡｓからなり、前記第２の不純物層はＰ^＋型ＩｎＧａＡｓからなることを特徴とする請求項９に記載のフォトダイオード。
11. 前記第１の不純物層はＮ^＋型Ｓｉからなり、前記第１の低濃度不純物層はＰ⁻型Ｓｉからなり、前記第２の低濃度不純物層はＰ⁻型ＩｎＧａＡｓからなり、前記第２の不純物層はＰ^＋型ＩｎＧａＡｓからなり、前記第１の不純物層はアバランシェ増倍領域（１２）を形成するように構成されることを特徴とする請求項９に記載のフォトダイオード。
12. 各ナノワイヤ（７）の少なくとも一部は、第２の不純物層のオーバーグロースにより形成された低濃度不純物領域を含むシェル層により封入され、前記第２の不純物層の少なくとも一部は、前記ＰＩＮ接合の前記第２の領域を形成することを特徴とする請求項１乃至６のうちいずれか１項に記載のフォトダイオード。
13. 電流制限構造を更に具備し、前記電流制限構造は、誘電体材料、絶縁材料、低濃度不純物添加材料又は真性材料に封入された各ナノワイヤ（７）の少なくとも一部分を備え、動作において、前記一部分は、所定の空間電荷効果を発生するために、少なくとも部分的に空乏状態となるように構成されることを特徴とする請求項１乃至５のうちいずれか１項に記載のフォトダイオード。
14. 前記電流制限構造の前記ナノワイヤの一部分には、不純物が添加されていることを特徴とする請求項１３に記載のフォトダイオード。
15. 前記ナノワイヤ（７）は、低濃度不純物添加半導体材料又は真性半導体材料から製造されることを特徴とする請求項１乃至１４のうちいずれか１項に記載のフォトダイオード。
16. 前記ナノワイヤ（７）は、第III族〜第Ｖ族半導体材料から製造されることを特徴とする請求項１乃至１５のうちいずれか１項に記載のフォトダイオード。
17. 前記光吸収領域（９）は、ＩｎＧａＡｓ、ＩｎＡｓＰ及びＩｎＧａＡＳＰのグループから選択された１つ以上の半導体材料からなることを特徴とする請求項１又は２に記載のフォトダイオード。
18. 前記半導体基板は、Ｓｉからなることを特徴とする請求項１乃至１７のうちいずれか１項に記載のフォトダイオード。
19. 前記第１の領域（１）及び前記第２の領域（２）のうち一方の領域に電気的に接続された透明コンタクトを更に備えることを特徴とする請求項１に記載のフォトダイオード。
20. 前記ナノワイヤ（７）は、アバランシェ増倍領域（１２）を規定するように配列されることを特徴とする請求項１に記載のフォトダイオード。
21. 前記半導体基板（３）又は前記表面層（４）は、各ナノワイヤ（７）と関連して半球形ドーピングプロファイルを有することを特徴とする請求項６に記載のフォトダイオード。

Images