WO2014045334A1 - 半導体受光素子及びその製造方法 - Google Patents

半導体受光素子及びその製造方法 Download PDF

Info

Publication number
WO2014045334A1
WO2014045334A1 PCT/JP2012/073804 JP2012073804W WO2014045334A1 WO 2014045334 A1 WO2014045334 A1 WO 2014045334A1 JP 2012073804 W JP2012073804 W JP 2012073804W WO 2014045334 A1 WO2014045334 A1 WO 2014045334A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
receiving element
semiconductor
light receiving
semiconductor light
Prior art date
Application number
PCT/JP2012/073804
Other languages
English (en)
French (fr)
Inventor
研一 河口
安岡　奈美
裕泰 山下
中田　義昭
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2014536426A priority Critical patent/JP6024755B2/ja
Priority to PCT/JP2012/073804 priority patent/WO2014045334A1/ja
Publication of WO2014045334A1 publication Critical patent/WO2014045334A1/ja
Priority to US14/657,328 priority patent/US9553224B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor light receiving element and a method for manufacturing the same.
  • a surface light receiving type semiconductor light receiving element in which a light absorption layer and a conductive layer are stacked on a plane of a substrate and light is incident perpendicularly to the film surface is known.
  • the conventional planar light-receiving semiconductor light-receiving element has a limitation in the thickness of the light absorption layer that can be stacked in order to effectively apply an electric field and extract carriers. For this reason, if the in-plane size is reduced, the light receiving area is reduced and the sensitivity is lowered.
  • An object of the present invention is to provide a light receiving element that can be miniaturized without impairing light receiving sensitivity and a method for manufacturing the same.
  • a first conductivity type semiconductor substrate a columnar structure made of the first conductivity type semiconductor formed on a first surface of the semiconductor substrate, and the columnar structure
  • a semiconductor light receiving element having a light absorption layer formed so as to surround and a semiconductor layer formed so as to surround the light absorption layer.
  • a step of forming a columnar structure made of the first conductivity type semiconductor on a first conductivity type semiconductor substrate, and light absorption so as to surround the columnar structure There is provided a method of manufacturing a semiconductor light receiving element, which includes a step of forming a layer and a step of forming a semiconductor layer so as to surround the light absorption layer.
  • the light absorption layer is arranged in a cylindrical shape so as to surround the columnar structure formed on the semiconductor substrate, so that the light receiving sensitivity is improved and the high-speed response characteristic is improved. Both can be realized simultaneously.
  • the light receiving element can be reduced in size.
  • FIG. 1A and 1B are a plan view and a schematic sectional view showing the structure of the semiconductor light receiving element according to the first embodiment.
  • FIG. 2 is a graph showing the relationship between the light receiving surface diameter of the semiconductor light receiving element and the normalized absorption amount.
  • FIG. 3 is a graph (part 1) showing the relationship between the ratio of the area of the light absorption layer to the columnar structure and the increase coefficient.
  • FIG. 4 is a graph (part 2) showing the relationship between the ratio of the area of the light absorption layer to the columnar structure and the increase coefficient.
  • FIG. 5 is a schematic cross-sectional view (part 1) showing an example of a specific structure of the semiconductor light receiving element according to the first embodiment.
  • FIG. 1A and 1B are a plan view and a schematic sectional view showing the structure of the semiconductor light receiving element according to the first embodiment.
  • FIG. 2 is a graph showing the relationship between the light receiving surface diameter of the semiconductor light receiving element and the normalized absorption amount.
  • FIG. 3 is a graph
  • FIG. 6 is a schematic cross-sectional view (part 2) illustrating an example of a specific structure of the semiconductor light receiving element according to the first embodiment.
  • FIG. 7 is a process cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor light receiving element according to the first embodiment.
  • FIG. 8 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor light receiving element according to the first embodiment.
  • FIG. 9 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor light receiving element according to the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing the structure of the semiconductor light receiving element according to the second embodiment.
  • FIG. 11 is a schematic cross-sectional view showing the structure of the semiconductor light receiving element according to the third embodiment.
  • FIG. 12 is a schematic cross-sectional view showing the structure of the semiconductor light receiving element according to the fourth embodiment.
  • FIG. 13 is a plan view and a schematic sectional view showing the structure of the semiconductor light receiving element according to the fifth embodiment.
  • FIG. 14 is a graph showing the relationship between the thickness of the light absorption layer and the quantum efficiency when light is incident perpendicular to the surface of the light absorption layer.
  • FIG. 15 is a graph showing the relationship between the film thickness of the light absorption layer and the quantum efficiency when light enters parallel to the surface of the light absorption layer.
  • FIG. 16 is a graph showing the relationship between the MB product and the film thickness of the light absorption layer.
  • FIG. 17 is a process cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor light-receiving element according to the fifth embodiment.
  • FIG. 18 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor light receiving element according to the fifth embodiment.
  • FIG. 19 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor light-receiving element according to the fifth embodiment.
  • FIG. 20 is a process cross-sectional view (part 4) illustrating the method for manufacturing the semiconductor light-receiving device according to the fifth embodiment.
  • FIG. 21 is a schematic sectional view (No. 1) showing a semiconductor light receiving element and a method for manufacturing the same according to a modification of the fifth embodiment.
  • FIG. 22 is a schematic cross-sectional view (part 2) illustrating the semiconductor light-receiving element and the method for manufacturing the same according to a modification of the fifth embodiment.
  • FIG. 23 is a schematic cross-sectional view (part 1) of the structure of the semiconductor light receiving device according to the sixth embodiment.
  • FIG. 24 is a schematic cross-sectional view (part 2) of the structure of the semiconductor light-receiving element according to the sixth embodiment.
  • FIG. 25 is a schematic cross-sectional view of the structure of the semiconductor light receiving device according to the seventh embodiment.
  • FIG. 26 is a process cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor light-receiving element according to the seventh embodiment.
  • FIG. 27 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor light-receiving element according to the seventh embodiment.
  • FIG. 28 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor light-receiving device according to the seventh embodiment.
  • FIG. 29 is a process cross-sectional view (part 4) illustrating the method for manufacturing the semiconductor light-receiving device according to the seventh embodiment.
  • FIG. 1 is a plan view and a schematic sectional view showing the structure of the semiconductor light receiving element according to the present embodiment.
  • FIG. 2 is a graph showing the relationship between the light receiving surface diameter of the semiconductor light receiving element and the normalized absorption amount.
  • 3 and 4 are graphs showing the relationship between the ratio of the area of the light absorption layer to the columnar structure and the increase coefficient.
  • 5 and 6 are schematic cross-sectional views showing an example of a specific structure of the semiconductor light receiving element according to the present embodiment.
  • 7 to 9 are process cross-sectional views illustrating the method of manufacturing the semiconductor light receiving element according to the present embodiment.
  • FIG. 1A is a plan view of the semiconductor light receiving element according to the present embodiment
  • FIG. 1B is a cross-sectional view taken along the line AA ′ of FIG.
  • a columnar structure 20 made of a first conductivity type (p-type or n-type) semiconductor is formed on the first conductivity type semiconductor substrate 10.
  • An insulating film 16 is formed on the semiconductor substrate 10 excluding the region where the columnar structures 20 are formed.
  • a light absorption layer 24 made of an i-type semiconductor layer is formed on the side wall portion of the columnar structure 20 protruding on the insulating film 16 so as to surround the columnar structure 20.
  • a second conductivity type (n-type or p-type) semiconductor layer 32 is formed on the side wall portion of the light absorption layer 24 so as to surround the periphery of the light absorption layer 24.
  • a second conductivity type electrode 38 is formed on the side wall portion of the semiconductor layer 32 so as to surround the periphery of the semiconductor layer 32.
  • a first conductivity type electrode 44 is formed on the back surface of the semiconductor substrate 10.
  • the semiconductor light receiving element is a pin junction type photodiode in which a pin junction is formed by the columnar structure 20, the light absorption layer 24 and the semiconductor layer 32.
  • the light absorption layer 24 and the semiconductor layer 32 are arranged concentrically around the columnar structure 20 so as to surround the columnar structure 20, and the pin junction is also formed in a cylindrical shape perpendicular to the semiconductor substrate 10. .
  • the light to be detected is incident from above the semiconductor substrate 10 (upper side in FIG. 1B). Further, the application direction of the electric field applied to the pin junction via the first conductivity type electrode 44 and the second conductivity type electrode 38, that is, the moving direction of the carrier is the diameter direction of the cylinder forming the pin junction. That is, the incident direction of the light to be detected and the application direction of the electric field applied to the pin junction are directions that intersect each other.
  • the light receiving sensitivity can be controlled by the thickness (height) of the light absorption layer 24 along the incident direction of the light to be detected, and the light along the carrier moving direction.
  • the high-speed response characteristic can be controlled by the thickness (film thickness) of the absorption layer 24.
  • the height and the film thickness of the light absorption layer 24 can be controlled independently, whereby both improvement in light receiving sensitivity and improvement in high-speed response characteristics can be realized simultaneously.
  • the total absorption amount A in the light absorption layer is expressed by the following equation (1), where S is the surface area of the light absorption layer, t is the film thickness of the light absorption layer, and a is the light absorption coefficient in the light absorption layer.
  • FIG. 2 shows a normalized absorption amount with respect to the diameter of the light-receiving surface (equation (1)) when a light absorption layer having a light absorption coefficient a of 10 ⁇ 4 cm ⁇ 1 is assumed assuming a typical direct transition semiconductor. The result of calculating (corresponding to the right side) is shown.
  • the comparative example is a case of a planar light receiving type semiconductor light receiving element having a light absorption layer thickness of 1 ⁇ m.
  • a photoconductive layer is provided on the side wall portion of a columnar structure 20 having a diameter of 100 nm and a length of 3 ⁇ m. This is the case of the semiconductor light receiving element of the present embodiment.
  • the diameter of the light receiving surface for obtaining an equivalent light absorption amount can be made smaller than that of the semiconductor light receiving element of the comparative example.
  • the diameter of the light receiving surface can be reduced to 75 ⁇ m in the semiconductor light receiving element of the example.
  • the area of the light receiving surface can be reduced without reducing the light absorption amount.
  • the semiconductor light receiving element of the example can increase the amount of light absorption compared with the semiconductor light receiving element of the comparative example even when the area S of the light receiving surface is the same.
  • the ratio R of the light absorption amount is such that the radius of the columnar structure 20 is r 0 , the length (height) of the columnar structure 20 is h, the radius (outer diameter) of the light absorption layer 24 is r 1 , and the light absorption layer 24.
  • t is the film thickness
  • a is the light absorption coefficient of the light absorption layer 24.
  • FIG. 3 shows the ratio of the area of the light absorption layer 24 to the columnar structure 20 in the case of using a light absorption layer having a light absorption coefficient a of 10 ⁇ 4 cm ⁇ 1 assuming a typical direct transition semiconductor. The result of calculating the increase coefficient is shown.
  • the calculation example of FIG. 3 is a comparison with a planar light receiving semiconductor light receiving element (comparative example) having a light absorption layer thickness of 0.8 ⁇ m, and the length of the columnar structure 20 was calculated to be 4 ⁇ m. .
  • the enhancement factor is larger than 1, it indicates that the light absorption amount is larger than that of the semiconductor light receiving element of the comparative example.
  • the light absorption amount can be increased by about 75% at the maximum as compared with the semiconductor light receiving element of the comparative example.
  • the inventors of the present application have a particularly large effect when used at a wavelength in the indirect transition region in a semiconductor light receiving element having an indirect transition type semiconductor as a light absorption layer, for example, a SiGe-based light receiving element. Newly found.
  • FIG. 4 shows the calculation result of the increase coefficient with respect to the ratio of the area of the light absorption layer 24 to the columnar structure 20 in the case where the light absorption layer of the indirect transition semiconductor having the light absorption coefficient a of 10 2 cm ⁇ 1 is used. Show.
  • the calculation example of FIG. 4 is a comparison with a planar light receiving semiconductor light receiving element (comparative example) having a light absorption layer thickness of 0.8 ⁇ m, and the length of the columnar structure 20 was calculated to be 4 ⁇ m. .
  • the amount of light absorption can be increased up to about 400% compared to the semiconductor light receiving element of the comparative example.
  • the semiconductor light receiving element according to the present embodiment has the following secondary effects.
  • the first point is that since the film thickness of the light absorption layer 24 is thin when viewed in the pn junction direction, high-speed response is possible.
  • the second point is that the operation can be performed with a low reverse bias since the light absorption layer 24 is thin when viewed in the pn junction direction.
  • the degree of effect since the bias required to apply the same electric field is proportional to the film thickness, if the film thickness in the radial direction of the semiconductor light receiving element according to the present embodiment is 1 ⁇ 2 of the conventional film thickness, The bias can also be reduced by half.
  • the third point is that the leakage current can be suppressed because the pn junction is formed in a cylindrical shape.
  • 5 and 6 are diagrams showing a specific configuration example of the semiconductor light receiving element according to the present embodiment.
  • FIG. 5 shows an example of a semiconductor light receiving element in which the light absorption layer 24 is formed of an i-InGaAs layer.
  • An n-InP columnar structure 20A is formed on the n-InP substrate 10A.
  • a silicon oxide film 16A is formed on the n-InP substrate 10A excluding the region where the n-InP columnar structures 20A are formed.
  • An i-InGaAs light absorption layer 24A is formed on the side wall portion of the n-InP columnar structure 20A protruding on the insulating film 16A.
  • a p-InP layer 32A is formed on the side wall portion of the i-InGaAs light absorption layer 24A.
  • a p-type electrode 38A is formed on the side wall portion of the p-InP layer 32A.
  • An n-type electrode 44A is formed on the back surface of the n-InP substrate 10A.
  • FIG. 6 shows an example of a semiconductor light receiving element in which the light absorption layer 24 is formed of an i-SiGe layer.
  • An n-Si columnar structure 20B is formed on the n-Si substrate 10B.
  • a silicon oxide film 16B is formed on the n-Si substrate 10B excluding the region where the n-Si columnar structure 20B is formed.
  • An i-SiGe light absorption layer 24B is formed on the side wall portion of the n-Si columnar structure 20B protruding on the insulating film 16B.
  • a p-Si layer 32B is formed on the side wall portion of the i-SiGe light absorption layer 24B.
  • a p-type electrode 38B is formed on the side wall portion of the p-Si layer 32B.
  • An n-type electrode 44B is formed on the back surface of the n-Si substrate 10B.
  • constituent material of the semiconductor light receiving element according to the present embodiment is not limited to those shown in FIGS. 5 and 6, and a combination of various materials forming the pin junction photodiode can be selected as appropriate. Moreover, it is good also considering the conductivity type of each part as a reverse conductivity type.
  • the cross-sectional shape of the columnar structure 20 is not necessarily circular.
  • a polygonal shape such as a triangle or a hexagon may be used, or an elliptical shape may be used.
  • the manufacturing method of the semiconductor light receiving element according to the present embodiment will be explained with reference to FIGS.
  • the manufacturing method will be described by taking the semiconductor light receiving element shown in FIG. 5 as an example, but semiconductor light receiving elements using other materials can also be manufactured by the same method.
  • a silicon oxide film 16A serving as a mask is formed on the n-InP substrate 10A having an impurity concentration of 5 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 , for example, by a CVD method.
  • the silicon oxide film 16A in the region where the n-InP columnar structure 20A is to be formed is removed, and metal fine particles 18 such as Au are deposited on the n-InP substrate 10A exposed by removing the silicon oxide film 16A. (FIG. 7A).
  • a photoresist film (not shown) that exposes a region where the n-InP columnar structure 20A is to be formed is formed on the silicon oxide film 16A, and then the n-InP columnar structure 20A is formed using the photoresist film as a mask.
  • the silicon oxide film 16A in the region to be formed is removed.
  • the photoresist film is removed to selectively leave the metal fine particles 18 in the region where the n-InP columnar structure 20A is to be formed.
  • an n-InP columnar structure 20A having a radius of, for example, 100 nm and a length of 4 ⁇ m is formed on the n-InP substrate 10 in a region not covered with the silicon oxide film 16A using the metal fine particles 18 as a catalyst, for example, by MOVPE. Is formed (FIG. 7B).
  • the InP raw material is not particularly limited, and for example, trimethylindium (TMIn) and phosphine (PH 3 ) can be used.
  • sulfur (S) is used as the n-type dopant, for example, hydrogen sulfide (H 2 S) is used as a raw material.
  • the impurity concentration is, for example, about 5 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the growth temperature is, for example, 380 ° C. to 400 ° C.
  • the V / III ratio (the flow rate ratio between PH 3 and TMI) is, for example, about 100 to 500.
  • the metal fine particles 18 remaining at the tip of the n-InP columnar structure 20A are removed by a general etching technique.
  • an i-InGaAS light absorption layer 24A having a thickness of, eg, about 400 nm is formed on the side surface portion of the n-InP columnar structure 20A by, eg, MOVPE.
  • the InGaAs raw material is not particularly limited.
  • TMIn, triethylgallium (TEGa), and arsine (ASH 3 ) can be used.
  • the p-InP layer 32A is formed on the side surface portion of the n-InP columnar structure 20A on which the i-InGaAS light absorption layer 24A is formed, for example, by MOVPE (FIG. 7C).
  • the InP raw material is not particularly limited.
  • TMIn and PH 3 can be used.
  • zinc (Zn) is used as the p-type dopant, for example, diethyl zinc (DEZ) is used as a raw material.
  • the impurity concentration is, for example, about 5 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the i-InGaAS light absorption layer 24A and the p-InP layer 32A can be selectively formed on the side surface of the n-InP columnar structure 20A by appropriately controlling the growth conditions. It can also be formed so as to cover the upper end of the columnar structure 20A.
  • the growth temperature is set to 530 ° C. to 580 ° C.
  • the V / III ratio flow rate ratio between AsH 3 and TMI + TEG
  • the V / III ratio flow rate ratio between PH 3 and TMI for InP.
  • the growth temperature is set to 450 ° C. to 500 ° C.
  • the V / III ratio flow rate ratio between AsH 3 and TMI + TEG
  • the V / III ratio flow rate ratio between PH 3 and TMI) for InP.
  • the i-InGaAS light absorption layer 24A and the p-InP layer 32A can be formed so as to cover the upper end portion of the n-InP columnar structure 20A.
  • the i-InGaAS light absorption layer 24A and the p-InP layer 32A are selectively formed on the side surface of the n-InP columnar structure 20A. You may form so that 20 A of upper ends may also be covered.
  • the silicon oxide film is patterned by photolithography and etching.
  • the insulating film 36 made of a silicon oxide film is selectively left on the upper surfaces of the n-InP columnar structure 20A, the i-InGaAS light absorption layer 24A, and the p-InP layer 32A (FIG. 8A). .
  • a metal film 38a to be the p-type electrode 38A is deposited on the entire surface by, eg, sputtering (FIG. 8B).
  • a resist film 42 is deposited on the entire surface (FIG. 8C).
  • the resist film 42, the metal film 38a, and the insulating film 36 are etched until the upper surface of the n-InP columnar structure 20A is exposed, thereby forming a p-type electrode 38A (FIG. 9A).
  • the insulating film 36 is not necessarily removed, and may be left on the n-InP columnar structure 20A, the i-InGaAS light absorption layer 24A, and the p-InP layer 32A.
  • the i-InGaAS light absorption layer 24A and the p-InP layer 32A are formed so as to cover the upper end of the n-InP columnar structure 20A, the upper surface of the n-InP columnar structure 20A is formed in this step. The i-InGaAS light absorption layer 24A and the p-InP layer 32A are also removed.
  • an n-type electrode 44A is formed, and the semiconductor light receiving device according to the present embodiment is completed (FIG. 9C).
  • the semiconductor light receiving element shown in FIG. 6 in which the light absorption layer 24 is formed of an i-SiGe layer for example, disilane (Si 2 H 6 ) and germane (GeH 4 ) can be used as a growth material for SiGe. .
  • the cylindrical pin structure is formed so as to surround the columnar structure perpendicular to the semiconductor substrate, so that both the improvement of the light receiving sensitivity and the improvement of the high-speed response characteristic can be performed simultaneously. Can be realized.
  • the light receiving element can be reduced in size.
  • FIG. 10 is a schematic sectional view showing the structure of the semiconductor light receiving element according to the present embodiment.
  • the semiconductor light receiving element according to the present embodiment is different from the semiconductor light receiving element according to the first embodiment having a cylindrical shape in that the columnar structure 20 has a truncated cone shape. Yes.
  • the columnar structure 20 does not necessarily have a columnar shape in which the upper end portion and the lower end portion have the same diameter, and may have a frustum shape in which the upper end portion and the lower end portion have different diameters.
  • the diameter of the upper end portion may be larger than the diameter of the lower end portion, but from the viewpoint of increasing the contact area between the semiconductor substrate 10 and the columnar structure 20 and reducing the interface resistance, the upper end portion.
  • the diameter is preferably smaller than the diameter of the lower end.
  • the cross-sectional shape of the columnar structure 20 is not necessarily circular.
  • a polygonal shape such as a triangle or a hexagon may be used, or an elliptical shape may be used.
  • the inclination of the side surface portion of the columnar structure 20 is not necessarily constant.
  • the manufacturing method of the semiconductor light receiving element according to the present embodiment is the same as the manufacturing method of the semiconductor light receiving element according to the first embodiment except that the growth conditions of the columnar structure 20 are different.
  • the columnar structure 20 can be formed into a columnar shape as shown in the first embodiment or a truncated cone shape as shown in the present embodiment by appropriately setting the film forming conditions.
  • the n-InP columnar structure 20A having no taper as shown in the first embodiment has a growth temperature of, for example, 380 ° C. to 400 ° C. and a V / III ratio (flow rate between PH 3 and TMI as described above).
  • the ratio can be formed, for example, by about 100 to 500.
  • the degree of taper is small, by supplying a small amount of hydrogen chloride (HCl) simultaneously during growth, the taper can also be suppressed by etching the radial component during axial growth.
  • HCl hydrogen chloride
  • the growth temperature is increased and the V / III ratio is set larger.
  • the growth temperature is, for example, 420 ° C. to 450 ° C.
  • the V / III ratio (the flow rate ratio of PH 3 to TMI) is, for example, about 500 to 1000.
  • the shape of the columnar structure 20 can be controlled by the same method.
  • the cylindrical pin structure is formed so as to surround the columnar structure perpendicular to the semiconductor substrate, so that both the improvement of the light receiving sensitivity and the improvement of the high-speed response characteristic can be performed simultaneously. Can be realized.
  • the light receiving element can be reduced in size.
  • FIGS. 1 to 10 A semiconductor light receiving element and a method for manufacturing the same according to the third embodiment will be described with reference to FIGS. Constituent elements similar to those of the semiconductor light receiving elements according to the first and second embodiments shown in FIGS. 1 to 10 are denoted by the same reference numerals, and description thereof is omitted or simplified.
  • FIG. 11 is a schematic sectional view showing the structure of the semiconductor light receiving element according to the present embodiment.
  • a columnar structure 20 made of p + -InP or the like is formed on a semiconductor substrate 10 such as a p + -InP substrate.
  • An insulating film 16 made of a silicon oxide film or the like is formed on the semiconductor substrate 10 excluding the region where the columnar structure 20 is formed.
  • a light absorption layer 24 made of n-InGaAs or the like is formed on the side wall portion of the columnar structure 20 protruding on the insulating film 16.
  • a carrier multiplication layer 30 made of n-InP or the like is formed on the side wall portion of the light absorption layer 24.
  • a semiconductor layer 32 made of n + -InP or the like is formed on the side wall portion of the carrier multiplication layer 30.
  • a second conductivity type (n-type) electrode 38 is formed on the side wall portion of the semiconductor layer 32.
  • a first conductivity type (p-type) electrode 44 is formed on the back surface of the semiconductor substrate 10.
  • the semiconductor light receiving device is a so-called avalanche photodiode (APD) in which the carrier multiplication layer 30 is further arranged between the light absorption layer 24 and the semiconductor layer 32 of the semiconductor light receiving device shown in FIG. Type light receiving element.
  • APD avalanche photodiode
  • the method of manufacturing the semiconductor light receiving element according to the present embodiment includes the step of forming the carrier multiplication layer 30 after the step of forming the light absorption layer 24 and before the step of forming the semiconductor layer 32. This is the same as the manufacturing method of the semiconductor light receiving element according to the first embodiment shown in FIGS.
  • the APD structure is formed in a cylindrical shape so as to surround the columnar structure perpendicular to the semiconductor substrate, both the improvement of the light receiving sensitivity and the improvement of the high-speed response characteristic can be performed simultaneously. Can be realized. In addition, the light receiving element can be reduced in size.
  • FIG. 12 is a schematic cross-sectional view showing the structure of the semiconductor light receiving element according to the present embodiment.
  • the semiconductor light-receiving element according to the present embodiment has a plurality of light-receiving elements arranged in a two-dimensional array on one semiconductor substrate 10 with the semiconductor light-receiving element according to the first embodiment as one light-receiving element.
  • This is a two-dimensional light receiving element array.
  • a substrate 50 having a Fresnel lens 52 formed on the surface thereof is arranged so that incident light can be efficiently incident on the light receiving elements.
  • the semiconductor light receiving device has a small in-plane size and high light receiving sensitivity. Therefore, by using this to form a two-dimensional array element, it is possible to reduce the size of the apparatus without reducing the light receiving sensitivity.
  • FIG. 12 shows an example in which the two-dimensional light receiving element array is formed using the semiconductor light receiving element according to the first embodiment. However, the two-dimensional light receiving element is formed using the semiconductor light receiving element according to the second or third embodiment. An array may be formed.
  • FIG. 13 is a plan view and a schematic sectional view showing the structure of the semiconductor light receiving element according to the present embodiment.
  • FIG. 14 is a graph showing the relationship between the thickness of the light absorption layer and the quantum efficiency when light is incident perpendicular to the surface of the light absorption layer.
  • FIG. 15 is a graph showing the relationship between the film thickness of the light absorption layer and the quantum efficiency when light enters parallel to the surface of the light absorption layer.
  • FIG. 16 is a graph showing the relationship between the MB product and the film thickness of the light absorption layer.
  • 17 to 20 are process cross-sectional views illustrating the method of manufacturing the semiconductor light receiving element according to the present embodiment.
  • 21 and 22 are schematic cross-sectional views illustrating a semiconductor light receiving element and a method for manufacturing the same according to a modification of the present embodiment.
  • FIG. 13A is a plan view of the semiconductor light receiving element according to the present embodiment
  • FIG. 13B is a cross-sectional view taken along line AA ′ of FIG.
  • a columnar structure 20 made of a first conductivity type semiconductor is formed on the first conductivity type semiconductor substrate 10.
  • the semiconductor substrate 10 is not particularly limited.
  • an n + -InP substrate can be applied.
  • the columnar structure 20 is not particularly limited, but can be formed by, for example, n + -InP.
  • a first conductivity type semiconductor layer 22 is formed on the side wall portion of the columnar structure 20 so as to surround the columnar structure 20.
  • the semiconductor layer 22 is not particularly limited, but can be formed by, for example, an n + -InP layer.
  • a light absorption layer 24 made of an i-type semiconductor layer that absorbs light is formed on the side wall portion of the semiconductor layer 22 so as to surround the periphery of the semiconductor layer 22.
  • the light absorption layer 24 is not particularly limited, but can be formed of, for example, an i-InGaAs layer.
  • a graded layer 26 is formed on the side wall portion of the light absorption layer 24 so as to surround the periphery of the light absorption layer 24.
  • the graded layer 26 is not particularly limited, but can be formed of, for example, an i-InGaAsP layer.
  • the graded layer 26 is a layer for interpolating the discontinuity of the energy band between the light absorption layer 24 and the electric field dropping layer 28 described later, and changes gradually or stepwise from, for example, an InGaAs composition to an InP composition. It is a layer to do.
  • an electric field drop layer 28 made of a first conductivity type semiconductor layer for lowering the electric field strength is formed so as to surround the periphery of the graded layer 26.
  • the field dropping layer 28 is not particularly limited, but can be formed of, for example, an n + -InP layer.
  • a carrier multiplication layer 30 made of an i-type semiconductor layer that causes avalanche amplification is formed on the side wall portion of the electric field dropping layer 28 so as to surround the electric field dropping layer 28.
  • the carrier multiplication layer 30 is not particularly limited, but can be formed by, for example, an i-InP layer.
  • a second conductivity type (p-type or n-type) semiconductor layer 32 is formed on the side wall portion of the carrier multiplication layer 30 so as to surround the periphery of the carrier multiplication layer 30.
  • the semiconductor layer 32 is not particularly limited, but can be formed by, for example, a p + -InP layer.
  • An insulating film 36 is formed on the columnar structure 20, the semiconductor layer 22, the light absorption layer 24, the graded layer 26, the electric field drop layer 28, the carrier multiplication layer 30, and the semiconductor layer 32.
  • a second conductivity type electrode 38 is formed on the insulating film 36 so as to extend to the side wall portion of the semiconductor layer 32.
  • a guard ring 14 is formed in the semiconductor substrate 10 at the boundary between the light absorption layer 24, the graded layer 26, the electric field drop layer 28, the carrier multiplication layer 30, and the semiconductor layer 32 and the semiconductor substrate 10. Further, the light absorption layer 24, the graded layer 26, the electric field drop layer 28, the carrier multiplication layer 30, and the light absorption layer 24 at the boundary portion between the semiconductor layer 32 and the insulating film 36, the graded layer 26, the electric field drop layer 28, A guard ring 34 is formed in the carrier multiplication layer 30 and the semiconductor layer 32.
  • the guard rings 14 and 34 are not necessarily formed, but are desirably formed from the viewpoint of preventing edge breakdown due to a high electric field.
  • an APD light receiving portion is formed on the surface side of the semiconductor substrate 10 (upper side in FIG. 13B).
  • a first conductivity type electrode 44 is formed on the surface of the semiconductor substrate 10 adjacent to the APD light receiving unit.
  • the back surface (lower side in FIG. 13B) of the semiconductor substrate 10 facing the portion where the APD light-receiving portion is formed is processed into a spherical shape to form a lens 46.
  • a non-reflective film 48 is formed on the back surface of the semiconductor substrate 10 on which the lens 46 is formed.
  • the semiconductor light receiving element is an APD type light receiving element that detects light incident from the back side of the semiconductor substrate 10 at the APD light receiving unit.
  • the light absorption layer 24 is disposed in a concentric cylindrical shape centering on the columnar structure 20 so as to surround the columnar structure 20, and the stacked structure of the APD is also formed in a cylindrical shape perpendicular to the semiconductor substrate 10.
  • the light to be detected that is incident from the back surface side (lower side in FIG. 13B) of the semiconductor substrate 10 is collected by the lens 46 and is incident on the APD light receiving unit.
  • the direction of application of the electric field applied to the APD laminated structure via the first conductive type electrode 44 and the second conductive type electrode 38, that is, the carrier moving direction is the diameter direction of the cylinder forming the APD laminated structure. is there. That is, the incident direction of the light to be detected and the direction of application of the electric field applied to the APD laminated structure are directions that intersect each other.
  • the light absorption layer In order to improve the high-speed response characteristics of the light receiving element, it is desirable to make the light absorption layer thin in order to shorten the time for the carrier to travel. On the other hand, in order to increase the light absorption efficiency, it is desirable to make the light absorption layer thicker than the light absorption length.
  • the light receiving sensitivity can be controlled by the thickness (height) of the light absorption layer 24 along the incident direction of the light to be detected, and the carrier moving direction is aligned.
  • the high-speed response characteristic can be controlled by the thickness (film thickness) of the light absorption layer 24.
  • the height and the film thickness of the light absorption layer 24 can be controlled independently, whereby both improvement in light receiving sensitivity and improvement in high-speed response characteristics can be realized simultaneously.
  • the second conductivity type electrode 38 formed on the insulating film 36 also acts as a mirror for incident light, and the light reaching the second conductivity type electrode 38 without being absorbed by the light absorbing layer 24. It also has an effect of being reflected and incident on the light absorption layer 24 again. Therefore, the element length (the height of the columnar structure 20) for obtaining the same quantum efficiency can be shortened to about half as compared with a structure in which no mirror is formed.
  • FIG. 14 is a graph showing a result obtained by calculating the relationship between the film thickness of the light absorption layer and the quantum efficiency when light is incident perpendicularly to the surface of the light absorption layer.
  • FIG. 15 is a graph showing the results of calculating the relationship between the thickness of the light absorption layer and the quantum efficiency when light is incident parallel to the surface of the light absorption layer.
  • the quantum efficiency when the film thickness of the light absorption layer is 0.1 ⁇ m is as low as about 10%, and the sensitivity of the APD is Go down.
  • FIG. 16 is a graph showing the results of calculating the relationship between the MB product and the film thickness of the light absorption layer when the film thickness of the carrier multiplication layer is 0.05 ⁇ m and the element length is 4 ⁇ m.
  • the MB product becomes 200 GHz or more, and the specification value for 40 Gbps can be cleared.
  • the structure according to the present embodiment it is possible to realize an MB product that is approximately 2.5 times or more that of the existing structure.
  • a manufacturing method will be described by taking an APD type semiconductor light receiving element having a light absorption layer 24 made of an i-InGaAs layer as an example, but a semiconductor light receiving element using other materials may be manufactured by the same method. Can do.
  • a mask film 12 made of an insulating film such as a photoresist film or a silicon oxide film is formed on the semiconductor substrate 10.
  • the semiconductor substrate 10 is not particularly limited.
  • an n + -InP substrate having a Si concentration of 1 ⁇ 10 18 cm ⁇ 3 can be used.
  • the mask film 12 is patterned by photolithography, and an opening that exposes a region where the guard ring 14 is to be formed is formed in the mask film 12.
  • Be beryllium
  • a silicon oxide film is deposited by, eg, CVD, and an insulating film 16 made of a silicon oxide film is formed.
  • the insulating film 16 is patterned by photolithography, and the insulating film 16 in the region where the columnar structure 20 is to be formed is removed.
  • metal fine particles 18 such as Au are deposited on the semiconductor substrate 10 exposed by removing the insulating film 16 (FIG. 17C).
  • the insulating film 16 is removed using the photoresist film as a mask.
  • the metal fine particles 18 are selectively left in the region where the columnar structure 20 is to be formed by lifting off with the photoresist film.
  • a columnar structure 20 having a length of, for example, 4 ⁇ m is formed on the semiconductor substrate 10 in a region not covered with the insulating film 16 by using, for example, the MOVPE method, using the metal fine particles 18 as a catalyst.
  • the columnar structure 20 is not particularly limited.
  • the columnar structure 20 can be formed of n + -InP having a Si concentration of 1 ⁇ 10 18 cm ⁇ 3 .
  • the truncated cone-shaped columnar structure 20 is formed in this embodiment, it may be a columnar columnar structure 20 as in the case of the first embodiment.
  • the insulating film 16 is patterned by photolithography, and the insulating film 16 at the peripheral portion of the columnar structure 20 is removed.
  • the semiconductor layer 22, the light absorption layer 24, the graded layer 26, the electric field drop layer 28, the carrier multiplication layer 30, and the semiconductor layer 32 are sequentially formed on the side surface portion of the columnar structure 20 by, for example, the MOVPE method.
  • An APD light receiving portion is formed (FIG. 18B).
  • the semiconductor layer 22 is not particularly limited.
  • the semiconductor layer 22 can be formed of an n + -InP layer having a Si concentration of 1 ⁇ 10 18 cm ⁇ 3 .
  • the light absorption layer 24 is not particularly limited, but can be formed of, for example, an i-InGaAs layer having a thickness of 0.1 ⁇ m.
  • the graded layer 26 is not particularly limited, but can be formed of, for example, an i-InGaAsP layer.
  • the field dropping layer 28 is not particularly limited, but can be formed of, for example, an n + -InP layer having a Si concentration of 1 ⁇ 10 18 cm ⁇ 3 .
  • the carrier multiplication layer 30 is not particularly limited, but can be formed by, for example, an i-InP layer having a thickness of 50 nm.
  • the semiconductor layer 32 is not particularly limited.
  • the semiconductor layer 32 can be formed of a p + -InP layer having a Zn concentration of 1 ⁇ 10 18 cm ⁇ 3 .
  • the insulating film 16 is removed by wet etching, for example.
  • the insulating film 16 at the peripheral portion of the columnar structure 20 does not necessarily need to be removed in the step before forming the stacked structure of the APD light receiving portion.
  • the stacked structure of the APD light receiving portion is formed on the insulating film 16 as in the first to third embodiments (see FIG. 21).
  • Be beryllium
  • a photoresist film (not shown) exposing the APD light receiving portion as a mask.
  • a silicon oxide film is deposited by, eg, CVD, and an insulating film 36 made of a silicon oxide film is formed (FIG. 19A).
  • the insulating film 36 is patterned by photolithography, and the insulating film 36 other than the upper surface portion of the APD light receiving portion is removed (FIG. 19B).
  • an Au film is deposited by, for example, an evaporation method, and a p-type electrode 38 that also serves as a mirror is formed from the upper surface portion to the side surface portion of the APD light receiving portion (FIG. 19C).
  • a p-type electrode 38 that also serves as a mirror is formed from the upper surface portion to the side surface portion of the APD light receiving portion (FIG. 19C).
  • an Au film is deposited by, for example, a vapor deposition method, and an n-type electrode 44 is formed on the semiconductor substrate 10 at the peripheral portion of the APD light-receiving portion (FIG. 20A).
  • the photoresist film is shaped using surface tension, ion milling etching is performed, and the shape of the photoresist film is transferred to the semiconductor substrate 10.
  • a lens 46 is formed on the back surface of the semiconductor substrate 10.
  • a high refractive index difference grating (HCG) 54 may be formed.
  • the high refractive index difference grating 54 can be formed by, for example, an amorphous silicon pattern 58 embedded in the silicon oxide film 56.
  • it can be formed by depositing a silicon oxide film and an amorphous silicon film on the back surface of the semiconductor substrate 10, processing the amorphous silicon film into a grating pattern, and further depositing a silicon oxide film.
  • an antireflective film 48 is formed on the back surface of the semiconductor substrate 10 on which the lens 46 is formed, and the semiconductor light receiving device according to the present embodiment is completed.
  • the APD structure is formed in a cylindrical shape so as to surround the columnar structure perpendicular to the semiconductor substrate, both the improvement of the light receiving sensitivity and the improvement of the high-speed response characteristic can be performed simultaneously. Can be realized. In addition, the light receiving element can be reduced in size.
  • 23 and 24 are schematic cross-sectional views showing the structure of the semiconductor light receiving element according to the present embodiment.
  • FIG. 23 shows a semiconductor light receiving element according to the fifth embodiment formed on a semiconductor substrate 60 on the surface of which an optical waveguide 62 and a high refractive index difference grating 64 are formed.
  • the light incident from the optical waveguide 62 can be guided to the APD light receiving unit by changing the optical path by the high refractive index difference grating 54.
  • the optical waveguide 62 and the high refractive index grating 64 are formed on the surface of the silicon substrate 60 in the same manner as the manufacturing method of the high refractive index difference grating 54 described above to flatten the surface. Thereafter, the semiconductor substrate 10 is bonded onto the planarized surface, polished to a thickness of about 20 ⁇ m, and then an APD light receiving portion is formed in the same manner as in the method for manufacturing the semiconductor light receiving element according to the fifth embodiment.
  • FIG. 24 shows a semiconductor light-receiving element according to the fifth embodiment formed on a semiconductor substrate 60 having an optical waveguide 62 and a mirror 66 formed on the surface.
  • the light incident from the optical waveguide 62 can be reflected by the mirror 66 and guided to the APD light receiving unit.
  • the optical waveguide 62 is formed in the same manner as in the method for manufacturing the high refractive index difference grating 54 described above. Thereafter, the exit end of the optical waveguide 62 is etched vertically, and unnecessary portions are simultaneously removed.
  • a mirror 66 is formed by forming a slant reflecting mirror portion by ICP etching or the like and depositing a metal film. In the separately manufactured semiconductor light receiving element, the back surface of the semiconductor substrate 10 is polished.
  • AuSn is vapor-deposited on the front surface of the semiconductor substrate 60 and the back surface of the semiconductor substrate 60 to form a pad portion 68, aligned by an alignment method using infrared rays, and flip-chip bonded to each other.
  • light can be introduced into the APD light receiving unit with light efficiency, and detection efficiency can be improved.
  • FIG. 25 is a schematic sectional view showing the structure of the semiconductor light receiving element according to the present embodiment.
  • 26 to 29 are process cross-sectional views illustrating the method of manufacturing the semiconductor light receiving element according to the present embodiment.
  • An n-GaAs layer 72 is formed on the semi-insulating GaAs substrate 70.
  • An n-GaAs columnar structure 78 is formed on the n-GaAs layer 72.
  • An insulating film 74 is formed on the n-GaAs layer 72 excluding the region where the n-GaAs columnar structure 78 is formed.
  • An active layer 80 having a multiple quantum well structure as a light absorption layer is formed on the side wall portion of the n-GaAs columnar structure 78 so as to surround the periphery of the n-GaAs columnar structure 78.
  • the multiple quantum well structure of the active layer 80 is formed by stacking in a concentric cylinder direction with the n-GaAs columnar structure 78 as an axis.
  • An n-GaAs layer 82 is formed on the side wall portion of the active layer 80 so as to surround the active layer 80.
  • An electrode 94 is formed on the side wall portion of the n-GaAs layer 82 so as to surround the n-GaAs layer 82.
  • An opening 84 reaching the n-GaAs layer 72 is formed in the insulating film 74 in a region separated from the electrode 94, and an electrode 90 is formed on the n-GaAs layer 72 in the opening 84. .
  • the semiconductor light-receiving device is arranged around the n-GaAs columnar structure 78 on the side wall portion of the n-GaAs columnar structure 78 formed perpendicular to the surface of the semi-insulating GaAs substrate 70.
  • An active layer 80 having a multiple quantum well structure is formed so as to enclose. That is, the stacking direction of the multiple quantum wells of the active layer 80 is a direction intersecting the surface of the semi-insulating GaAs substrate 70, typically a direction perpendicular to the surface of the semi-insulating GaAs substrate 70.
  • the semiconductor light receiving element according to the present embodiment is not particularly limited, but is a light receiving element used for infrared detection, for example.
  • a quantum well type infrared detector is formed by a semiconductor layer (active layer) active against infrared rays and electrodes formed at both ends thereof.
  • the active layer has a quantum well structure, and carriers are bound to the bound level of the quantum well.
  • carriers bound to the wells are excited by absorbing infrared rays, and are unbound by transition between subbands.
  • Carriers excited by applying a voltage between the electrodes are collected by the electrodes to form a photocurrent. Infrared rays can be detected by measuring the amount of current flowing through the detector.
  • an infrared imaging device uses infrared detector elements arranged in a two-dimensional array.
  • a two-dimensional array of detector elements is produced by growing element crystals on a semiconductor substrate and separating the pixels. For this reason, in the case of a quantum well type infrared detector, since the quantum well layer is formed in parallel to the surface of the substrate, the pixel arrangement and the quantum well layer are parallel to each other, and the infrared ray is transmitted to the quantum well layer. It is used in a state where it is incident vertically.
  • the incident infrared light In order for carriers bound to the quantum well to transition between subbands by absorption of incident infrared light, the incident infrared light must have an electric field component perpendicular to the quantum well. Since infrared rays have only an electric field component perpendicular to the traveling direction, infrared rays incident perpendicularly to the quantum well layer are not absorbed by the active layer. For this reason, a general quantum well detector is provided with a diffraction grating for changing the traveling direction of infrared rays.
  • the appropriate structure of the grating differs depending on the wavelength of infrared rays to be diffracted, it is required to design a diffraction grating individually for each wavelength when manufacturing infrared detectors for different wavelengths. Further, since the light absorption probability varies depending on the diffraction angle of infrared rays by the diffraction grating, it is required to design the diffraction grating in consideration of the diffraction angle of infrared rays.
  • the stacking direction of the multiple quantum wells of the active layer 80 intersects the surface of the semi-insulating GaAs substrate 70, typically the semi-insulating GaAs substrate 70.
  • the direction is perpendicular to the surface.
  • infrared rays incident perpendicularly to the semi-insulating GaAs substrate 70 have an electric field component perpendicular to the quantum well layer. Therefore, when infrared light to be detected is incident from the back side (lower side in FIG. 25) of the semi-insulating GaAs substrate 70, the infrared light is absorbed by the active layer 80 and detected as a current flowing between the electrodes 90 and 94. be able to.
  • the semiconductor light receiving element according to the present embodiment does not require a diffraction grating for changing the traveling direction of the infrared ray to be detected, and the process of forming the diffraction grating can be eliminated.
  • an n-GaAs layer 72 of, eg, a 500 nm-thickness is grown on, eg, a semi-insulating GaAs substrate 70 by, eg, MOVPE (FIG. 26A).
  • MOVPE MOVPE
  • triethylgallium (TEGa) and arsine (AsH 3 ) can be used as the GaAs raw material.
  • TSGa triethylgallium
  • AsH 3 arsine
  • the n-type dopant for example, sulfur (S) can be used, and as the sulfur raw material, for example, hydrogen sulfide (H 2 S) can be used.
  • the impurity concentration is, for example, 5 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • a silicon oxide film for example, is deposited on the n-GaAs layer 72 by, eg, CVD, and an insulating film 74 made of a silicon oxide film is formed.
  • the insulating film 74 is patterned by photolithography, and the insulating film 74 in the region where the n-GaAs columnar structure 78 is to be formed is removed.
  • metal fine particles 76 such as Au are deposited on the n-GaAs layer 72 exposed by removing the insulating film 74 (FIG. 26B).
  • a photoresist film that exposes a region where the n-GaAs columnar structure 78 is to be formed is formed on the insulating film 74, and then the insulating film 74 is removed using the photoresist film as a mask. After the metal fine particles 76 are deposited, the metal fine particles 76 are selectively left in the region where the n-GaAs columnar structure 78 is to be formed by lifting off with the photoresist film.
  • the growth temperature of the n-GaAs columnar structure 78 is, eg, 450 ° C.
  • the metal fine particles 76 are removed by a general etching technique.
  • an active layer 80 having a multiple quantum well structure and an n-GaAs layer 82 having a thickness of 200 nm, for example, are grown on the side surface portion of the n-GaAs columnar structure 78 by, eg, MOVPE (FIG. 27A). .
  • the active layer 80 is formed, for example, by growing an Al 0.3 Ga 0.7 As barrier layer having a film thickness of 30 nm and growing an In 0.3 Ga 0.7 As well layer having a film thickness of 2.5 nm, for example. After the repetition, the Al 0.3 Ga 0.7 As barrier layer is further grown.
  • the growth temperature is 500 ° C.
  • TEGa is used as the Ga material
  • triethylaluminum (TEAl) is used as the Al material
  • arsine is used as the As material
  • TMIn trimethylindium
  • the impurity concentration of the n-GaAs layer 82 is, for example, 5 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • an opening 84 reaching the n-GaAs layer 72 is formed in a region where the electrodes 90 and 94 are to be formed by photolithography and etching (FIG. 27B).
  • a photoresist film 86 is formed by photolithography to cover the separation region that separates the electrode 90 and the electrode 94 (FIG. 27C).
  • a resist film 92 is applied on the entire surface (FIG. 28B).
  • the resist film 92 and the metal film 88 on the upper surfaces of the n-GaAs columnar structure 78, the active layer 80, and the n-GaAs layer 82 are removed by a general etching technique.
  • an electrode 94 made of the metal film 88 formed on the side wall portion of the n-GaAs layer 82 is formed (FIG. 29A).
  • the multiple quantum well structure is formed so as to surround the columnar structure perpendicular to the semiconductor substrate, so that it can be detected with high sensitivity without changing the incident direction of infrared rays. .
  • the columnar structure 20 may have a frustum shape like the semiconductor light receiving element according to the second embodiment.
  • the two-dimensional light receiving element array is formed using the semiconductor light receiving element according to the first embodiment.
  • the two-dimensional light receiving element array is formed using the semiconductor light receiving element according to the second or third embodiment. May be.
  • the semiconductor light receiving elements according to the fifth to seventh embodiments may be arranged in an array to form a two-dimensional light receiving element array.
  • the laminated structure of the APD light receiving part of the semiconductor light receiving element according to the fifth embodiment may be applied.
  • Guard rings 14 and 34 may be further provided.
  • the semiconductor light receiving element having the columnar columnar structure 78 is shown. However, as in the second or fifth embodiment, the semiconductor light receiving element having the truncated cone columnar structure can be used. Good.
  • the semiconductor light receiving element having the active layer 80 having the multiple quantum well structure is shown. However, it is not always necessary to provide a plurality of quantum well layers.
  • the structure, constituent materials, manufacturing conditions, and the like of the semiconductor light receiving element described in the above embodiment are merely examples, and can be appropriately modified or changed according to technical common sense of those skilled in the art.
  • SYMBOLS 10 Semiconductor substrate 10A ... n-InP substrate 10B ... n-Si substrate 12 ... Mask films 14, 34 ... Guard rings 16, 36 ... Insulating films 16A, 16B, 56 ... Silicon oxide films 18, 76 ... Metal fine particles 20 ... Columnar shape Structure 20A ... n-InP columnar structure 20B ... n-Si columnar structure 22 ... first conductivity type semiconductor layer 24 ... light absorption layer 24A ... InGaAs light absorption layer 24B ... SiGe light absorption layer 26 ... graded layer 28 ... Field drop layer 30 ... carrier multiplication layer 32 ... second conductivity type semiconductor layer 32A ... p-InP layer 32B ...
  • p-Si layer 38 second conductivity type electrodes 38A, 38B ... p-type electrode 42 ... resist film 44 ... first 1 conductivity type electrode 44A, 44B ... n-type electrode 46 ... lens 48 ... non-reflective film 50 ... substrate 52 ... Fresnel lens 54, 64 ... high refractive index grating 58 ... pattern 60 ... half Body substrate 62 ... Optical waveguide 66 ... Mirror 68 ... Pad part 70 ... Semi-insulating GaAs substrate 72 ... n-GaAs layer 74 ... Insulating film 78 ... n-GaAs columnar structure 80 ... Active layer 82 ... n-GaAs layer 84 ... Opening 86 ... Photoresist film 88 ... Metal film 90, 94 ... Electrode 92 ... Resist film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

　第１導電型の半導体基板と、前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層とを有する。

Description

半導体受光素子及びその製造方法
　本発明は、半導体受光素子及びその製造方法に関する。
　イメージングアレイの小型化や高密度集積化に向けて、小型で高性能な半導体受光素子が求められている。一般的な半導体受光素子としては、基板の平面上に光吸収層と導電層とを積層し、膜面に対して垂直に光を入射する表面受光型の半導体受光素子が知られている。
特開平０９－２８３７８６号公報 特開２００６－３０３５０８号公報 特開２００６－３３９４１３号公報 特開２０１１－１２４４５０号公報 国際公開第２００５／００８７８７号パンフレット
　しかしながら、上記従来の平面受光型の半導体受光素子では、有効に電界を印加してキャリアを引き抜くために積層可能な光吸収層の膜厚に制限があった。このため、面内サイズを小さくすると受光面積が小さくなり感度が低下してしまう。
　本発明の目的は、受光感度を損なうことなく小型化を可能にしうる受光素子及びその製造方法を提供することにある。
　実施形態の一観点によれば、第１導電型の半導体基板と、前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層とを有する半導体受光素子が提供される。
　また、実施形態の他の観点によれば、第１導電型の半導体基板上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、前記柱状構造体を囲うように光吸収層を形成する工程と、前記光吸収層を囲うように半導体層を形成する工程とを有する半導体受光素子の製造方法が提供される。
　開示の半導体受光素子及びその製造方法によれば、半導体基板上に形成された柱状構造体を囲うように円筒状に光吸収層を配置するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
図１は、第１実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。 図２は、半導体受光素子の受光面直径と規格化吸収量との関係を示すグラフである。 図３は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフ（その１）である。 図４は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフ（その２）である。 図５は、第１実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図（その１）である。 図６は、第１実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図（その２）である。 図７は、第１実施形態による半導体受光素子の製造方法を示す工程断面図（その１）である。 図８は、第１実施形態による半導体受光素子の製造方法を示す工程断面図（その２）である。 図９は、第１実施形態による半導体受光素子の製造方法を示す工程断面図（その３）である。 図１０は、第２実施形態による半導体受光素子の構造を示す概略断面図である。 図１１は、第３実施形態による半導体受光素子の構造を示す概略断面図である。 図１２は、第４実施形態による半導体受光素子の構造を示す概略断面図である。 図１３は、第５実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。 図１４は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。 図１５は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。 図１６は、ＭＢ積と光吸収層の膜厚との関係を示すグラフである。 図１７は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その１）である。 図１８は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その２）である。 図１９は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その３）である。 図２０は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その４）である。 図２１は、第５実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図（その１）である。 図２２は、第５実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図（その２）である。 図２３は、第６実施形態による半導体受光素子の構造を概略断面図（その１）である。 図２４は、第６実施形態による半導体受光素子の構造を概略断面図（その２）である。 図２５は、第７実施形態による半導体受光素子の構造を概略断面図である。 図２６は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その１）である。 図２７は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その２）である。 図２８は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その３）である。 図２９は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その４）である。
　［第１実施形態］
　第１実施形態による半導体受光素子及びその製造方法について図１乃至図９を用いて説明する。
　図１は、本実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。図２は、半導体受光素子の受光面直径と規格化吸収量との関係を示すグラフである。図３及び図４は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフである。図５及び図６は、本実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図である。図７乃至図９は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。
　はじめに、本実施形態による半導体受光素子の構造について図１を用いて説明する。図１（ａ）は本実施形態による半導体受光素子の平面図であり、図１（ｂ）は図１（ａ）のＡ－Ａ′線断面図である。
　第１導電型の半導体基板１０上には、第１導電型（ｐ型又はｎ型）の半導体よりなる柱状構造体２０が形成されている。柱状構造体２０が形成された領域を除く半導体基板１０上には、絶縁膜１６が形成されている。絶縁膜１６上に突出する柱状構造体２０の側壁部分には、柱状構造体２０の周囲を囲うようにｉ型半導体層よりなる光吸収層２４が形成されている。光吸収層２４の側壁部分には、光吸収層２４の周囲を囲うように第２導電型（ｎ型又はｐ型）の半導体層３２が形成されている。半導体層３２の側壁部分には、半導体層３２の周囲を囲うように第２導電型電極３８が形成されている。半導体基板１０の裏面には、第１導電型電極４４が形成されている。
　このように、本実施形態による半導体受光素子は、柱状構造体２０、光吸収層２４及び半導体層３２によりｐｉｎ接合が形成されたｐｉｎ接合型フォトダイオードである。光吸収層２４及び半導体層３２は柱状構造体２０を囲うように、柱状構造体２０を中心とした同心円筒状に配置されており、ｐｉｎ接合も半導体基板１０に垂直な円筒状に形成される。
　検出対象の光は、半導体基板１０の上方（図１（ｂ）において上側）から入射される。また、第１導電型電極４４及び第２導電型電極３８を介してｐｉｎ接合に印加される電界の印加方向、すなわちキャリアの移動方向は、ｐｉｎ接合を形成する円筒の直径方向である。すなわち、検出対象の光の入射方向と、ｐｉｎ接合に印加される電界の印加方向とは、互いに交差する方向である。
　したがって、本実施形態による半導体受光素子では、検出対象の光の入射方向に沿った光吸収層２４の厚さ（高さ）により受光感度を制御することができ、キャリアの移動方向に沿った光吸収層２４の厚さ（膜厚）により高速応答特性を制御することができる。光吸収層２４の高さと膜厚は独立して制御することが可能であり、これにより、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。
　光吸収層における全吸収量Ａは、光吸収層の表面積をＳ、光吸収層の膜厚をｔ、光吸収層における光吸収係数をａとして、式（１）のように表される。
　　Ａ∝Ｓ（１／ａ）（１－ｅ－ａｔ）　　…（１）
　式（１）の関係をもとにして検討した結果、本願発明者等は、本実施形態による半導体受光素子を用いることで、光吸収量を低下させることなく、受光面積を縮小できることをも新たに見出した。
　図２に、典型的な直接遷移型半導体を想定した、光吸収係数ａが１０－４ｃｍ－１の光吸収層を用いた場合における、受光面直径に対する規格化吸収量（式（１）の右辺に相当）を計算した結果を示す。図中、比較例は光吸収層の膜厚が１μｍの平面受光型の半導体受光素子の場合であり、実施例は直径１００ｎｍ、長さ３μｍの柱状構造体２０の側壁部分に光導電層を設けた本実施形態の半導体受光素子の場合である。
　図２に示すように、実施例の半導体受光素子では、同等の光吸収量を得るための受光面直径を、比較例の半導体受光素子よりも小さくすることができる。例えば、受光面の直径が１００μｍである比較例の半導体受光素子と同等の光吸収量を実現する場合、実施例の半導体受光素子では受光面の直径を７５μｍにまで縮小することができる。
　このように、本実施形態による半導体受光素子によれば、光吸収量を低下することなく、受光面の面積を縮小することができる。
　また、実施例の半導体受光素子は、受光面の面積Ｓを同じにした場合においても、比較例の半導体受光素子よりも光吸収量を大きくすることができる。
　光吸収量の比Ｒは、柱状構造体２０の半径をｒ０、柱状構造体２０の長さ（高さ）をｈ、光吸収層２４の半径（外径）をｒ１、光吸収層２４の膜厚をｔ、光吸収層２４の光吸収係数をａとして、式（２）のように表される。
　　Ｒ＝（１－ｒ０ ２／ｒ１ ２）（（１－ｅ－ａｈ）／ｅ－ａｔ）　　…（２）
　図３に、典型的な直接遷移型半導体を想定した、光吸収係数ａが１０－４ｃｍ－１の光吸収層を用いた場合における、柱状構造体２０に対する光吸収層２４の面積の割合に対する増大係数を計算した結果を示す。図３の計算例は、光吸収層の膜厚が０．８μｍの平面受光型の半導体受光素子（比較例）と比較したものであり、柱状構造体２０の長さを４μｍとして計算を行った。
　増大係数（Enhancement factor）は１よりも大きければ比較例の半導体受光素子よりも光吸収量が大きいことを示す。図３の例では、比較例の半導体受光素子よりも最大で７５％程度、光吸収量を大きくできることが判る。
　また、本願発明者等は、更に検討を進めた結果、間接遷移型半導体を光吸収層とする半導体受光素子、例えばＳｉＧｅ系受光素子において間接遷移領域の波長で使用する際に特に効果が大きいことを新たに見出した。
　図４に、光吸収係数ａが１０２ｃｍ－１の間接遷移型半導体の光吸収層を用いた場合における、柱状構造体２０に対する光吸収層２４の面積の割合に対する増大係数を計算した結果を示す。図４の計算例は、光吸収層の膜厚が０．８μｍの平面受光型の半導体受光素子（比較例）と比較したものであり、柱状構造体２０の長さを４μｍとして計算を行った。
　図４の例では、比較例の半導体受光素子よりも最大で４００％程度、光吸収量を大きくできることが判る。
　なお、柱状構造体２０は光の吸収に寄与しないため、柱状構造体２０の表面積に対して光吸収層２４の表面積をある値以上に大きくしたときに効果が得られる。本願発明者等が検討を進めた結果、その境界が近似的に式（３）のように表されることを新たに見出した。
　　ｒ１／ｒ０＞ｅｘｐ（ａ／２×１０４）　　…（３）
　本実施形態による半導体受光素子は、以下の副次的な効果がある。第１点は、ｐｎ接合方向で見たときに光吸収層２４の膜厚が薄いため、高速応答が可能という点である。第２点は、やはりｐｎ接合方向で見たときに光吸収層２４が薄いため、低い逆バイアスで動作が可能となる点である。効果の程度としては、同じ電界をかけるために必要なバイアスは膜厚に比例することから、本実施形態による半導体受光素子の径方向の膜厚が従来型の膜厚の１／２となれば、バイアスも半分に低減することが可能となる。第３点は、円筒状にｐｎ接合が形成されているため、漏れ電流が抑制できる点である。
　図５及び図６は、本実施形態による半導体受光素子の具体的な構成例を示す図である。
　図５は、光吸収層２４をｉ－ＩｎＧａＡｓ層により形成した半導体受光素子の例である。
　ｎ－ＩｎＰ基板１０Ａ上には、ｎ－ＩｎＰ柱状構造体２０Ａが形成されている。ｎ－ＩｎＰ柱状構造体２０Ａが形成された領域を除くｎ－ＩｎＰ基板１０Ａ上には、シリコン酸化膜１６Ａが形成されている。絶縁膜１６Ａ上に突出するｎ－ＩｎＰ柱状構造体２０Ａの側壁部分には、ｉ－ＩｎＧａＡｓ光吸収層２４Ａが形成されている。ｉ－ＩｎＧａＡｓ光吸収層２４Ａの側壁部分には、ｐ－ＩｎＰ層３２Ａが形成されている。ｐ－ＩｎＰ層３２Ａの側壁部分には、ｐ型電極３８Ａが形成されている。ｎ－ＩｎＰ基板１０Ａの裏面には、ｎ型電極４４Ａが形成されている。
　図６は、光吸収層２４をｉ－ＳｉＧｅ層により形成した半導体受光素子の例である。
　ｎ－Ｓｉ基板１０Ｂ上には、ｎ－Ｓｉ柱状構造体２０Ｂが形成されている。ｎ－Ｓｉ柱状構造体２０Ｂが形成された領域を除くｎ－Ｓｉ基板１０Ｂ上には、シリコン酸化膜１６Ｂが形成されている。絶縁膜１６Ｂ上に突出するｎ－Ｓｉ柱状構造体２０Ｂの側壁部分には、ｉ－ＳｉＧｅ光吸収層２４Ｂが形成されている。ｉ－ＳｉＧｅ光吸収層２４Ｂの側壁部分には、ｐ－Ｓｉ層３２Ｂが形成されている。ｐ－Ｓｉ層３２Ｂの側壁部分には、ｐ型電極３８Ｂが形成されている。ｎ－Ｓｉ基板１０Ｂの裏面には、ｎ型電極４４Ｂが形成されている。
　なお、本実施形態による半導体受光素子の構成材料は、図５及び図６に限定されるものではなく、ｐｉｎ接合型フォトダイオードを形成する種々の材料の組み合わせを適宜選択することができる。また、各部の導電型を逆導電型としてもよい。
　また、柱状構造体２０の断面形状は、必ずしも円形である必要はない。例えば、三角形や六角形等の多角形形状でもよいし、楕円形状でもよい。
　次に、本実施形態による半導体受光素子の製造方法について図７乃至図９を用いて説明する。ここでは、図５に示す半導体受光素子を例にして製造方法を説明するが、他の材料を用いた半導体受光素子についても同様の方法により製造することができる。
　まず、不純物濃度が例えば５×１０１７ｃｍ－３～１×１０１９ｃｍ－３のｎ－ＩｎＰ基板１０Ａ上に、例えばＣＶＤ法により、マスクとなるシリコン酸化膜１６Ａを形成する。
　次いで、ｎ－ＩｎＰ柱状構造体２０Ａの形成予定領域のシリコン酸化膜１６Ａを除去し、シリコン酸化膜１６Ａを除去することにより露出したｎ－ＩｎＰ基板１０Ａ上に、Ａｕ等の金属微粒子１８を堆積する（図７（ａ））。
　例えば、シリコン酸化膜１６Ａ上に、ｎ－ＩｎＰ柱状構造体２０Ａの形成予定領域を露出するフォトレジスト膜（図示せず）を形成後、このフォトレジスト膜をマスクとしてｎ－ＩｎＰ柱状構造体２０Ａの形成予定領域のシリコン酸化膜１６Ａを除去する。金属微粒子を堆積した後にフォトレジスト膜を除去することにより、ｎ－ＩｎＰ柱状構造体２０Ａの形成予定領域に選択的に金属微粒子１８を残存させる。
　次いで、例えばＭＯＶＰＥ法により、金属微粒子１８を触媒として、シリコン酸化膜１６Ａで覆われていない領域のｎ－ＩｎＰ基板１０上に、例えば半径が１００ｎｍで長さが４μｍのｎ－ＩｎＰ柱状構造体２０Ａを形成する（図７（ｂ））。ＩｎＰの原料としては、特に限定されるものではないが、例えば、トリメチルインジウム（ＴＭＩｎ）とホスフィン（ＰＨ３）とを用いることができる。ｎ型のドーパントとして硫黄（Ｓ）を用いる場合にあっては、例えば、硫化水素（Ｈ２Ｓ）を原料として用いる。不純物濃度は、例えば、５×１０１７ｃｍ－３～１×１０１９ｃｍ－３程度とする。成長温度は、例えば３８０℃～４００℃、Ｖ／III比（ＰＨ３とＴＭＩとの流量比）は、例えば１００～５００程度とする。
　次いで、一般的なエッチング技術により、ｎ－ＩｎＰ柱状構造体２０Ａの先端部に残存する金属微粒子１８を除去する。
　次いで、例えばＭＯＶＰＥ法により、ｎ－ＩｎＰ柱状構造体２０Ａの側面部分に、例えば膜厚が４００ｎｍ程度のｉ－ＩｎＧａＡＳ光吸収層２４Ａを形成する。ＩｎＧａＡｓの原料としては、特に限定されるものではないが、例えば、ＴＭＩｎと、トリエチルガリウム（ＴＥＧａ）と、アルシン（ＡＳＨ３）とを用いることができる。
　こうして半径（ｒ０）が１００ｎｍのｎ－ＩｎＰ柱状構造体２０Ａと、半径（ｒ１）が５００ｎｍのｉ－ＩｎＧａＡＳ光吸収層２４Ａとを形成する。なお、この関係を式（３）に当てはめると、
　　ｒ１／ｒ０＝５００／１００＝５＞ｅｘｐ（１０４／２×１０４）
となり、式（３）の関係を満たす。
　次いで、例えばＭＯＶＰＥ法により、ｉ－ＩｎＧａＡＳ光吸収層２４Ａが形成されたｎ－ＩｎＰ柱状構造体２０Ａの側面部分に、ｐ－ＩｎＰ層３２Ａを形成する（図７（ｃ））。ＩｎＰの原料としては、特に限定されるものではないが、例えば、ＴＭＩｎとＰＨ３とを用いることができる。ｐ型のドーパントとして亜鉛（Ｚｎ）を用いる場合にあっては、例えば、ジエチル亜鉛（ＤＥＺ）を原料として用いる。不純物濃度は、例えば、５×１０１７ｃｍ－３～１×１０１９ｃｍ－３程度とする。
　なお、ｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａは、成長条件を適宜制御することにより、ｎ－ＩｎＰ柱状構造体２０Ａの側面部に選択的に形成することもできるし、ｎ－ＩｎＰ柱状構造体２０Ａの上端部上をも覆うように形成することもできる。
　例えば、成長温度を５３０℃～５８０℃とし、ＩｎＧａＡＳについてはＶ／III比（ＡｓＨ３とＴＭＩ＋ＴＥＧとの流量比）を３００～１０００、ＩｎＰについてはＶ／III比（ＰＨ３とＴＭＩとの流量比）を１０００～３０００として成長を行う。これにより、ｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａを、ｎ－ＩｎＰ柱状構造体２０Ａの側面部に選択的に、すなわちｎ－ＩｎＰ柱状構造体２０Ａの径方向に成長することができる。
　或いは、成長温度を４５０℃～５００℃とし、ＩｎＧａＡＳについてはＶ／III比（ＡｓＨ３とＴＭＩ＋ＴＥＧとの流量比）を２０～６０、ＩｎＰについてはＶ／III比（ＰＨ３とＴＭＩとの流量比）を１００～３００として成長を行う。これにより、ｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａを、ｎ－ＩｎＰ柱状構造体２０Ａの上端部をも覆うように形成することができる。
　図７（ｃ）に示す例ではｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａを、ｎ－ＩｎＰ柱状構造体２０Ａの側面部に選択的に形成しているが、ｎ－ＩｎＰ柱状構造体２０Ａの上端部上をも覆うように形成してもよい。
　次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積後、フォトリソグラフィ及びエッチングによりこのシリコン酸化膜をパターニングする。これにより、ｎ－ＩｎＰ柱状構造体２０Ａ、ｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａの上面部に、シリコン酸化膜よりなる絶縁膜３６を選択的に残存させる（図８（ａ））。
　次いで、全面に、例えばスパッタ法により、ｐ型電極３８Ａとなる金属膜３８ａを堆積する（図８（ｂ））。
　次いで、全面に、レジスト膜４２を堆積する（図８（ｃ））。
　次いで、ｎ－ＩｎＰ柱状構造体２０Ａの上面が露出するまで、レジスト膜４２、金属膜３８ａ及び絶縁膜３６をエッチングし、ｐ型電極３８Ａを形成する（図９（ａ））。なお、絶縁膜３６は必ずしも除去する必要はなく、ｎ－ＩｎＰ柱状構造体２０Ａ上、ｉ－ＩｎＧａＡＳ光吸収層２４Ａ上及びｐ－ＩｎＰ層３２Ａ上に残存させるようにしてもよい。
　ｎ－ＩｎＰ柱状構造体２０Ａの上端部上をも覆うようにｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａを形成した場合には、本工程においてｎ－ＩｎＰ柱状構造体２０Ａの上面上のｉ－ＩｎＧａＡＳ光吸収層２４Ａ及びｐ－ＩｎＰ層３２Ａも除去する。
　次いで、レジスト膜４２を除去する（図９（ｂ））。
　次いで、ｎ－ＩｎＰ基板１０Ａの裏面を加工した後にｎ型電極４４Ａを形成し、本実施形態による半導体受光素子を完成する（図９（ｃ））。
　なお、光吸収層２４をｉ－ＳｉＧｅ層により形成した図６に示す半導体受光素子の場合は、ＳｉＧｅの成長原料として、例えばジシラン（Ｓｉ２Ｈ６）及びゲルマン（ＧｅＨ４）を用いることができる。
　このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にｐｉｎ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
　［第２実施形態］
　第２実施形態による半導体受光素子及びその製造方法について図１０を用いて説明する。図１乃至図９に示す第１実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
　図１０は、本実施形態による半導体受光素子の構造を示す概略断面図である。
　本実施形態による半導体受光素子は、図１０に示すように、柱状構造体２０が円錐台形状を有している点で、円柱形状を有している第１実施形態による半導体受光素子と異なっている。
　柱状構造体２０は、必ずしも上端部と下端部の径が同じである円柱形状である必要はなく、上端部の径と下端部の径とが異なった錐台形状としてもよい。錐台形状は、上端部の径が下端部の径より大きくてもよいが、半導体基板１０と柱状構造体２０との間の接触面積が大きくなり界面抵抗を小さくできる等の観点から、上端部の径が下端部の径より小さい方が好ましい。
　また、柱状構造体２０の断面形状は、必ずしも円形である必要はない。例えば、三角形や六角形等の多角形形状でもよいし、楕円形状でもよい。また、柱状構造体２０の側面部の傾きは、必ずしも一定である必要はない。
　本実施形態による半導体受光素子の製造方法は、柱状構造体２０の成長条件が異なるほかは第１実施形態による半導体受光素子の製造方法と同様である。
　柱状構造体２０は、成膜条件を適宜設定することにより、第１実施形態に示すような円柱状にすることもできるし、本実施形態に示すような円錐台形状にすることもできる。
　例えば、第１実施形態に示したようなテーパのないｎ－ＩｎＰ柱状構造体２０Ａは、前述のように、成長温度を例えば３８０℃～４００℃、Ｖ／III比（ＰＨ３とＴＭＩとの流量比）を例えば１００～５００程度とすることにより、形成することができる。一般的には、成長温度が高く、Ｖ／III比が大きくなると、柱状構造体２０の軸方向の成長時に底部からの径方向成長が起こりやすくなるため、徐々にテーパを生じる。テーパの程度が小さい場合は、微量の塩化水素（ＨＣｌ）を成長時に同時に供給することによって、軸方向成長時の径方向成分をエッチングしてテーパを抑制することもできる。
　一方、本実施形態のようにテーパを有する錐台形状のｎ－ＩｎＰ柱状構造体２０Ａを形成する場合には、成長温度を高めに、Ｖ／III比を大きめに設定する。例えば、成長温度を例えば４２０℃～４５０℃、Ｖ／III比（ＰＨ３とＴＭＩとの流量比）を例えば５００～１０００程度とする。これにより、錐台形状のｎ－ＩｎＰ柱状構造体２０Ａを形成することができる。
　ＩｎＰよりなる柱状構造体２０のみならず、他の材料よりなる柱状構造体２０を形成する場合にも、同様の手法によって柱状構造体２０の形状を制御することができる。
　このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にｐｉｎ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
　［第３実施形態］
　第３実施形態による半導体受光素子及びその製造方法について図１１を用いて説明する。図１乃至図１０に示す第１及び第２実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
　図１１は、本実施形態による半導体受光素子の構造を示す概略断面図である。
　はじめに、本実施形態による半導体受光素子の構造について図１１を用いて説明する。
　ｐ＋－ＩｎＰ基板等の半導体基板１０上には、ｐ＋－ＩｎＰ等よりなる柱状構造体２０が形成されている。柱状構造体２０が形成された領域を除く半導体基板１０上には、シリコン酸化膜等よりなる絶縁膜１６が形成されている。絶縁膜１６上に突出する柱状構造体２０の側壁部分には、ｎ－ＩｎＧａＡｓ等よりなる光吸収層２４が形成されている。光吸収層２４の側壁部分には、ｎ－ＩｎＰ等よりなるキャリア増倍層３０が形成されている。キャリア増倍層３０の側壁部分には、ｎ＋－ＩｎＰ等よりなる半導体層３２が形成されている。半導体層３２の側壁部分には、第２導電型（ｎ型）電極３８が形成されている。半導体基板１０の裏面には、第１導電型（ｐ型）電極４４が形成されている。
　このように、本実施形態による半導体受光素子は、図１に示す半導体受光素子の光吸収層２４と半導体層３２との間にキャリア増倍層３０を更に配した、いわゆるアバランシェフォトダイオード（ＡＰＤ）型の受光素子である。
　ＡＰＤ型の受光素子の場合にも、第１及び第２実施形態に示したｐｉｎ型の受光素子の場合と同様、高速応答が可能、低電圧動作が可能、漏れ電流の抑制が可能、といった効果を実現することができる。
　本実施形態による半導体受光素子の製造方法は、光吸収層２４を形成する工程の後、半導体層３２を形成する工程の前に、キャリア増倍層３０を形成する工程を更に有するほかは、図７乃至図９に示す第１実施形態による半導体受光素子の製造方法と同様である。
　このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にＡＰＤ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
　［第４実施形態］
　第４実施形態による半導体受光素子及びその製造方法について図１２を用いて説明する。図１乃至図１１に示す第１乃至第３実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
　図１２は、本実施形態による半導体受光素子の構造を示す概略断面図である。
　本実施形態による半導体受光素子は、図１２に示すように、第１実施形態による半導体受光素子を１つの受光素子として、一枚の半導体基板１０上に複数の受光素子を２次元アレイ状に配置した２次元受光素子アレイである。複数の受光素子が形成された半導体基板１０上には、表面にフレネルレンズ５２が形成された基板５０が配置されており、受光素子に効率的に入射光を入射できるようになっている。
　第１実施形態による半導体受光素子は、前述のように、面内サイズが小さく受光感度が高いものである。したがって、これを用いて２次元アレイ素子を形成することにより、受光感度を落とすことなく装置を小型化することができる。
　なお、図１２には、第１実施形態による半導体受光素子を用いて２次元受光素子アレイを形成した例を示したが、第２又は第３実施形態による半導体受光素子を用いて２次元受光素子アレイを形成してもよい。
　［第５実施形態］
　第５実施形態による半導体受光素子及びその製造方法について図１３乃至図２２を用いて説明する。図１乃至図１２に示す第１乃至第４実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
　図１３は、本実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。図１４は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。図１５は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。図１６は、ＭＢ積と光吸収層の膜厚との関係を示すグラフである。図１７乃至図２０は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。図２１及び図２２は、本実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図である。
　はじめに、本実施形態による半導体受光素子の構造について図１３を用いて説明する。図１３（ａ）は本実施形態による半導体受光素子の平面図であり、図１３（ｂ）は図１３（ａ）のＡ－Ａ′線断面図である。
　第１導電型の半導体基板１０上には、第１導電型の半導体よりなる柱状構造体２０が形成されている。半導体基板１０としては、特に限定されるものではないが、例えばｎ＋－ＩｎＰ基板を適用することができる。柱状構造体２０は、特に限定されるものではないが、例えばｎ＋－ＩｎＰにより形成することができる。
　柱状構造体２０の側壁部分には、柱状構造体２０の周囲を囲うように、第１導電型の半導体層２２が形成されている。半導体層２２は、特に限定されるものではないが、例えばｎ＋－ＩｎＰ層により形成することができる。
　半導体層２２の側壁部分には、半導体層２２の周囲を囲うように、光を吸収するｉ型半導体層よりなる光吸収層２４が形成されている。光吸収層２４は、特に限定されるものではないが、例えば、ｉ－ＩｎＧａＡｓ層により形成することができる。
　光吸収層２４の側壁部分には、光吸収層２４の周囲を囲うように、グレーデッド層２６が形成されている。グレーデッド層２６は、特に限定されるものではないが、例えばｉ－ＩｎＧａＡｓＰ層により形成することができる。グレーデッド層２６は、光吸収層２４と後述の電界降下層２８との間におけるエネルギーバンドの不連続性を補間するための層であり、例えばＩｎＧａＡｓ組成からＩｎＰ組成へ徐々に或いは段階的に変化する層である。
　グレーデッド層２６の側壁部分には、グレーデッド層２６の周囲を囲うように、電界強度を降下させる第１導電型の半導体層よりなる電界降下層２８が形成されている。電界降下層２８は、特に限定されるものではないが、例えばｎ＋－ＩｎＰ層により形成することができる。
　電界降下層２８の側壁部分には、電界降下層２８の周囲を囲うように、アバランシェ増幅を生じさせるｉ型半導体層よりなるキャリア増倍層３０が形成されている。キャリア増倍層３０は、特に限定されるものではないが、例えばｉ－ＩｎＰ層により形成することができる。
　キャリア増倍層３０の側壁部分には、キャリア増倍層３０の周囲を囲うように、第２導電型（ｐ型又はｎ型）の半導体層３２が形成されている。半導体層３２は、特に限定されるものではないが、例えばｐ＋－ＩｎＰ層により形成することができる。
　柱状構造体２０、半導体層２２、光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２の上端部上には、絶縁膜３６が形成されている。絶縁膜３６上には、半導体層３２の側壁部分に延在するように、第２導電型電極３８が形成されている。
　光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２と半導体基板１０との境界部分の半導体基板１０内には、ガードリング１４が形成されている。また、光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２と絶縁膜３６との境界部分の光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２内には、ガードリング３４が形成されている。なお、ガードリング１４，３４は、必ずしも形成する必要はないが、高電界によるエッジブレイクダウンを防止する観点からは形成することが望ましい。
　こうして、半導体基板１０の表面側（図１３（ｂ）において上側）に、ＡＰＤ受光部が形成されている。
　ＡＰＤ受光部に隣接する半導体基板１０の表面上には、第１導電型電極４４が形成されている。
　ＡＰＤ受光部が形成された部分に対向する半導体基板１０の裏面（図１３（ｂ）において下側）は、球面状に加工されており、レンズ４６を形成している。レンズ４６が形成された半導体基板１０の裏面には、無反射膜４８が形成されている。
　このように、本実施形態による半導体受光素子は、半導体基板１０の裏面側から入射される光をＡＰＤ受光部において検出するＡＰＤ型の受光素子である。光吸収層２４は柱状構造体２０を囲うように、柱状構造体２０を中心とした同心円筒状に配置されており、ＡＰＤの積層構造も半導体基板１０に垂直な円筒状に形成される。
　半導体基板１０の裏面側（図１３（ｂ）において下側）から入射される検出対象の光は、レンズ４６により集光されてＡＰＤ受光部に入射される。また、第１導電型電極４４及び第２導電型電極３８を介してＡＰＤの積層構造に印加される電界の印加方向、すなわちキャリアの移動方向は、ＡＰＤの積層構造を形成する円筒の直径方向である。すなわち、検出対象の光の入射方向と、ＡＰＤの積層構造に印加される電界の印加方向とは、互いに交差する方向である。
　受光素子の高速応答特性を改善するためには、キャリアが走行する時間を短くするために、光吸収層を薄くすることが望ましい。一方、光の吸収効率を高くするためには、光の吸収長以上に光吸収層を厚くすることが望ましい。
　ｐｎ接合面に垂直に光を入射する一般的な受光素子の構造では、これら要求は相反するものであり、例えば１０Ｇｂｐｓ以上のような高速システム用の受光素子では、高速応答特性と良好な量子効率とを同時に実現することは難しい。
　１０Ｇｂｐｓ以上の応答速度のＡＰＤ、例えば４０Ｇｂｐｓ用ＡＰＤを実現するためには走行時間の短縮のために光吸収層の膜厚を更に薄くすることが求められる。そのためｐｎ接合面に垂直に光を入射する構造では、量子効率は低下する一方である。そのうえ、増倍機構を持つＡＰＤの応答速度の制限要因は、キャリアの走行時間のほかにキャリア増倍層での増倍時間が追加される。よって、これらの要因を考慮してＡＰＤのＭＢ積を設計することが求められる。
　４０Ｇｐｂｓの基幹ネットワークでは、ビットレートの７０％である２８ＧＨｚの帯域が必要となる。最適増倍率７倍で動作させるためには、ＭＢ積２００ＧＨｚ以上の値が求められる。ところが、１０Ｇｂｐｓ用ＡＰＤで実績のあるＩｎＰキャリア増倍層においてこのような高いＭＢ積を再現よく安定に実現させる技術は、まだない。
　増倍層にＩｎＰ材料を用いて更なる高速化を狙う場合は、光吸収層、増倍層を今まで以上に薄くすることが不可欠である。また、その上で量子効率の値が維持される必要がある。
　この点、本実施形態による半導体受光素子では、検出対象の光の入射方向に沿った光吸収層２４の厚さ（高さ）により受光感度を制御することができ、キャリアの移動方向に沿った光吸収層２４の厚さ（膜厚）により高速応答特性を制御することができる。光吸収層２４の高さと膜厚は独立して制御することが可能であり、これにより、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。
　また、絶縁膜３６上に形成された第２導電型電極３８は、入射光に対してはミラーとしても作用し、光吸収層２４で吸収されずに第２導電型電極３８に到達した光を反射して再び光吸収層２４に入射する効果も有する。したがって、ミラーを形成しない構造と比較して、同じ量子効率を得るための素子長（柱状構造体２０の高さ）を、およそ半分程度に短くすることができる。
　図１４は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を計算により求めた結果を示すグラフである。図１５は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を計算により求めた結果を示すグラフである。
　光吸収層の表面に対して垂直に光が入射する場合、図１４に示すように、光吸収層の膜厚が０．１μｍのときの量子効率は約１０％程度と低く、ＡＰＤの感度は下がる。
　一方、膜厚０．１μｍの円筒状の光吸収層に対して円筒の中心軸に沿って光が入射する場合、図１５に示すように、進行方向に長さ８μｍ伝搬させることで量子効率は５０％程度となり、十分な感度となる。光吸収層上にミラーを配置した構造では、素子長を半分にすることができるので、約４μｍの素子長で５０％の量子効果を実現することが可能となる。
　図１６は、キャリア増倍層の膜厚を０．０５μｍ、素子長を４μｍとした場合におけるＭＢ積と光吸収層の膜厚との関係を計算により求めた結果を示すグラフである。
　図１６に示すように、光吸収層の膜厚を約０．１５μｍ以下とすることによりＭＢ積は２００ＧＨｚ以上となり、４０Ｇｂｐｓ用の仕様値をクリアすることができる。本実施形態による構造を用いることで、既存の構造のおよそ２．５倍以上のＭＢ積を実現することが可能となる。
　次に、本実施形態による半導体受光素子の構造について図１７乃至図２０を用いて説明する。ここでは、ｉ－ＩｎＧａＡｓ層よりなる光吸収層２４を有するＡＰＤ型の半導体受光素子を例にして製造方法を説明するが、他の材料を用いた半導体受光素子についても同様の方法により製造することができる。
　まず、半導体基板１０上に、フォトレジスト膜やシリコン酸化膜等の絶縁膜よりなるマスク膜１２を形成する。半導体基板１０は、特に限定されるものではないが、例えば、Ｓｉ濃度が１×１０１８ｃｍ－３のｎ＋－ＩｎＰ基板を適用することができる。
　次いで、フォトリソグラフィによりマスク膜１２をパターニングし、マスク膜１２にガードリング１４の形成予定領域を露出する開口部を形成する。
　次いで、マスク膜１２をマスクとして、ベリリウム（Ｂｅ）をイオン注入する（図１７（ａ））。
　次いで、マスク膜１２を除去した後、不活性ガス雰囲気柱で熱処理を行い注入したベリリウムを活性化し、ガードリング１４を形成する（図１７（ｂ））。
　次いで、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜１６を形成する。
　次いで、フォトリソグラフィにより絶縁膜１６をパターニングし、柱状構造体２０の形成予定領域の絶縁膜１６を除去する。
　次いで、絶縁膜１６を除去することにより露出した半導体基板１０上に、Ａｕ等の金属微粒子１８を堆積する（図１７（ｃ））。
　例えば、絶縁膜１６上に、柱状構造体２０の形成予定領域を露出するフォトレジスト膜を形成後、このフォトレジスト膜をマスクとして絶縁膜１６を除去する。金属微粒子１８を堆積した後にフォトレジスト膜とともにリフトオフすることにより、柱状構造体２０の形成予定領域に選択的に金属微粒子１８を残存させる。
　次いで、例えばＭＯＶＰＥ法により、金属微粒子１８を触媒として、絶縁膜１６で覆われていない領域の半導体基板１０上に、例えば長さが４μｍの柱状構造体２０を形成する。柱状構造体２０は、特に限定されるものではないが、例えば、Ｓｉ濃度が１×１０１８ｃｍ－３のｎ＋－ＩｎＰにより形成することができる。
　なお、本実施形態では円錐台形状の柱状構造体２０を形成しているが、第１実施形態の場合と同様、円柱形状の柱状構造体２０としてもよい。
　次いで、柱状構造体２０の先端部に残存する金属微粒子１８を除去する（図１８（ａ））。
　次いで、フォトリソグラフィにより絶縁膜１６をパターニングし、柱状構造体２０の周縁部分の絶縁膜１６を除去する。
　次いで、例えばＭＯＶＰＥ法により、柱状構造体２０の側面部分に、半導体層２２、光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２を、順次形成し、ＡＰＤ受光部を形成する（図１８（ｂ））。
　半導体層２２は、特に限定されるものではないが、例えば、Ｓｉ濃度が１×１０１８ｃｍ－３のｎ＋－ＩｎＰ層により形成することができる。光吸収層２４は、特に限定されるものではないが、例えば、膜厚が０．１μｍのｉ－ＩｎＧａＡｓ層により形成することができる。グレーデッド層２６は、特に限定されるものではないが、例えばｉ－ＩｎＧａＡｓＰ層により形成することができる。電界降下層２８は、特に限定されるものではないが、例えばＳｉ濃度が１×１０１８ｃｍ－３のｎ＋－ＩｎＰ層により形成することができる。キャリア増倍層３０は、特に限定されるものではないが、例えば膜厚が５０ｎｍのｉ－ＩｎＰ層により形成することができる。半導体層３２は、特に限定されるものではないが、例えば、Ｚｎ濃度が１×１０１８ｃｍ－３のｐ＋－ＩｎＰ層により形成することができる。
　次いで、例えばウェットエッチングにより、絶縁膜１６を除去する。
　なお、柱状構造体２０の周縁部分の絶縁膜１６は、ＡＰＤ受光部の積層構造を形成する前の工程において、必ずしも除去する必要はない。この場合、ＡＰＤ受光部の積層構造は、第１乃至第３実施形態の場合と同様、絶縁膜１６上に形成される（図２１参照）。
　次いで、ＡＰＤ受光部を露出するフォトレジスト膜（図示せず）をマスクとしてベリリウム（Ｂｅ）をイオン注入する。
　次いで、フォトレジスト膜を除去した後、不活性ガス雰囲気柱で熱処理を行い注入したベリリウムを活性化し、ガードリング３４を形成する（図１８（ｃ））。
　次いで、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜３６を形成する（図１９（ａ））。
　次いで、フォトリソグラフィにより絶縁膜３６をパターニングし、ＡＰＤ受光部の上面部以外の絶縁膜３６を除去する（図１９（ｂ））。
　次いで、例えば蒸着法によりＡｕ膜を堆積し、ＡＰＤ受光部の上面部から側面部に渡って、ミラーを兼ねるｐ型電極３８を形成する（図１９（ｃ））。この際、ＡＰＤ受光部の上面には絶縁膜３６が形成されているためｐ型電極３８は合金化されず、高い反射率を維持することができる。
　次いで、例えば蒸着法によりＡｕ膜を堆積し、ＡＰＤ受光部の周縁部の半導体基板１０上に、ｎ型電極４４を形成する（図２０（ａ））。
　次いで、半導体基板１０の裏面側にフォトレジスト膜を形成後、表面張力を利用してフォトレジスト膜を整形してイオンミリングエッチングを行い、フォトレジスト膜の形状を半導体基板１０に転写することにより、半導体基板１０の裏面にレンズ４６を形成する。
　なお、半導体基板１０の裏面にレンズ４６を形成する代わりに、例えば図２２に示すように、高屈折率差グレーティング（ＨＣＧ：High-index Contrast Grating）５４を形成してもよい。高屈折率差グレーティング５４は、例えば、シリコン酸化膜５６内に埋め込まれたアモルファスシリコンのパターン５８により形成することができる。例えば、半導体基板１０の裏面にシリコン酸化膜とアモルファスシリコン膜とを堆積し、アモルファスシリコン膜をグレーティングのパターンに加工した後、更にシリコン酸化膜を堆積することにより、形成することができる。
　次いで、レンズ４６を形成した半導体基板１０の裏面に、無反射膜４８を形成し、本実施形態による半導体受光素子を完成する。
　このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にＡＰＤ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
　［第６実施形態］
　第６実施形態による半導体受光素子及びその製造方法について図２３及び図２４を用いて説明する。図１乃至図２１に示す第１乃至第５実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
　図２３及び図２４は、本実施形態による半導体受光素子の構造を示す概略断面図である。
　本実施形態では、第５実施形態による半導体受光素子と光導波路とを集積した半導体受光素子の例を示す。
　図２３は、表面に光導波路６２及び高屈折率差グレーティング６４が形成された半導体基板６０上に、第５実施形態による半導体受光素子が形成されたものである。光導波路６２から入射された光を高屈折率差グレーティング５４で光路変換することにより、ＡＰＤ受光部に導くことができる。
　例えば、シリコン基板６０の表面に、前述の高屈折率差グレーティング５４の製造方法と同様にして、光導波路６２及び高屈折差グレーティング６４を形成して表面を平坦化する。その後、平坦化面上に半導体基板１０を貼り合わせ、２０μｍ程度の厚さまで研磨した後、第５実施形態による半導体受光素子の製造方法と同様にしてＡＰＤ受光部を形成する。
　図２４は、表面に光導波路６２及びミラー６６が形成された半導体基板６０上に、第５実施形態による半導体受光素子が形成されたものである。光導波路６２から入射された光をミラー６６で反射し、ＡＰＤ受光部に導くことができる。
　例えば、光導波路６２を形成する部分の半導体基板６０をエッチングで除去した後、前述の高屈折率差グレーティング５４の製造方法と同様にして、光導波路６２を形成する。その後、光導波路６２の出射端を垂直にエッチングし、同時に不要部分を除去する。ＩＣＰエッチング等により斜め反射鏡部を形成して金属膜を堆積することにより、ミラー６６を形成する。別途製造した半導体受光素子は、半導体基板１０の裏面を研磨しておく。半導体基板６０の表面及び半導体基板６０の裏面に例えばＡｕＳｎを蒸着してパッド部６８を形成し、赤外線を用いたアライメント方法で位置合わせして互いをフリップチップボンディングする。
　このように、本実施形態によれば、ＡＰＤ受光部に光効率で光を導入することができ、検出効率を向上することができる。
　［第７実施形態］
　第７実施形態による半導体受光素子及びその製造方法について図２５乃至図２９を用いて説明する。図１乃至図２４に示す第１乃至第６実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
　図２５は、本実施形態による半導体受光素子の構造を示す概略断面図である。図２６乃至図２９は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。
　はじめに、本実施形態による半導体受光素子の構造について図２５を用いて説明する。
　半絶縁性ＧａＡｓ基板７０上には、ｎ－ＧａＡｓ層７２が形成されている。ｎ－ＧａＡｓ層７２上には、ｎ－ＧａＡｓ柱状構造体７８が形成されている。ｎ－ＧａＡｓ柱状構造体７８が形成された領域を除くｎ－ＧａＡｓ層７２上には、絶縁膜７４が形成されている。ｎ－ＧａＡｓ柱状構造体７８の側壁部分には、ｎ－ＧａＡｓ柱状構造体７８の周囲を囲うように、光吸収層としての多重量子井戸構造の活性層８０が形成されている。活性層８０の多重量子井戸構造は、ｎ－ＧａＡｓ柱状構造体７８を軸とする同心円筒方向に積層して形成されている。活性層８０の側壁部分には、活性層８０を囲うように、ｎ－ＧａＡｓ層８２が形成されている。ｎ－ＧａＡｓ層８２の側壁部分には、ｎ－ＧａＡｓ層８２を囲うように、電極９４が形成されている。電極９４から離間した領域の絶縁膜７４には、ｎ－ＧａＡｓ層７２に達する開口部８４が形成されており、開口部８４内のｎ－ＧａＡｓ層７２上には、電極９０が形成されている。
　このように、本実施形態による半導体受光素子は、半絶縁性ＧａＡｓ基板７０の表面に対して垂直に形成されたｎ－ＧａＡｓ柱状構造体７８の側壁部分に、ｎ－ＧａＡｓ柱状構造体７８の周囲を囲うように、多重量子井戸構造の活性層８０が形成されている。すなわち、活性層８０の多重量子井戸の積層方向は、半絶縁性ＧａＡｓ基板７０の表面に対して交差する方向、典型的には半絶縁性ＧａＡｓ基板７０の表面に対して垂直な方向である。
　本実施形態による半導体受光素子は、特に限定されるものではないが、例えば赤外線の検知用に使用される受光素子である。
　量子井戸型の赤外線検知器は、赤外線に対して活性な半導体層（活性層）と、その両端に形成された電極とによって形成される。活性層は、量子井戸構造を持ち、量子井戸の束縛準位にはキャリアが束縛されている。検知器に赤外線が入射すると、井戸に束縛されているキャリアが赤外線を吸収して励起され、サブバンド間遷移することで束縛を脱する。電極間に電圧を印加することで励起されたキャリアは電極に集められ、光電流を形成する。検知器に流れる電流量を計測することで、赤外線を検知することができる。
　一般的に、赤外線撮像装置は、赤外線検知器素子を２次元アレイ状に配置して利用する。検知器素子の２次元的配列の作製は、半導体基板上に素子結晶を成長し、これを画素分離することで行われる。このため、量子井戸型の赤外線検知器の場合、基板の表面に対して平行に量子井戸層が形成されるため、画素の配置と量子井戸層とは平行であり、赤外線は量子井戸層に対して垂直に入射する状態で利用される。
　量子井戸に束縛されたキャリアが入射赤外線の吸収によってサブバンド間遷移するためには、入射赤外線が量子井戸に垂直な電界成分を持つ必要がある。赤外線はその進行方向に対して垂直な電界成分のみを持つため、量子井戸層に対して垂直に入射する赤外線は活性層で吸収されない。このため、一般的な量子井戸検知器には、赤外線の進行方向を変えるための回折格子が設けられている。
　しかしながら、回折させたい赤外線の波長によって格子の適切な構造は異なるため、異なる波長に対する赤外線検知器を作製する場合には、それぞれの波長用に個別に回折格子を設計することが求められる。また、回折格子による赤外線の回折角度によっても光吸収確率は変動するため、赤外線の回折角度をも考慮して回折格子を設計することが求められる。
　これに対し、本実施形態による半導体受光素子では、活性層８０の多重量子井戸の積層方向が、半絶縁性ＧａＡｓ基板７０の表面に対して交差する方向、典型的には半絶縁性ＧａＡｓ基板７０の表面に対して垂直な方向になっている。このため、半絶縁性ＧａＡｓ基板７０に対して垂直に入射する赤外線は、量子井戸層に対して垂直な電界成分を有する。したがって、検出対象の赤外光を半絶縁性ＧａＡｓ基板７０の裏面側（図２５において下側）から入射すると、この赤外線は活性層８０において吸収され、電極９０，９４間に流れる電流として検出することができる。
　このため、本実施形態による半導体受光素子では、検出対象の赤外線の進行方向を変えるための回折格子は不要であり、回折格子を形成する工程をなくすことができる。また、検出対象の赤外線の波長毎に回折格子を設計する必要もなく、設計工数も削減することができる。これにより、半導体受光素子の製造コストを大幅に削減することができる。
　次に、本実施形態による半導体受光素子の製造方法について図２６乃至図２９を用いて説明する。
　まず、例えば半絶縁性ＧａＡｓ基板７０上に、例えばＭＯＶＰＥ法により、例えば膜厚５００ｎｍのｎ－ＧａＡｓ層７２を成長する（図２６（ａ））。ＧａＡｓの原料には、例えば、トリエチルガリウム（ＴＥＧａ）とアルシン（ＡｓＨ３）とを用いることができる。ｎ型のドーパントとしては、例えば硫黄（Ｓ）を用いることができ、硫黄の原料としては、例えば硫化水素（Ｈ２Ｓ）を用いることができる。不純物濃度は、例えば５×１０１７ｃｍ－３～１×１０１９ｃｍ－３とする。
　次いで、ｎ－ＧａＡｓ層７２上に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜７４を形成する。
　次いで、フォトリソグラフィにより絶縁膜７４をパターニングし、ｎ－ＧａＡｓ柱状構造体７８の形成予定領域の絶縁膜７４を除去する。
　次いで、絶縁膜７４を除去することにより露出したｎ－ＧａＡｓ層７２上に、Ａｕ等の金属微粒子７６を堆積する（図２６（ｂ））。
　例えば、絶縁膜７４上に、ｎ－ＧａＡｓ柱状構造体７８の形成予定領域を露出するフォトレジスト膜を形成後、このフォトレジスト膜をマスクとして絶縁膜７４を除去する。金属微粒子７６を堆積した後にフォトレジスト膜とともにリフトオフすることにより、ｎ－ＧａＡｓ柱状構造体７８の形成予定領域に選択的に金属微粒子７６を残存させる。
　次いで、例えばＭＯＶＰＥ法により、金属微粒子７６を触媒として、絶縁膜７４で覆われていない領域のｎ－ＧａＡｓ層７２上に、例えば長さが４μｍのｎ－ＧａＡｓ柱状構造体７８を形成する（図２６（ｃ））。ｎ－ＧａＡｓ柱状構造体７８の成長温度は、例えば４５０℃とする。
　次いで、一般的なエッチング技術により、金属微粒子７６を除去する。
　次いで、例えばＭＯＶＰＥ法により、ｎ－ＧａＡｓ柱状構造体７８の側面部分に、多重量子井戸構造の活性層８０と、例えば膜厚２００ｎｍのｎ－ＧａＡｓ層８２とを成長する（図２７（ａ））。
　活性層８０は、例えば、膜厚３０ｎｍのＡｌ０．３Ｇａ０．７Ａｓバリア層の成長と、例えば膜厚２．５ｎｍのＩｎ０．３Ｇａ０．７Ａｓ井戸層の成長とを例えば１０回繰り返した後、さらにＡｌ０．３Ｇａ０．７Ａｓバリア層を成長することにより形成する。成長条件は、例えば成長温度を５００℃とし、Ｇａ原料にＴＥＧａを、Ａｌ原料にトリエチルアルミニウム（ＴＥＡｌ）を、Ａｓ原料にアルシンを、インジウム原料にトリメチルインジウム（ＴＭＩｎ）を、それぞれ用いる。
　ｎ－ＧａＡｓ層８２の不純物濃度は、例えば５×１０１７ｃｍ－３～１×１０１９ｃｍ－３とする。
　次いで、フォトリソグラフィ及びエッチングにより、電極９０，９４の形成予定領域に、ｎ－ＧａＡｓ層７２に達する開口部８４を形成する（図２７（ｂ））。
　次いで、フォトリソグラフィにより、電極９０と電極９４とを分離する分離領域を覆うフォトレジスト膜８６を形成する（図２７（ｃ））。
　次いで、電極９０及び電極９４となる金属膜８８を堆積後、不要部分の金属膜８８をフォトレジスト膜８６とともにリフトオフする。これにより、開口部８４内に、金属膜８８よりなる電極９０を形成する（図２８（ａ））。
　次いで、全面に、レジスト膜９２を塗布する（図２８（ｂ））。
　次いで、一般的なエッチング技術により、ｎ－ＧａＡｓ柱状構造体７８、活性層８０及びｎ－ＧａＡｓ層８２の上面上のレジスト膜９２及び金属膜８８を除去する。これにより、ｎ－ＧａＡｓ層８２の側壁部分に形成された金属膜８８よりなる電極９４を形成する（図２９（ａ））。
　次いで、レジスト膜９２を除去し、本実施形態による半導体受光素子を完成する（図２９（ｂ））。
　このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように多重量子井戸構造を形成するので、赤外線の入射方向を変えることなく高感度で検出することができる。
　［変形実施形態］
　上記実施形態に限らず種々の変形が可能である。
　例えば、第３実施形態に示すアバランシェフォトダイオード型の半導体受光素子において、柱状構造体２０を、第２実施形態による半導体受光素子のような錐台形状としてもよい。
　また、第４実施形態では、第１実施形態による半導体受光素子を用いて２次元受光素子アレイを形成したが、第２又は第３実施形態による半導体受光素子を用いて２次元受光素子アレイを形成してもよい。また、第５乃至第７実施形態による半導体受光素子をアレイ状に配置し、２次元受光素子アレイを形成してもよい。
　また、第３実施形態による半導体受光素子において、第５実施形態による半導体受光素子のＡＰＤ受光部の積層構造を適用してもよい。ガードリング１４，３４を更に設けるようにしてもよい。
　また、第７実施形態では、円柱状の柱状構造体７８を有する半導体受光素子を示したが、第２或いは第５実施形態のように、円錐台状の柱状構造体を有する半導体受光素子としてもよい。
　また、上記第７実施形態では、多重量子井戸構造の活性層８０を有する半導体受光素子を示したが、必ずしも量子井戸層を複数層設ける必要はない。
　また、上記実施形態に記載した半導体受光素子の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
１０…半導体基板
１０Ａ…ｎ－ＩｎＰ基板
１０Ｂ…ｎ－Ｓｉ基板
１２…マスク膜
１４，３４…ガードリング
１６，３６…絶縁膜
１６Ａ，１６Ｂ，５６…シリコン酸化膜
１８，７６…金属微粒子
２０…柱状構造体
２０Ａ…ｎ－ＩｎＰ柱状構造体
２０Ｂ…ｎ－Ｓｉ柱状構造体
２２…第１導電型半導体層
２４…光吸収層
２４Ａ…ＩｎＧａＡｓ光吸収層
２４Ｂ…ＳｉＧｅ光吸収層
２６…グレーデッド層
２８…電界降下層
３０…キャリア増倍層
３２…第２導電型半導体層
３２Ａ…ｐ－ＩｎＰ層
３２Ｂ…ｐ－Ｓｉ層
３８…第２導電型電極
３８Ａ，３８Ｂ…ｐ型電極
４２…レジスト膜
４４…第１導電型電極
４４Ａ，４４Ｂ…ｎ型電極
４６…レンズ
４８…無反射膜
５０…基板
５２…フレネルレンズ
５４，６４…高屈折差グレーティング
５８…パターン
６０…半導体基板
６２…光導波路
６６…ミラー
６８…パッド部
７０…半絶縁性ＧａＡｓ基板
７２…ｎ－ＧａＡｓ層
７４…絶縁膜
７８…ｎ－ＧａＡｓ柱状構造体
８０…活性層
８２…ｎ－ＧａＡｓ層
８４…開口部
８６…フォトレジスト膜
８８…金属膜
９０，９４…電極
９２…レジスト膜
 

Claims (17)

  1. 　第１導電型の半導体基板と、
    　前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、
    　前記柱状構造体を囲うように形成された光吸収層と、
    　前記光吸収層を囲うように形成された半導体層と
    　を有することを特徴とする半導体受光素子。
  2. 　請求項１記載の半導体受光素子において、
    　前記光吸収層と前記半導体層との間に形成されたキャリア増倍層を更に有する
    　ことを特徴とする半導体受光素子。
  3. 　請求項２記載の半導体受光素子において、
    　前記光吸収層と前記キャリア増倍層との間に形成されたグレーデッド層と電界降下層とを更に有する
    　ことを特徴とする半導体受光素子。
  4. 　請求項３記載の半導体受光素子において、
    　前記電界降下層、前記キャリア増倍層及び前記半導体層の上面部に形成された前記第１導電型とは逆導電型の第２導電型の半導体領域を更に有する
    　ことを特徴とする半導体受光素子。
  5. 　請求項１乃至４のいずれか１項に記載の半導体受光素子において、
    　前記半導体層は、前記第１導電型とは逆導電型の第２導電型を有する
    　ことを特徴とする半導体受光素子。
  6. 　請求項１乃至５のいずれか１項に記載の半導体受光素子において、
    　前記半導体基板の第２の表面に形成され、前記光吸収層に入射する光を集光する集光手段を更に有する
    　ことを特徴とする半導体受光素子。
  7. 　請求項１乃至５のいずれか１項に記載の半導体受光素子において、
    　前記半導体基板の第２の表面側に配置された光導波路と、
    　前記光導波路から出力された光の光路を変換して前記光吸収層に入射する光路変換手段とを更に有する
    　ことを特徴とする半導体受光素子。
  8. 　請求項１乃至７のいずれか１項に記載の半導体受光素子において、
    　前記半導体基板に電気的に接続された第１の電極と、
    　前記半導体層に電気的に接続された第２の電極とを更に有する
    　ことを特徴とする半導体受光素子。
  9. 　請求項８記載の半導体受光素子において、
    　前記第２の電極は、前記半導体層の側面部分から前記柱状導電体、前記光吸収層及び前記半導体層の上面上に延在して形成されており、前記上面においてミラーを形成している
    　ことを特徴とする半導体受光素子。
  10. 　請求項１乃至９のいずれか１項に記載の半導体受光素子において、
    　前記柱状構造体の半径をｒ０、前記光吸収層の外周の半径をｒ１、前記光吸収層の吸収係数をａとして、
    　　ｒ１／ｒ０＞ｅｘｐ（ａ／２×１０４）
    の関係を有する
    　ことを特徴とする半導体受光素子。
  11. 　請求項１記載の半導体受光素子において、
    　前記光吸収層は、前記柱状構造体を囲うように形成された筒状の量子井戸層を含む
    　ことを特徴とする半導体受光素子。
  12. 　請求項１１記載の半導体受光素子において、
    　前記半導体層は、前記第１導電型を有する
    　ことを特徴とする半導体受光素子。
  13. 　請求項１１又は１２記載の半導体受光素子において、
    　前記半導体基板に電気的に接続された第１の電極と、
    　前記半導体層に電気的に接続された第２の電極とを更に有する
    　ことを特徴とする半導体受光素子。
  14. 　第１導電型の半導体基板上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、
    　前記柱状構造体を囲うように光吸収層を形成する工程と、
    　前記光吸収層を囲うように半導体層を形成する工程と
    　を有することを特徴とする半導体受光素子の製造方法。
  15. 　請求項１４記載の半導体受光素子の製造方法において、
    　前記光吸収層を形成する工程の後、前記半導体層を形成する工程の前に、前記光吸収層を囲うようにキャリア増倍層を形成する工程を更に有する
    　ことを特徴とする半導体受光素子の製造方法。
  16. 　請求項１４記載の半導体受光素子の製造方法において、
    　前記光吸収層を形成する工程の後、前記キャリア増倍層を形成する工程の前に、前記光吸収層を囲うようにグレーデッド層を形成する工程と、前記グレーデッド層を囲うように電界降下層を形成する工程とを更に有する
    　ことを特徴とする半導体受光素子の製造方法。
  17. 　請求項１４記載の半導体受光素子の製造方法において、
    　前記光吸収層を形成する工程では、前記柱状構造体を囲うように配置された筒状の量子井戸層を含む前記光吸収層を形成する
    　ことを特徴とする半導体受光素子の製造方法。
     
PCT/JP2012/073804 2012-09-18 2012-09-18 半導体受光素子及びその製造方法 WO2014045334A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014536426A JP6024755B2 (ja) 2012-09-18 2012-09-18 半導体受光素子及びその製造方法
PCT/JP2012/073804 WO2014045334A1 (ja) 2012-09-18 2012-09-18 半導体受光素子及びその製造方法
US14/657,328 US9553224B2 (en) 2012-09-18 2015-03-13 Semiconductor photodetector element and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/073804 WO2014045334A1 (ja) 2012-09-18 2012-09-18 半導体受光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/657,328 Continuation US9553224B2 (en) 2012-09-18 2015-03-13 Semiconductor photodetector element and method

Publications (1)

Publication Number Publication Date
WO2014045334A1 true WO2014045334A1 (ja) 2014-03-27

Family

ID=50340694

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/073804 WO2014045334A1 (ja) 2012-09-18 2012-09-18 半導体受光素子及びその製造方法

Country Status (3)

Country Link
US (1) US9553224B2 (ja)
JP (1) JP6024755B2 (ja)
WO (1) WO2014045334A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742386A (zh) * 2016-02-25 2016-07-06 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
JP2017183453A (ja) * 2016-03-30 2017-10-05 技術研究組合光電子融合基盤技術研究所 ＳｉＧｅフォトダイオード
JP2020145352A (ja) * 2019-03-07 2020-09-10 株式会社東芝 受光装置及び距離計測装置
US11309347B2 (en) * 2020-02-11 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit photodetector

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2908341B1 (en) * 2014-02-18 2018-07-11 ams AG Semiconductor device with surface integrated focusing element
CN106972071B (zh) * 2017-04-26 2019-03-01 深圳市弘正光电有限公司 螺旋盘形分布功能层的光电探测器
JP6790004B2 (ja) 2018-02-20 2020-11-25 株式会社東芝 半導体受光素子およびその製造方法
CN109545804B (zh) * 2018-12-27 2021-04-02 中国科学院长春光学精密机械与物理研究所 光侧面入射的蓝光增敏硅雪崩光电二极管阵列器件
CN111755536B (zh) * 2020-07-02 2022-09-09 Nano科技(北京)有限公司 一种光电探测装置及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267708A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 光半導体装置の電極構造
JP2005217188A (ja) * 2004-01-29 2005-08-11 Hamamatsu Photonics Kk 半導体光検出装置及び製造方法
JP2005276969A (ja) * 2004-03-24 2005-10-06 Fujitsu Ltd アバランシェフォトダイオード
JP2007094193A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 光通信モジュール
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
JP2012502466A (ja) * 2008-09-04 2012-01-26 クナノ アーベー ナノ構造のフォトダイオード
JP2012064772A (ja) * 2010-09-16 2012-03-29 Sharp Corp ダイオード

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283786A (ja) 1996-04-19 1997-10-31 Nec Corp 導波路型半導体受光素子とその製造方法
JP4184162B2 (ja) * 2002-10-30 2008-11-19 富士通株式会社 半導体受光装置
WO2005008787A1 (ja) 2003-07-18 2005-01-27 Japan Science And Technology Agency 光検出素子
US7129488B2 (en) * 2003-12-23 2006-10-31 Sharp Laboratories Of America, Inc. Surface-normal optical path structure for infrared photodetection
CN1850580A (zh) 2005-04-22 2006-10-25 清华大学 超晶格纳米器件及其制作方法
JP4755854B2 (ja) 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
JP4864837B2 (ja) 2007-08-22 2012-02-01 日本電信電話株式会社 ナノレーザ構造の作製方法
JP2010086892A (ja) * 2008-10-02 2010-04-15 Sony Corp 面状光源装置及び液晶表示装置組立体
WO2010144438A1 (en) * 2009-06-08 2010-12-16 Wake Forest University Photovoltaic device with frequency conversion region
JP2011124450A (ja) 2009-12-11 2011-06-23 Nec Corp 半導体受光素子
KR20150098246A (ko) * 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
US20130112236A1 (en) * 2011-11-04 2013-05-09 C/O Q1 Nanosystems (Dba Bloo Solar) Photovoltaic microstructure and photovoltaic device implementing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267708A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 光半導体装置の電極構造
JP2005217188A (ja) * 2004-01-29 2005-08-11 Hamamatsu Photonics Kk 半導体光検出装置及び製造方法
JP2005276969A (ja) * 2004-03-24 2005-10-06 Fujitsu Ltd アバランシェフォトダイオード
JP2007094193A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 光通信モジュール
JP2012502466A (ja) * 2008-09-04 2012-01-26 クナノ アーベー ナノ構造のフォトダイオード
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
JP2012064772A (ja) * 2010-09-16 2012-03-29 Sharp Corp ダイオード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742386A (zh) * 2016-02-25 2016-07-06 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
JP2017183453A (ja) * 2016-03-30 2017-10-05 技術研究組合光電子融合基盤技術研究所 ＳｉＧｅフォトダイオード
JP2020145352A (ja) * 2019-03-07 2020-09-10 株式会社東芝 受光装置及び距離計測装置
JP7273545B2 (ja) 2019-03-07 2023-05-15 株式会社東芝 受光装置及び距離計測装置
US11309347B2 (en) * 2020-02-11 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit photodetector
US11923396B2 (en) 2020-02-11 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit photodetector

Also Published As

Publication number Publication date
US9553224B2 (en) 2017-01-24
JP6024755B2 (ja) 2016-11-16
JPWO2014045334A1 (ja) 2016-08-18
US20150187972A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
JP6024755B2 (ja) 半導体受光素子及びその製造方法
US20200194490A1 (en) High efficiency wide spectrum sensor
US10714531B2 (en) Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
US8384007B2 (en) Nano wire based passive pixel image sensor
JP5985670B2 (ja) ナノワイヤを有する垂直フォトゲート（ｖｐｇ）ピクセル構造
US8022390B1 (en) Lateral conduction infrared photodetector
KR20180008327A (ko) 이중 대역 광검출기 및 이의 제작 방법
US7936034B2 (en) Mesa structure photon detection circuit
JP7381486B2 (ja) 傾斜半導体メタマテリアルによる反射および回折の制御
JP5433948B2 (ja) 半導体受光素子
US8618622B2 (en) Photodetector optimized by metal texturing provided on the rear surface
JP2009124145A (ja) 前面照射型アバランシェ・フォトダイオード
US20100133637A1 (en) Avalanche photodiode
JP2011035114A (ja) メサ型フォトダイオード及びその製造方法
EP3769343B1 (en) Photodetector
US10312390B2 (en) Light receiving device and method of producing light receiving device
JP7024976B2 (ja) 受光素子及び近赤外光検出器
JP2010278406A (ja) アバランシェホトダイオード及びこれを用いた光受信モジュール
US20210327942A1 (en) Germanium based focal plane array for the short infrared spectral regime
Li et al. Review on III–V semiconductor nanowire array infrared photodetectors
US6747296B1 (en) Avalanche photodiode multiplication region and avalanche photodiode with low impact ionization rate ratio
WO2024032172A1 (zh) Ⅲ-ⅴ族半导体光电探测器和光接收模块
CN117650190B (zh) 一种适用于非偏振光的等离激元电极光电探测器
CN218299812U (zh) 一种雪崩光电探测器结构
KR20180019269A (ko) 반도체 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12884812

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014536426

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12884812

Country of ref document: EP

Kind code of ref document: A1