JPWO2014045334A1 - 半導体受光素子及びその製造方法 - Google Patents

半導体受光素子及びその製造方法 Download PDF

Info

Publication number
JPWO2014045334A1
JPWO2014045334A1 JP2014536426A JP2014536426A JPWO2014045334A1 JP WO2014045334 A1 JPWO2014045334 A1 JP WO2014045334A1 JP 2014536426 A JP2014536426 A JP 2014536426A JP 2014536426 A JP2014536426 A JP 2014536426A JP WO2014045334 A1 JPWO2014045334 A1 JP WO2014045334A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor
receiving element
light receiving
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014536426A
Other languages
English (en)
Other versions
JP6024755B2 (ja
Inventor
研一 河口
研一 河口
安岡 奈美
奈美 安岡
裕泰 山下
裕泰 山下
中田 義昭
義昭 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2014045334A1 publication Critical patent/JPWO2014045334A1/ja
Application granted granted Critical
Publication of JP6024755B2 publication Critical patent/JP6024755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02327Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281Shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Light Receiving Elements (AREA)

Abstract

第1導電型の半導体基板と、前記半導体基板の第1の表面上に形成された前記第1導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層とを有する。

Description

本発明は、半導体受光素子及びその製造方法に関する。
イメージングアレイの小型化や高密度集積化に向けて、小型で高性能な半導体受光素子が求められている。一般的な半導体受光素子としては、基板の平面上に光吸収層と導電層とを積層し、膜面に対して垂直に光を入射する表面受光型の半導体受光素子が知られている。
特開平09−283786号公報 特開2006−303508号公報 特開2006−339413号公報 特開2011−124450号公報 国際公開第2005/008787号パンフレット
しかしながら、上記従来の平面受光型の半導体受光素子では、有効に電界を印加してキャリアを引き抜くために積層可能な光吸収層の膜厚に制限があった。このため、面内サイズを小さくすると受光面積が小さくなり感度が低下してしまう。
本発明の目的は、受光感度を損なうことなく小型化を可能にしうる受光素子及びその製造方法を提供することにある。
実施形態の一観点によれば、第1導電型の半導体基板と、前記半導体基板の第1の表面上に形成された前記第1導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層とを有する半導体受光素子が提供される。
また、実施形態の他の観点によれば、第1導電型の半導体基板上に、前記第1導電型の半導体よりなる柱状構造体を形成する工程と、前記柱状構造体を囲うように光吸収層を形成する工程と、前記光吸収層を囲うように半導体層を形成する工程とを有する半導体受光素子の製造方法が提供される。
開示の半導体受光素子及びその製造方法によれば、半導体基板上に形成された柱状構造体を囲うように円筒状に光吸収層を配置するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
図1は、第1実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。 図2は、半導体受光素子の受光面直径と規格化吸収量との関係を示すグラフである。 図3は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフ(その1)である。 図4は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフ(その2)である。 図5は、第1実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図(その1)である。 図6は、第1実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図(その2)である。 図7は、第1実施形態による半導体受光素子の製造方法を示す工程断面図(その1)である。 図8は、第1実施形態による半導体受光素子の製造方法を示す工程断面図(その2)である。 図9は、第1実施形態による半導体受光素子の製造方法を示す工程断面図(その3)である。 図10は、第2実施形態による半導体受光素子の構造を示す概略断面図である。 図11は、第3実施形態による半導体受光素子の構造を示す概略断面図である。 図12は、第4実施形態による半導体受光素子の構造を示す概略断面図である。 図13は、第5実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。 図14は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。 図15は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。 図16は、MB積と光吸収層の膜厚との関係を示すグラフである。 図17は、第5実施形態による半導体受光素子の製造方法を示す工程断面図(その1)である。 図18は、第5実施形態による半導体受光素子の製造方法を示す工程断面図(その2)である。 図19は、第5実施形態による半導体受光素子の製造方法を示す工程断面図(その3)である。 図20は、第5実施形態による半導体受光素子の製造方法を示す工程断面図(その4)である。 図21は、第5実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図(その1)である。 図22は、第5実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図(その2)である。 図23は、第6実施形態による半導体受光素子の構造を概略断面図(その1)である。 図24は、第6実施形態による半導体受光素子の構造を概略断面図(その2)である。 図25は、第7実施形態による半導体受光素子の構造を概略断面図である。 図26は、第7実施形態による半導体受光素子の製造方法を示す工程断面図(その1)である。 図27は、第7実施形態による半導体受光素子の製造方法を示す工程断面図(その2)である。 図28は、第7実施形態による半導体受光素子の製造方法を示す工程断面図(その3)である。 図29は、第7実施形態による半導体受光素子の製造方法を示す工程断面図(その4)である。
[第1実施形態]
第1実施形態による半導体受光素子及びその製造方法について図1乃至図9を用いて説明する。
図1は、本実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。図2は、半導体受光素子の受光面直径と規格化吸収量との関係を示すグラフである。図3及び図4は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフである。図5及び図6は、本実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図である。図7乃至図9は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体受光素子の構造について図1を用いて説明する。図1(a)は本実施形態による半導体受光素子の平面図であり、図1(b)は図1(a)のA−A′線断面図である。
第1導電型の半導体基板10上には、第1導電型(p型又はn型)の半導体よりなる柱状構造体20が形成されている。柱状構造体20が形成された領域を除く半導体基板10上には、絶縁膜16が形成されている。絶縁膜16上に突出する柱状構造体20の側壁部分には、柱状構造体20の周囲を囲うようにi型半導体層よりなる光吸収層24が形成されている。光吸収層24の側壁部分には、光吸収層24の周囲を囲うように第2導電型(n型又はp型)の半導体層32が形成されている。半導体層32の側壁部分には、半導体層32の周囲を囲うように第2導電型電極38が形成されている。半導体基板10の裏面には、第1導電型電極44が形成されている。
このように、本実施形態による半導体受光素子は、柱状構造体20、光吸収層24及び半導体層32によりpin接合が形成されたpin接合型フォトダイオードである。光吸収層24及び半導体層32は柱状構造体20を囲うように、柱状構造体20を中心とした同心円筒状に配置されており、pin接合も半導体基板10に垂直な円筒状に形成される。
検出対象の光は、半導体基板10の上方(図1(b)において上側)から入射される。また、第1導電型電極44及び第2導電型電極38を介してpin接合に印加される電界の印加方向、すなわちキャリアの移動方向は、pin接合を形成する円筒の直径方向である。すなわち、検出対象の光の入射方向と、pin接合に印加される電界の印加方向とは、互いに交差する方向である。
したがって、本実施形態による半導体受光素子では、検出対象の光の入射方向に沿った光吸収層24の厚さ(高さ)により受光感度を制御することができ、キャリアの移動方向に沿った光吸収層24の厚さ(膜厚)により高速応答特性を制御することができる。光吸収層24の高さと膜厚は独立して制御することが可能であり、これにより、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。
光吸収層における全吸収量Aは、光吸収層の表面積をS、光吸収層の膜厚をt、光吸収層における光吸収係数をaとして、式(1)のように表される。
A∝S(1/a)(1−e−at) …(1)
式(1)の関係をもとにして検討した結果、本願発明者等は、本実施形態による半導体受光素子を用いることで、光吸収量を低下させることなく、受光面積を縮小できることをも新たに見出した。
図2に、典型的な直接遷移型半導体を想定した、光吸収係数aが10−4cm−1の光吸収層を用いた場合における、受光面直径に対する規格化吸収量(式(1)の右辺に相当)を計算した結果を示す。図中、比較例は光吸収層の膜厚が1μmの平面受光型の半導体受光素子の場合であり、実施例は直径100nm、長さ3μmの柱状構造体20の側壁部分に光導電層を設けた本実施形態の半導体受光素子の場合である。
図2に示すように、実施例の半導体受光素子では、同等の光吸収量を得るための受光面直径を、比較例の半導体受光素子よりも小さくすることができる。例えば、受光面の直径が100μmである比較例の半導体受光素子と同等の光吸収量を実現する場合、実施例の半導体受光素子では受光面の直径を75μmにまで縮小することができる。
このように、本実施形態による半導体受光素子によれば、光吸収量を低下することなく、受光面の面積を縮小することができる。
また、実施例の半導体受光素子は、受光面の面積Sを同じにした場合においても、比較例の半導体受光素子よりも光吸収量を大きくすることができる。
光吸収量の比Rは、柱状構造体20の半径をr、柱状構造体20の長さ(高さ)をh、光吸収層24の半径(外径)をr、光吸収層24の膜厚をt、光吸収層24の光吸収係数をaとして、式(2)のように表される。
R=(1−r /r )((1−e−ah)/e−at) …(2)
図3に、典型的な直接遷移型半導体を想定した、光吸収係数aが10−4cm−1の光吸収層を用いた場合における、柱状構造体20に対する光吸収層24の面積の割合に対する増大係数を計算した結果を示す。図3の計算例は、光吸収層の膜厚が0.8μmの平面受光型の半導体受光素子(比較例)と比較したものであり、柱状構造体20の長さを4μmとして計算を行った。
増大係数(Enhancement factor)は1よりも大きければ比較例の半導体受光素子よりも光吸収量が大きいことを示す。図3の例では、比較例の半導体受光素子よりも最大で75%程度、光吸収量を大きくできることが判る。
また、本願発明者等は、更に検討を進めた結果、間接遷移型半導体を光吸収層とする半導体受光素子、例えばSiGe系受光素子において間接遷移領域の波長で使用する際に特に効果が大きいことを新たに見出した。
図4に、光吸収係数aが10cm−1の間接遷移型半導体の光吸収層を用いた場合における、柱状構造体20に対する光吸収層24の面積の割合に対する増大係数を計算した結果を示す。図4の計算例は、光吸収層の膜厚が0.8μmの平面受光型の半導体受光素子(比較例)と比較したものであり、柱状構造体20の長さを4μmとして計算を行った。
図4の例では、比較例の半導体受光素子よりも最大で400%程度、光吸収量を大きくできることが判る。
なお、柱状構造体20は光の吸収に寄与しないため、柱状構造体20の表面積に対して光吸収層24の表面積をある値以上に大きくしたときに効果が得られる。本願発明者等が検討を進めた結果、その境界が近似的に式(3)のように表されることを新たに見出した。
/r>exp(a/2×10) …(3)
本実施形態による半導体受光素子は、以下の副次的な効果がある。第1点は、pn接合方向で見たときに光吸収層24の膜厚が薄いため、高速応答が可能という点である。第2点は、やはりpn接合方向で見たときに光吸収層24が薄いため、低い逆バイアスで動作が可能となる点である。効果の程度としては、同じ電界をかけるために必要なバイアスは膜厚に比例することから、本実施形態による半導体受光素子の径方向の膜厚が従来型の膜厚の1/2となれば、バイアスも半分に低減することが可能となる。第3点は、円筒状にpn接合が形成されているため、漏れ電流が抑制できる点である。
図5及び図6は、本実施形態による半導体受光素子の具体的な構成例を示す図である。
図5は、光吸収層24をi−InGaAs層により形成した半導体受光素子の例である。
n−InP基板10A上には、n−InP柱状構造体20Aが形成されている。n−InP柱状構造体20Aが形成された領域を除くn−InP基板10A上には、シリコン酸化膜16Aが形成されている。絶縁膜16A上に突出するn−InP柱状構造体20Aの側壁部分には、i−InGaAs光吸収層24Aが形成されている。i−InGaAs光吸収層24Aの側壁部分には、p−InP層32Aが形成されている。p−InP層32Aの側壁部分には、p型電極38Aが形成されている。n−InP基板10Aの裏面には、n型電極44Aが形成されている。
図6は、光吸収層24をi−SiGe層により形成した半導体受光素子の例である。
n−Si基板10B上には、n−Si柱状構造体20Bが形成されている。n−Si柱状構造体20Bが形成された領域を除くn−Si基板10B上には、シリコン酸化膜16Bが形成されている。絶縁膜16B上に突出するn−Si柱状構造体20Bの側壁部分には、i−SiGe光吸収層24Bが形成されている。i−SiGe光吸収層24Bの側壁部分には、p−Si層32Bが形成されている。p−Si層32Bの側壁部分には、p型電極38Bが形成されている。n−Si基板10Bの裏面には、n型電極44Bが形成されている。
なお、本実施形態による半導体受光素子の構成材料は、図5及び図6に限定されるものではなく、pin接合型フォトダイオードを形成する種々の材料の組み合わせを適宜選択することができる。また、各部の導電型を逆導電型としてもよい。
また、柱状構造体20の断面形状は、必ずしも円形である必要はない。例えば、三角形や六角形等の多角形形状でもよいし、楕円形状でもよい。
次に、本実施形態による半導体受光素子の製造方法について図7乃至図9を用いて説明する。ここでは、図5に示す半導体受光素子を例にして製造方法を説明するが、他の材料を用いた半導体受光素子についても同様の方法により製造することができる。
まず、不純物濃度が例えば5×1017cm−3〜1×1019cm−3のn−InP基板10A上に、例えばCVD法により、マスクとなるシリコン酸化膜16Aを形成する。
次いで、n−InP柱状構造体20Aの形成予定領域のシリコン酸化膜16Aを除去し、シリコン酸化膜16Aを除去することにより露出したn−InP基板10A上に、Au等の金属微粒子18を堆積する(図7(a))。
例えば、シリコン酸化膜16A上に、n−InP柱状構造体20Aの形成予定領域を露出するフォトレジスト膜(図示せず)を形成後、このフォトレジスト膜をマスクとしてn−InP柱状構造体20Aの形成予定領域のシリコン酸化膜16Aを除去する。金属微粒子を堆積した後にフォトレジスト膜を除去することにより、n−InP柱状構造体20Aの形成予定領域に選択的に金属微粒子18を残存させる。
次いで、例えばMOVPE法により、金属微粒子18を触媒として、シリコン酸化膜16Aで覆われていない領域のn−InP基板10上に、例えば半径が100nmで長さが4μmのn−InP柱状構造体20Aを形成する(図7(b))。InPの原料としては、特に限定されるものではないが、例えば、トリメチルインジウム(TMIn)とホスフィン(PH)とを用いることができる。n型のドーパントとして硫黄(S)を用いる場合にあっては、例えば、硫化水素(HS)を原料として用いる。不純物濃度は、例えば、5×1017cm−3〜1×1019cm−3程度とする。成長温度は、例えば380℃〜400℃、V/III比(PHとTMIとの流量比)は、例えば100〜500程度とする。
次いで、一般的なエッチング技術により、n−InP柱状構造体20Aの先端部に残存する金属微粒子18を除去する。
次いで、例えばMOVPE法により、n−InP柱状構造体20Aの側面部分に、例えば膜厚が400nm程度のi−InGaAS光吸収層24Aを形成する。InGaAsの原料としては、特に限定されるものではないが、例えば、TMInと、トリエチルガリウム(TEGa)と、アルシン(ASH)とを用いることができる。
こうして半径(r)が100nmのn−InP柱状構造体20Aと、半径(r)が500nmのi−InGaAS光吸収層24Aとを形成する。なお、この関係を式(3)に当てはめると、
/r=500/100=5>exp(10/2×10
となり、式(3)の関係を満たす。
次いで、例えばMOVPE法により、i−InGaAS光吸収層24Aが形成されたn−InP柱状構造体20Aの側面部分に、p−InP層32Aを形成する(図7(c))。InPの原料としては、特に限定されるものではないが、例えば、TMInとPHとを用いることができる。p型のドーパントとして亜鉛(Zn)を用いる場合にあっては、例えば、ジエチル亜鉛(DEZ)を原料として用いる。不純物濃度は、例えば、5×1017cm−3〜1×1019cm−3程度とする。
なお、i−InGaAS光吸収層24A及びp−InP層32Aは、成長条件を適宜制御することにより、n−InP柱状構造体20Aの側面部に選択的に形成することもできるし、n−InP柱状構造体20Aの上端部上をも覆うように形成することもできる。
例えば、成長温度を530℃〜580℃とし、InGaASについてはV/III比(AsHとTMI+TEGとの流量比)を300〜1000、InPについてはV/III比(PHとTMIとの流量比)を1000〜3000として成長を行う。これにより、i−InGaAS光吸収層24A及びp−InP層32Aを、n−InP柱状構造体20Aの側面部に選択的に、すなわちn−InP柱状構造体20Aの径方向に成長することができる。
或いは、成長温度を450℃〜500℃とし、InGaASについてはV/III比(AsHとTMI+TEGとの流量比)を20〜60、InPについてはV/III比(PHとTMIとの流量比)を100〜300として成長を行う。これにより、i−InGaAS光吸収層24A及びp−InP層32Aを、n−InP柱状構造体20Aの上端部をも覆うように形成することができる。
図7(c)に示す例ではi−InGaAS光吸収層24A及びp−InP層32Aを、n−InP柱状構造体20Aの側面部に選択的に形成しているが、n−InP柱状構造体20Aの上端部上をも覆うように形成してもよい。
次いで、例えばCVD法によりシリコン酸化膜を堆積後、フォトリソグラフィ及びエッチングによりこのシリコン酸化膜をパターニングする。これにより、n−InP柱状構造体20A、i−InGaAS光吸収層24A及びp−InP層32Aの上面部に、シリコン酸化膜よりなる絶縁膜36を選択的に残存させる(図8(a))。
次いで、全面に、例えばスパッタ法により、p型電極38Aとなる金属膜38aを堆積する(図8(b))。
次いで、全面に、レジスト膜42を堆積する(図8(c))。
次いで、n−InP柱状構造体20Aの上面が露出するまで、レジスト膜42、金属膜38a及び絶縁膜36をエッチングし、p型電極38Aを形成する(図9(a))。なお、絶縁膜36は必ずしも除去する必要はなく、n−InP柱状構造体20A上、i−InGaAS光吸収層24A上及びp−InP層32A上に残存させるようにしてもよい。
n−InP柱状構造体20Aの上端部上をも覆うようにi−InGaAS光吸収層24A及びp−InP層32Aを形成した場合には、本工程においてn−InP柱状構造体20Aの上面上のi−InGaAS光吸収層24A及びp−InP層32Aも除去する。
次いで、レジスト膜42を除去する(図9(b))。
次いで、n−InP基板10Aの裏面を加工した後にn型電極44Aを形成し、本実施形態による半導体受光素子を完成する(図9(c))。
なお、光吸収層24をi−SiGe層により形成した図6に示す半導体受光素子の場合は、SiGeの成長原料として、例えばジシラン(Si)及びゲルマン(GeH)を用いることができる。
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にpin構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
[第2実施形態]
第2実施形態による半導体受光素子及びその製造方法について図10を用いて説明する。図1乃至図9に示す第1実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図10は、本実施形態による半導体受光素子の構造を示す概略断面図である。
本実施形態による半導体受光素子は、図10に示すように、柱状構造体20が円錐台形状を有している点で、円柱形状を有している第1実施形態による半導体受光素子と異なっている。
柱状構造体20は、必ずしも上端部と下端部の径が同じである円柱形状である必要はなく、上端部の径と下端部の径とが異なった錐台形状としてもよい。錐台形状は、上端部の径が下端部の径より大きくてもよいが、半導体基板10と柱状構造体20との間の接触面積が大きくなり界面抵抗を小さくできる等の観点から、上端部の径が下端部の径より小さい方が好ましい。
また、柱状構造体20の断面形状は、必ずしも円形である必要はない。例えば、三角形や六角形等の多角形形状でもよいし、楕円形状でもよい。また、柱状構造体20の側面部の傾きは、必ずしも一定である必要はない。
本実施形態による半導体受光素子の製造方法は、柱状構造体20の成長条件が異なるほかは第1実施形態による半導体受光素子の製造方法と同様である。
柱状構造体20は、成膜条件を適宜設定することにより、第1実施形態に示すような円柱状にすることもできるし、本実施形態に示すような円錐台形状にすることもできる。
例えば、第1実施形態に示したようなテーパのないn−InP柱状構造体20Aは、前述のように、成長温度を例えば380℃〜400℃、V/III比(PHとTMIとの流量比)を例えば100〜500程度とすることにより、形成することができる。一般的には、成長温度が高く、V/III比が大きくなると、柱状構造体20の軸方向の成長時に底部からの径方向成長が起こりやすくなるため、徐々にテーパを生じる。テーパの程度が小さい場合は、微量の塩化水素(HCl)を成長時に同時に供給することによって、軸方向成長時の径方向成分をエッチングしてテーパを抑制することもできる。
一方、本実施形態のようにテーパを有する錐台形状のn−InP柱状構造体20Aを形成する場合には、成長温度を高めに、V/III比を大きめに設定する。例えば、成長温度を例えば420℃〜450℃、V/III比(PHとTMIとの流量比)を例えば500〜1000程度とする。これにより、錐台形状のn−InP柱状構造体20Aを形成することができる。
InPよりなる柱状構造体20のみならず、他の材料よりなる柱状構造体20を形成する場合にも、同様の手法によって柱状構造体20の形状を制御することができる。
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にpin構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
[第3実施形態]
第3実施形態による半導体受光素子及びその製造方法について図11を用いて説明する。図1乃至図10に示す第1及び第2実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図11は、本実施形態による半導体受光素子の構造を示す概略断面図である。
はじめに、本実施形態による半導体受光素子の構造について図11を用いて説明する。
−InP基板等の半導体基板10上には、p−InP等よりなる柱状構造体20が形成されている。柱状構造体20が形成された領域を除く半導体基板10上には、シリコン酸化膜等よりなる絶縁膜16が形成されている。絶縁膜16上に突出する柱状構造体20の側壁部分には、n−InGaAs等よりなる光吸収層24が形成されている。光吸収層24の側壁部分には、n−InP等よりなるキャリア増倍層30が形成されている。キャリア増倍層30の側壁部分には、n−InP等よりなる半導体層32が形成されている。半導体層32の側壁部分には、第2導電型(n型)電極38が形成されている。半導体基板10の裏面には、第1導電型(p型)電極44が形成されている。
このように、本実施形態による半導体受光素子は、図1に示す半導体受光素子の光吸収層24と半導体層32との間にキャリア増倍層30を更に配した、いわゆるアバランシェフォトダイオード(APD)型の受光素子である。
APD型の受光素子の場合にも、第1及び第2実施形態に示したpin型の受光素子の場合と同様、高速応答が可能、低電圧動作が可能、漏れ電流の抑制が可能、といった効果を実現することができる。
本実施形態による半導体受光素子の製造方法は、光吸収層24を形成する工程の後、半導体層32を形成する工程の前に、キャリア増倍層30を形成する工程を更に有するほかは、図7乃至図9に示す第1実施形態による半導体受光素子の製造方法と同様である。
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にAPD構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
[第4実施形態]
第4実施形態による半導体受光素子及びその製造方法について図12を用いて説明する。図1乃至図11に示す第1乃至第3実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図12は、本実施形態による半導体受光素子の構造を示す概略断面図である。
本実施形態による半導体受光素子は、図12に示すように、第1実施形態による半導体受光素子を1つの受光素子として、一枚の半導体基板10上に複数の受光素子を2次元アレイ状に配置した2次元受光素子アレイである。複数の受光素子が形成された半導体基板10上には、表面にフレネルレンズ52が形成された基板50が配置されており、受光素子に効率的に入射光を入射できるようになっている。
第1実施形態による半導体受光素子は、前述のように、面内サイズが小さく受光感度が高いものである。したがって、これを用いて2次元アレイ素子を形成することにより、受光感度を落とすことなく装置を小型化することができる。
なお、図12には、第1実施形態による半導体受光素子を用いて2次元受光素子アレイを形成した例を示したが、第2又は第3実施形態による半導体受光素子を用いて2次元受光素子アレイを形成してもよい。
[第5実施形態]
第5実施形態による半導体受光素子及びその製造方法について図13乃至図22を用いて説明する。図1乃至図12に示す第1乃至第4実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図13は、本実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。図14は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。図15は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。図16は、MB積と光吸収層の膜厚との関係を示すグラフである。図17乃至図20は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。図21及び図22は、本実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図である。
はじめに、本実施形態による半導体受光素子の構造について図13を用いて説明する。図13(a)は本実施形態による半導体受光素子の平面図であり、図13(b)は図13(a)のA−A′線断面図である。
第1導電型の半導体基板10上には、第1導電型の半導体よりなる柱状構造体20が形成されている。半導体基板10としては、特に限定されるものではないが、例えばn−InP基板を適用することができる。柱状構造体20は、特に限定されるものではないが、例えばn−InPにより形成することができる。
柱状構造体20の側壁部分には、柱状構造体20の周囲を囲うように、第1導電型の半導体層22が形成されている。半導体層22は、特に限定されるものではないが、例えばn−InP層により形成することができる。
半導体層22の側壁部分には、半導体層22の周囲を囲うように、光を吸収するi型半導体層よりなる光吸収層24が形成されている。光吸収層24は、特に限定されるものではないが、例えば、i−InGaAs層により形成することができる。
光吸収層24の側壁部分には、光吸収層24の周囲を囲うように、グレーデッド層26が形成されている。グレーデッド層26は、特に限定されるものではないが、例えばi−InGaAsP層により形成することができる。グレーデッド層26は、光吸収層24と後述の電界降下層28との間におけるエネルギーバンドの不連続性を補間するための層であり、例えばInGaAs組成からInP組成へ徐々に或いは段階的に変化する層である。
グレーデッド層26の側壁部分には、グレーデッド層26の周囲を囲うように、電界強度を降下させる第1導電型の半導体層よりなる電界降下層28が形成されている。電界降下層28は、特に限定されるものではないが、例えばn−InP層により形成することができる。
電界降下層28の側壁部分には、電界降下層28の周囲を囲うように、アバランシェ増幅を生じさせるi型半導体層よりなるキャリア増倍層30が形成されている。キャリア増倍層30は、特に限定されるものではないが、例えばi−InP層により形成することができる。
キャリア増倍層30の側壁部分には、キャリア増倍層30の周囲を囲うように、第2導電型(p型又はn型)の半導体層32が形成されている。半導体層32は、特に限定されるものではないが、例えばp−InP層により形成することができる。
柱状構造体20、半導体層22、光吸収層24、グレーデッド層26、電界降下層28、キャリア増倍層30及び半導体層32の上端部上には、絶縁膜36が形成されている。絶縁膜36上には、半導体層32の側壁部分に延在するように、第2導電型電極38が形成されている。
光吸収層24、グレーデッド層26、電界降下層28、キャリア増倍層30及び半導体層32と半導体基板10との境界部分の半導体基板10内には、ガードリング14が形成されている。また、光吸収層24、グレーデッド層26、電界降下層28、キャリア増倍層30及び半導体層32と絶縁膜36との境界部分の光吸収層24、グレーデッド層26、電界降下層28、キャリア増倍層30及び半導体層32内には、ガードリング34が形成されている。なお、ガードリング14,34は、必ずしも形成する必要はないが、高電界によるエッジブレイクダウンを防止する観点からは形成することが望ましい。
こうして、半導体基板10の表面側(図13(b)において上側)に、APD受光部が形成されている。
APD受光部に隣接する半導体基板10の表面上には、第1導電型電極44が形成されている。
APD受光部が形成された部分に対向する半導体基板10の裏面(図13(b)において下側)は、球面状に加工されており、レンズ46を形成している。レンズ46が形成された半導体基板10の裏面には、無反射膜48が形成されている。
このように、本実施形態による半導体受光素子は、半導体基板10の裏面側から入射される光をAPD受光部において検出するAPD型の受光素子である。光吸収層24は柱状構造体20を囲うように、柱状構造体20を中心とした同心円筒状に配置されており、APDの積層構造も半導体基板10に垂直な円筒状に形成される。
半導体基板10の裏面側(図13(b)において下側)から入射される検出対象の光は、レンズ46により集光されてAPD受光部に入射される。また、第1導電型電極44及び第2導電型電極38を介してAPDの積層構造に印加される電界の印加方向、すなわちキャリアの移動方向は、APDの積層構造を形成する円筒の直径方向である。すなわち、検出対象の光の入射方向と、APDの積層構造に印加される電界の印加方向とは、互いに交差する方向である。
受光素子の高速応答特性を改善するためには、キャリアが走行する時間を短くするために、光吸収層を薄くすることが望ましい。一方、光の吸収効率を高くするためには、光の吸収長以上に光吸収層を厚くすることが望ましい。
pn接合面に垂直に光を入射する一般的な受光素子の構造では、これら要求は相反するものであり、例えば10Gbps以上のような高速システム用の受光素子では、高速応答特性と良好な量子効率とを同時に実現することは難しい。
10Gbps以上の応答速度のAPD、例えば40Gbps用APDを実現するためには走行時間の短縮のために光吸収層の膜厚を更に薄くすることが求められる。そのためpn接合面に垂直に光を入射する構造では、量子効率は低下する一方である。そのうえ、増倍機構を持つAPDの応答速度の制限要因は、キャリアの走行時間のほかにキャリア増倍層での増倍時間が追加される。よって、これらの要因を考慮してAPDのMB積を設計することが求められる。
40Gpbsの基幹ネットワークでは、ビットレートの70%である28GHzの帯域が必要となる。最適増倍率7倍で動作させるためには、MB積200GHz以上の値が求められる。ところが、10Gbps用APDで実績のあるInPキャリア増倍層においてこのような高いMB積を再現よく安定に実現させる技術は、まだない。
増倍層にInP材料を用いて更なる高速化を狙う場合は、光吸収層、増倍層を今まで以上に薄くすることが不可欠である。また、その上で量子効率の値が維持される必要がある。
この点、本実施形態による半導体受光素子では、検出対象の光の入射方向に沿った光吸収層24の厚さ(高さ)により受光感度を制御することができ、キャリアの移動方向に沿った光吸収層24の厚さ(膜厚)により高速応答特性を制御することができる。光吸収層24の高さと膜厚は独立して制御することが可能であり、これにより、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。
また、絶縁膜36上に形成された第2導電型電極38は、入射光に対してはミラーとしても作用し、光吸収層24で吸収されずに第2導電型電極38に到達した光を反射して再び光吸収層24に入射する効果も有する。したがって、ミラーを形成しない構造と比較して、同じ量子効率を得るための素子長(柱状構造体20の高さ)を、およそ半分程度に短くすることができる。
図14は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を計算により求めた結果を示すグラフである。図15は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を計算により求めた結果を示すグラフである。
光吸収層の表面に対して垂直に光が入射する場合、図14に示すように、光吸収層の膜厚が0.1μmのときの量子効率は約10%程度と低く、APDの感度は下がる。
一方、膜厚0.1μmの円筒状の光吸収層に対して円筒の中心軸に沿って光が入射する場合、図15に示すように、進行方向に長さ8μm伝搬させることで量子効率は50%程度となり、十分な感度となる。光吸収層上にミラーを配置した構造では、素子長を半分にすることができるので、約4μmの素子長で50%の量子効果を実現することが可能となる。
図16は、キャリア増倍層の膜厚を0.05μm、素子長を4μmとした場合におけるMB積と光吸収層の膜厚との関係を計算により求めた結果を示すグラフである。
図16に示すように、光吸収層の膜厚を約0.15μm以下とすることによりMB積は200GHz以上となり、40Gbps用の仕様値をクリアすることができる。本実施形態による構造を用いることで、既存の構造のおよそ2.5倍以上のMB積を実現することが可能となる。
次に、本実施形態による半導体受光素子の構造について図17乃至図20を用いて説明する。ここでは、i−InGaAs層よりなる光吸収層24を有するAPD型の半導体受光素子を例にして製造方法を説明するが、他の材料を用いた半導体受光素子についても同様の方法により製造することができる。
まず、半導体基板10上に、フォトレジスト膜やシリコン酸化膜等の絶縁膜よりなるマスク膜12を形成する。半導体基板10は、特に限定されるものではないが、例えば、Si濃度が1×1018cm−3のn−InP基板を適用することができる。
次いで、フォトリソグラフィによりマスク膜12をパターニングし、マスク膜12にガードリング14の形成予定領域を露出する開口部を形成する。
次いで、マスク膜12をマスクとして、ベリリウム(Be)をイオン注入する(図17(a))。
次いで、マスク膜12を除去した後、不活性ガス雰囲気柱で熱処理を行い注入したベリリウムを活性化し、ガードリング14を形成する(図17(b))。
次いで、例えばCVD法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜16を形成する。
次いで、フォトリソグラフィにより絶縁膜16をパターニングし、柱状構造体20の形成予定領域の絶縁膜16を除去する。
次いで、絶縁膜16を除去することにより露出した半導体基板10上に、Au等の金属微粒子18を堆積する(図17(c))。
例えば、絶縁膜16上に、柱状構造体20の形成予定領域を露出するフォトレジスト膜を形成後、このフォトレジスト膜をマスクとして絶縁膜16を除去する。金属微粒子18を堆積した後にフォトレジスト膜とともにリフトオフすることにより、柱状構造体20の形成予定領域に選択的に金属微粒子18を残存させる。
次いで、例えばMOVPE法により、金属微粒子18を触媒として、絶縁膜16で覆われていない領域の半導体基板10上に、例えば長さが4μmの柱状構造体20を形成する。柱状構造体20は、特に限定されるものではないが、例えば、Si濃度が1×1018cm−3のn−InPにより形成することができる。
なお、本実施形態では円錐台形状の柱状構造体20を形成しているが、第1実施形態の場合と同様、円柱形状の柱状構造体20としてもよい。
次いで、柱状構造体20の先端部に残存する金属微粒子18を除去する(図18(a))。
次いで、フォトリソグラフィにより絶縁膜16をパターニングし、柱状構造体20の周縁部分の絶縁膜16を除去する。
次いで、例えばMOVPE法により、柱状構造体20の側面部分に、半導体層22、光吸収層24、グレーデッド層26、電界降下層28、キャリア増倍層30及び半導体層32を、順次形成し、APD受光部を形成する(図18(b))。
半導体層22は、特に限定されるものではないが、例えば、Si濃度が1×1018cm−3のn−InP層により形成することができる。光吸収層24は、特に限定されるものではないが、例えば、膜厚が0.1μmのi−InGaAs層により形成することができる。グレーデッド層26は、特に限定されるものではないが、例えばi−InGaAsP層により形成することができる。電界降下層28は、特に限定されるものではないが、例えばSi濃度が1×1018cm−3のn−InP層により形成することができる。キャリア増倍層30は、特に限定されるものではないが、例えば膜厚が50nmのi−InP層により形成することができる。半導体層32は、特に限定されるものではないが、例えば、Zn濃度が1×1018cm−3のp−InP層により形成することができる。
次いで、例えばウェットエッチングにより、絶縁膜16を除去する。
なお、柱状構造体20の周縁部分の絶縁膜16は、APD受光部の積層構造を形成する前の工程において、必ずしも除去する必要はない。この場合、APD受光部の積層構造は、第1乃至第3実施形態の場合と同様、絶縁膜16上に形成される(図21参照)。
次いで、APD受光部を露出するフォトレジスト膜(図示せず)をマスクとしてベリリウム(Be)をイオン注入する。
次いで、フォトレジスト膜を除去した後、不活性ガス雰囲気柱で熱処理を行い注入したベリリウムを活性化し、ガードリング34を形成する(図18(c))。
次いで、例えばCVD法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜36を形成する(図19(a))。
次いで、フォトリソグラフィにより絶縁膜36をパターニングし、APD受光部の上面部以外の絶縁膜36を除去する(図19(b))。
次いで、例えば蒸着法によりAu膜を堆積し、APD受光部の上面部から側面部に渡って、ミラーを兼ねるp型電極38を形成する(図19(c))。この際、APD受光部の上面には絶縁膜36が形成されているためp型電極38は合金化されず、高い反射率を維持することができる。
次いで、例えば蒸着法によりAu膜を堆積し、APD受光部の周縁部の半導体基板10上に、n型電極44を形成する(図20(a))。
次いで、半導体基板10の裏面側にフォトレジスト膜を形成後、表面張力を利用してフォトレジスト膜を整形してイオンミリングエッチングを行い、フォトレジスト膜の形状を半導体基板10に転写することにより、半導体基板10の裏面にレンズ46を形成する。
なお、半導体基板10の裏面にレンズ46を形成する代わりに、例えば図22に示すように、高屈折率差グレーティング(HCG:High-index Contrast Grating)54を形成してもよい。高屈折率差グレーティング54は、例えば、シリコン酸化膜56内に埋め込まれたアモルファスシリコンのパターン58により形成することができる。例えば、半導体基板10の裏面にシリコン酸化膜とアモルファスシリコン膜とを堆積し、アモルファスシリコン膜をグレーティングのパターンに加工した後、更にシリコン酸化膜を堆積することにより、形成することができる。
次いで、レンズ46を形成した半導体基板10の裏面に、無反射膜48を形成し、本実施形態による半導体受光素子を完成する。
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にAPD構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
[第6実施形態]
第6実施形態による半導体受光素子及びその製造方法について図23及び図24を用いて説明する。図1乃至図21に示す第1乃至第5実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図23及び図24は、本実施形態による半導体受光素子の構造を示す概略断面図である。
本実施形態では、第5実施形態による半導体受光素子と光導波路とを集積した半導体受光素子の例を示す。
図23は、表面に光導波路62及び高屈折率差グレーティング64が形成された半導体基板60上に、第5実施形態による半導体受光素子が形成されたものである。光導波路62から入射された光を高屈折率差グレーティング54で光路変換することにより、APD受光部に導くことができる。
例えば、シリコン基板60の表面に、前述の高屈折率差グレーティング54の製造方法と同様にして、光導波路62及び高屈折差グレーティング64を形成して表面を平坦化する。その後、平坦化面上に半導体基板10を貼り合わせ、20μm程度の厚さまで研磨した後、第5実施形態による半導体受光素子の製造方法と同様にしてAPD受光部を形成する。
図24は、表面に光導波路62及びミラー66が形成された半導体基板60上に、第5実施形態による半導体受光素子が形成されたものである。光導波路62から入射された光をミラー66で反射し、APD受光部に導くことができる。
例えば、光導波路62を形成する部分の半導体基板60をエッチングで除去した後、前述の高屈折率差グレーティング54の製造方法と同様にして、光導波路62を形成する。その後、光導波路62の出射端を垂直にエッチングし、同時に不要部分を除去する。ICPエッチング等により斜め反射鏡部を形成して金属膜を堆積することにより、ミラー66を形成する。別途製造した半導体受光素子は、半導体基板10の裏面を研磨しておく。半導体基板60の表面及び半導体基板60の裏面に例えばAuSnを蒸着してパッド部68を形成し、赤外線を用いたアライメント方法で位置合わせして互いをフリップチップボンディングする。
このように、本実施形態によれば、APD受光部に光効率で光を導入することができ、検出効率を向上することができる。
[第7実施形態]
第7実施形態による半導体受光素子及びその製造方法について図25乃至図29を用いて説明する。図1乃至図24に示す第1乃至第6実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図25は、本実施形態による半導体受光素子の構造を示す概略断面図である。図26乃至図29は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体受光素子の構造について図25を用いて説明する。
半絶縁性GaAs基板70上には、n−GaAs層72が形成されている。n−GaAs層72上には、n−GaAs柱状構造体78が形成されている。n−GaAs柱状構造体78が形成された領域を除くn−GaAs層72上には、絶縁膜74が形成されている。n−GaAs柱状構造体78の側壁部分には、n−GaAs柱状構造体78の周囲を囲うように、光吸収層としての多重量子井戸構造の活性層80が形成されている。活性層80の多重量子井戸構造は、n−GaAs柱状構造体78を軸とする同心円筒方向に積層して形成されている。活性層80の側壁部分には、活性層80を囲うように、n−GaAs層82が形成されている。n−GaAs層82の側壁部分には、n−GaAs層82を囲うように、電極94が形成されている。電極94から離間した領域の絶縁膜74には、n−GaAs層72に達する開口部84が形成されており、開口部84内のn−GaAs層72上には、電極90が形成されている。
このように、本実施形態による半導体受光素子は、半絶縁性GaAs基板70の表面に対して垂直に形成されたn−GaAs柱状構造体78の側壁部分に、n−GaAs柱状構造体78の周囲を囲うように、多重量子井戸構造の活性層80が形成されている。すなわち、活性層80の多重量子井戸の積層方向は、半絶縁性GaAs基板70の表面に対して交差する方向、典型的には半絶縁性GaAs基板70の表面に対して垂直な方向である。
本実施形態による半導体受光素子は、特に限定されるものではないが、例えば赤外線の検知用に使用される受光素子である。
量子井戸型の赤外線検知器は、赤外線に対して活性な半導体層(活性層)と、その両端に形成された電極とによって形成される。活性層は、量子井戸構造を持ち、量子井戸の束縛準位にはキャリアが束縛されている。検知器に赤外線が入射すると、井戸に束縛されているキャリアが赤外線を吸収して励起され、サブバンド間遷移することで束縛を脱する。電極間に電圧を印加することで励起されたキャリアは電極に集められ、光電流を形成する。検知器に流れる電流量を計測することで、赤外線を検知することができる。
一般的に、赤外線撮像装置は、赤外線検知器素子を2次元アレイ状に配置して利用する。検知器素子の2次元的配列の作製は、半導体基板上に素子結晶を成長し、これを画素分離することで行われる。このため、量子井戸型の赤外線検知器の場合、基板の表面に対して平行に量子井戸層が形成されるため、画素の配置と量子井戸層とは平行であり、赤外線は量子井戸層に対して垂直に入射する状態で利用される。
量子井戸に束縛されたキャリアが入射赤外線の吸収によってサブバンド間遷移するためには、入射赤外線が量子井戸に垂直な電界成分を持つ必要がある。赤外線はその進行方向に対して垂直な電界成分のみを持つため、量子井戸層に対して垂直に入射する赤外線は活性層で吸収されない。このため、一般的な量子井戸検知器には、赤外線の進行方向を変えるための回折格子が設けられている。
しかしながら、回折させたい赤外線の波長によって格子の適切な構造は異なるため、異なる波長に対する赤外線検知器を作製する場合には、それぞれの波長用に個別に回折格子を設計することが求められる。また、回折格子による赤外線の回折角度によっても光吸収確率は変動するため、赤外線の回折角度をも考慮して回折格子を設計することが求められる。
これに対し、本実施形態による半導体受光素子では、活性層80の多重量子井戸の積層方向が、半絶縁性GaAs基板70の表面に対して交差する方向、典型的には半絶縁性GaAs基板70の表面に対して垂直な方向になっている。このため、半絶縁性GaAs基板70に対して垂直に入射する赤外線は、量子井戸層に対して垂直な電界成分を有する。したがって、検出対象の赤外光を半絶縁性GaAs基板70の裏面側(図25において下側)から入射すると、この赤外線は活性層80において吸収され、電極90,94間に流れる電流として検出することができる。
このため、本実施形態による半導体受光素子では、検出対象の赤外線の進行方向を変えるための回折格子は不要であり、回折格子を形成する工程をなくすことができる。また、検出対象の赤外線の波長毎に回折格子を設計する必要もなく、設計工数も削減することができる。これにより、半導体受光素子の製造コストを大幅に削減することができる。
次に、本実施形態による半導体受光素子の製造方法について図26乃至図29を用いて説明する。
まず、例えば半絶縁性GaAs基板70上に、例えばMOVPE法により、例えば膜厚500nmのn−GaAs層72を成長する(図26(a))。GaAsの原料には、例えば、トリエチルガリウム(TEGa)とアルシン(AsH)とを用いることができる。n型のドーパントとしては、例えば硫黄(S)を用いることができ、硫黄の原料としては、例えば硫化水素(HS)を用いることができる。不純物濃度は、例えば5×1017cm−3〜1×1019cm−3とする。
次いで、n−GaAs層72上に、例えばCVD法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜74を形成する。
次いで、フォトリソグラフィにより絶縁膜74をパターニングし、n−GaAs柱状構造体78の形成予定領域の絶縁膜74を除去する。
次いで、絶縁膜74を除去することにより露出したn−GaAs層72上に、Au等の金属微粒子76を堆積する(図26(b))。
例えば、絶縁膜74上に、n−GaAs柱状構造体78の形成予定領域を露出するフォトレジスト膜を形成後、このフォトレジスト膜をマスクとして絶縁膜74を除去する。金属微粒子76を堆積した後にフォトレジスト膜とともにリフトオフすることにより、n−GaAs柱状構造体78の形成予定領域に選択的に金属微粒子76を残存させる。
次いで、例えばMOVPE法により、金属微粒子76を触媒として、絶縁膜74で覆われていない領域のn−GaAs層72上に、例えば長さが4μmのn−GaAs柱状構造体78を形成する(図26(c))。n−GaAs柱状構造体78の成長温度は、例えば450℃とする。
次いで、一般的なエッチング技術により、金属微粒子76を除去する。
次いで、例えばMOVPE法により、n−GaAs柱状構造体78の側面部分に、多重量子井戸構造の活性層80と、例えば膜厚200nmのn−GaAs層82とを成長する(図27(a))。
活性層80は、例えば、膜厚30nmのAl0.3Ga0.7Asバリア層の成長と、例えば膜厚2.5nmのIn0.3Ga0.7As井戸層の成長とを例えば10回繰り返した後、さらにAl0.3Ga0.7Asバリア層を成長することにより形成する。成長条件は、例えば成長温度を500℃とし、Ga原料にTEGaを、Al原料にトリエチルアルミニウム(TEAl)を、As原料にアルシンを、インジウム原料にトリメチルインジウム(TMIn)を、それぞれ用いる。
n−GaAs層82の不純物濃度は、例えば5×1017cm−3〜1×1019cm−3とする。
次いで、フォトリソグラフィ及びエッチングにより、電極90,94の形成予定領域に、n−GaAs層72に達する開口部84を形成する(図27(b))。
次いで、フォトリソグラフィにより、電極90と電極94とを分離する分離領域を覆うフォトレジスト膜86を形成する(図27(c))。
次いで、電極90及び電極94となる金属膜88を堆積後、不要部分の金属膜88をフォトレジスト膜86とともにリフトオフする。これにより、開口部84内に、金属膜88よりなる電極90を形成する(図28(a))。
次いで、全面に、レジスト膜92を塗布する(図28(b))。
次いで、一般的なエッチング技術により、n−GaAs柱状構造体78、活性層80及びn−GaAs層82の上面上のレジスト膜92及び金属膜88を除去する。これにより、n−GaAs層82の側壁部分に形成された金属膜88よりなる電極94を形成する(図29(a))。
次いで、レジスト膜92を除去し、本実施形態による半導体受光素子を完成する(図29(b))。
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように多重量子井戸構造を形成するので、赤外線の入射方向を変えることなく高感度で検出することができる。
[変形実施形態]
上記実施形態に限らず種々の変形が可能である。
例えば、第3実施形態に示すアバランシェフォトダイオード型の半導体受光素子において、柱状構造体20を、第2実施形態による半導体受光素子のような錐台形状としてもよい。
また、第4実施形態では、第1実施形態による半導体受光素子を用いて2次元受光素子アレイを形成したが、第2又は第3実施形態による半導体受光素子を用いて2次元受光素子アレイを形成してもよい。また、第5乃至第7実施形態による半導体受光素子をアレイ状に配置し、2次元受光素子アレイを形成してもよい。
また、第3実施形態による半導体受光素子において、第5実施形態による半導体受光素子のAPD受光部の積層構造を適用してもよい。ガードリング14,34を更に設けるようにしてもよい。
また、第7実施形態では、円柱状の柱状構造体78を有する半導体受光素子を示したが、第2或いは第5実施形態のように、円錐台状の柱状構造体を有する半導体受光素子としてもよい。
また、上記第7実施形態では、多重量子井戸構造の活性層80を有する半導体受光素子を示したが、必ずしも量子井戸層を複数層設ける必要はない。
また、上記実施形態に記載した半導体受光素子の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
10…半導体基板
10A…n−InP基板
10B…n−Si基板
12…マスク膜
14,34…ガードリング
16,36…絶縁膜
16A,16B,56…シリコン酸化膜
18,76…金属微粒子
20…柱状構造体
20A…n−InP柱状構造体
20B…n−Si柱状構造体
22…第1導電型半導体層
24…光吸収層
24A…InGaAs光吸収層
24B…SiGe光吸収層
26…グレーデッド層
28…電界降下層
30…キャリア増倍層
32…第2導電型半導体層
32A…p−InP層
32B…p−Si層
38…第2導電型電極
38A,38B…p型電極
42…レジスト膜
44…第1導電型電極
44A,44B…n型電極
46…レンズ
48…無反射膜
50…基板
52…フレネルレンズ
54,64…高屈折差グレーティング
58…パターン
60…半導体基板
62…光導波路
66…ミラー
68…パッド部
70…半絶縁性GaAs基板
72…n−GaAs層
74…絶縁膜
78…n−GaAs柱状構造体
80…活性層
82…n−GaAs層
84…開口部
86…フォトレジスト膜
88…金属膜
90,94…電極
92…レジスト膜
実施形態の一観点によれば、第1導電型の半導体基板と、前記半導体基板の第1の表面上に形成された前記第1導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層と、前記半導体基板の第2の表面上に形成された第1の電極と、前記半導体層の側面部分の周囲に形成された第2の電極と、を有する半導体受光素子が提供される。
また、実施形態の他の観点によれば、第1導電型の半導体基板の第1の表面上に、前記第1導電型の半導体よりなる柱状構造体を形成する工程と、前記柱状構造体を囲うように光吸収層を形成する工程と、前記光吸収層を囲うように半導体層を形成する工程と、前記半導体基板の第2の表面上に第1の電極を形成する工程と、前記半導体層の側面部分の周囲に第2の電極を形成する工程と、を有する半導体受光素子の製造方法が提供される。

Claims (17)

  1. 第1導電型の半導体基板と、
    前記半導体基板の第1の表面上に形成された前記第1導電型の半導体よりなる柱状構造体と、
    前記柱状構造体を囲うように形成された光吸収層と、
    前記光吸収層を囲うように形成された半導体層と
    を有することを特徴とする半導体受光素子。
  2. 請求項1記載の半導体受光素子において、
    前記光吸収層と前記半導体層との間に形成されたキャリア増倍層を更に有する
    ことを特徴とする半導体受光素子。
  3. 請求項2記載の半導体受光素子において、
    前記光吸収層と前記キャリア増倍層との間に形成されたグレーデッド層と電界降下層とを更に有する
    ことを特徴とする半導体受光素子。
  4. 請求項3記載の半導体受光素子において、
    前記電界降下層、前記キャリア増倍層及び前記半導体層の上面部に形成された前記第1導電型とは逆導電型の第2導電型の半導体領域を更に有する
    ことを特徴とする半導体受光素子。
  5. 請求項1乃至4のいずれか1項に記載の半導体受光素子において、
    前記半導体層は、前記第1導電型とは逆導電型の第2導電型を有する
    ことを特徴とする半導体受光素子。
  6. 請求項1乃至5のいずれか1項に記載の半導体受光素子において、
    前記半導体基板の第2の表面に形成され、前記光吸収層に入射する光を集光する集光手段を更に有する
    ことを特徴とする半導体受光素子。
  7. 請求項1乃至5のいずれか1項に記載の半導体受光素子において、
    前記半導体基板の第2の表面側に配置された光導波路と、
    前記光導波路から出力された光の光路を変換して前記光吸収層に入射する光路変換手段とを更に有する
    ことを特徴とする半導体受光素子。
  8. 請求項1乃至7のいずれか1項に記載の半導体受光素子において、
    前記半導体基板に電気的に接続された第1の電極と、
    前記半導体層に電気的に接続された第2の電極とを更に有する
    ことを特徴とする半導体受光素子。
  9. 請求項8記載の半導体受光素子において、
    前記第2の電極は、前記半導体層の側面部分から前記柱状導電体、前記光吸収層及び前記半導体層の上面上に延在して形成されており、前記上面においてミラーを形成している
    ことを特徴とする半導体受光素子。
  10. 請求項1乃至9のいずれか1項に記載の半導体受光素子において、
    前記柱状構造体の半径をr、前記光吸収層の外周の半径をr、前記光吸収層の吸収係数をaとして、
    /r>exp(a/2×10
    の関係を有する
    ことを特徴とする半導体受光素子。
  11. 請求項1記載の半導体受光素子において、
    前記光吸収層は、前記柱状構造体を囲うように形成された筒状の量子井戸層を含む
    ことを特徴とする半導体受光素子。
  12. 請求項11記載の半導体受光素子において、
    前記半導体層は、前記第1導電型を有する
    ことを特徴とする半導体受光素子。
  13. 請求項11又は12記載の半導体受光素子において、
    前記半導体基板に電気的に接続された第1の電極と、
    前記半導体層に電気的に接続された第2の電極とを更に有する
    ことを特徴とする半導体受光素子。
  14. 第1導電型の半導体基板上に、前記第1導電型の半導体よりなる柱状構造体を形成する工程と、
    前記柱状構造体を囲うように光吸収層を形成する工程と、
    前記光吸収層を囲うように半導体層を形成する工程と
    を有することを特徴とする半導体受光素子の製造方法。
  15. 請求項14記載の半導体受光素子の製造方法において、
    前記光吸収層を形成する工程の後、前記半導体層を形成する工程の前に、前記光吸収層を囲うようにキャリア増倍層を形成する工程を更に有する
    ことを特徴とする半導体受光素子の製造方法。
  16. 請求項14記載の半導体受光素子の製造方法において、
    前記光吸収層を形成する工程の後、前記キャリア増倍層を形成する工程の前に、前記光吸収層を囲うようにグレーデッド層を形成する工程と、前記グレーデッド層を囲うように電界降下層を形成する工程とを更に有する
    ことを特徴とする半導体受光素子の製造方法。
  17. 請求項14記載の半導体受光素子の製造方法において、
    前記光吸収層を形成する工程では、前記柱状構造体を囲うように配置された筒状の量子井戸層を含む前記光吸収層を形成する
    ことを特徴とする半導体受光素子の製造方法。
JP2014536426A 2012-09-18 2012-09-18 半導体受光素子及びその製造方法 Active JP6024755B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/073804 WO2014045334A1 (ja) 2012-09-18 2012-09-18 半導体受光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014045334A1 true JPWO2014045334A1 (ja) 2016-08-18
JP6024755B2 JP6024755B2 (ja) 2016-11-16

Family

ID=50340694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014536426A Active JP6024755B2 (ja) 2012-09-18 2012-09-18 半導体受光素子及びその製造方法

Country Status (3)

Country Link
US (1) US9553224B2 (ja)
JP (1) JP6024755B2 (ja)
WO (1) WO2014045334A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2908341B1 (en) * 2014-02-18 2018-07-11 ams AG Semiconductor device with surface integrated focusing element
CN105742386B (zh) * 2016-02-25 2017-10-17 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
JP6811544B2 (ja) * 2016-03-30 2021-01-13 技術研究組合光電子融合基盤技術研究所 SiGeフォトダイオード
CN106972071B (zh) * 2017-04-26 2019-03-01 深圳市弘正光电有限公司 螺旋盘形分布功能层的光电探测器
JP6790004B2 (ja) 2018-02-20 2020-11-25 株式会社東芝 半導体受光素子およびその製造方法
CN109545804B (zh) * 2018-12-27 2021-04-02 中国科学院长春光学精密机械与物理研究所 光侧面入射的蓝光增敏硅雪崩光电二极管阵列器件
JP7273545B2 (ja) * 2019-03-07 2023-05-15 株式会社東芝 受光装置及び距離計測装置
US11309347B2 (en) * 2020-02-11 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit photodetector
CN111755536B (zh) * 2020-07-02 2022-09-09 Nano科技(北京)有限公司 一种光电探测装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267708A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 光半導体装置の電極構造
JP2005217188A (ja) * 2004-01-29 2005-08-11 Hamamatsu Photonics Kk 半導体光検出装置及び製造方法
JP2005276969A (ja) * 2004-03-24 2005-10-06 Fujitsu Ltd アバランシェフォトダイオード
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
JP2012502466A (ja) * 2008-09-04 2012-01-26 クナノ アーベー ナノ構造のフォトダイオード
JP2012064772A (ja) * 2010-09-16 2012-03-29 Sharp Corp ダイオード

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283786A (ja) 1996-04-19 1997-10-31 Nec Corp 導波路型半導体受光素子とその製造方法
JP4184162B2 (ja) * 2002-10-30 2008-11-19 富士通株式会社 半導体受光装置
WO2005008787A1 (ja) 2003-07-18 2005-01-27 Japan Science And Technology Agency 光検出素子
US7129488B2 (en) * 2003-12-23 2006-10-31 Sharp Laboratories Of America, Inc. Surface-normal optical path structure for infrared photodetection
CN1850580A (zh) 2005-04-22 2006-10-25 清华大学 超晶格纳米器件及其制作方法
JP4755854B2 (ja) 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
JP2007094193A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 光通信モジュール
JP4864837B2 (ja) 2007-08-22 2012-02-01 日本電信電話株式会社 ナノレーザ構造の作製方法
JP2010086892A (ja) * 2008-10-02 2010-04-15 Sony Corp 面状光源装置及び液晶表示装置組立体
US8861921B2 (en) * 2009-06-08 2014-10-14 Wake Forest University Photovoltaic device with frequency conversion region
JP2011124450A (ja) 2009-12-11 2011-06-23 Nec Corp 半導体受光素子
KR20150098246A (ko) * 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
US20130112236A1 (en) * 2011-11-04 2013-05-09 C/O Q1 Nanosystems (Dba Bloo Solar) Photovoltaic microstructure and photovoltaic device implementing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267708A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 光半導体装置の電極構造
JP2005217188A (ja) * 2004-01-29 2005-08-11 Hamamatsu Photonics Kk 半導体光検出装置及び製造方法
JP2005276969A (ja) * 2004-03-24 2005-10-06 Fujitsu Ltd アバランシェフォトダイオード
JP2012502466A (ja) * 2008-09-04 2012-01-26 クナノ アーベー ナノ構造のフォトダイオード
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
JP2012064772A (ja) * 2010-09-16 2012-03-29 Sharp Corp ダイオード

Also Published As

Publication number Publication date
US20150187972A1 (en) 2015-07-02
US9553224B2 (en) 2017-01-24
JP6024755B2 (ja) 2016-11-16
WO2014045334A1 (ja) 2014-03-27

Similar Documents

Publication Publication Date Title
JP6024755B2 (ja) 半導体受光素子及びその製造方法
JP5985670B2 (ja) ナノワイヤを有する垂直フォトゲート(vpg)ピクセル構造
US8384007B2 (en) Nano wire based passive pixel image sensor
US10714531B2 (en) Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
US8754359B2 (en) Nanowire photo-detector grown on a back-side illuminated image sensor
US7936034B2 (en) Mesa structure photon detection circuit
JP2009124145A (ja) 前面照射型アバランシェ・フォトダイオード
JP5433948B2 (ja) 半導体受光素子
JP7381486B2 (ja) 傾斜半導体メタマテリアルによる反射および回折の制御
US8618622B2 (en) Photodetector optimized by metal texturing provided on the rear surface
JP2011035114A (ja) メサ型フォトダイオード及びその製造方法
JP7024976B2 (ja) 受光素子及び近赤外光検出器
US20100133637A1 (en) Avalanche photodiode
US10128386B2 (en) Semiconductor structure comprising an absorbing area placed in a focusing cavity
EP3769343A1 (en) Photodetector
JP2010278406A (ja) アバランシェホトダイオード及びこれを用いた光受信モジュール
Li et al. Review on III–V semiconductor nanowire array infrared photodetectors
CN116053336A (zh) 铟镓砷雪崩探测器表面陷光结构制备方法
JP7061753B2 (ja) 受光素子及び近赤外光検出器
WO2024032172A1 (zh) Ⅲ-ⅴ族半导体光电探测器和光接收模块
JP2014060190A (ja) 半導体装置及び半導体装置の製造方法
CN218299812U (zh) 一种雪崩光电探测器结构
CN113053925A (zh) 集成电路、光电侦测器以及形成集成电路的方法
JP2007109686A (ja) 半導体受光素子
JP2018525844A (ja) 絶縁されたカソードを有するフォトダイオードマトリクス

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6024755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150