JP2005516414A - 充電制御アバランシェ・フォトダイオードおよびその製造方法 - Google Patents

Abstract

本発明は、半絶縁のＩｎＰ基板上に生成されたエピタキシャル構造を含む。最初に、基板から発生する欠陥を絶縁するためにバッファ層が生成される。それからｎ型層が生成されて、電子を集めるためのｎ接触層の働きをする。次に、ＡＰＤ装置のためにアバランシェ利得を供給する増倍層が生成される。それに続いて、カーボン・ドーピングにより極薄の充電制御層が生成される。光励起による電子正孔対を生成する領域として働く吸収層が生成される。最後に、正孔を集めるためのｐ接触層として働くｐ型層が生成される。

Description

本発明は一般に半導体に基づく光検出器の分野に関し、特に、最適化されたアバランシェ・フォトダイオードおよびその製造方法に関する。

光子と電子の間の公知の相互作用により、近年光検出器の分野、特に半導体物質を使用する光検出器の分野において、大きな進歩がなされた。半導体に基づく光検出器の１つのタイプは、アバランシェ・フォトダイオード、すなわちＡＰＤと呼ばれる。このタイプの構造は一般に、吸収および増倍のように異なった目的に働く多数の固体半導体物質から構成される。

このＡＰＤ構造は、増倍層内の多数の電子−正孔対を生成する励起充電キャリアの作用を通じての大きな利得という基本的な利点を供給する。しかしながらＡＰＤは、多数の充電キャリア生成において非常に能率的であるので、飽和になる危険を含んでおり、こうして装置の帯域幅に不利に影響する危険がある。充電キャリア破壊を防止するために、ＡＰＤ自体の中に電界を制御することが必須であり、特に、増倍層内の電界を吸収層のそれよりも充分に高く保つことが望ましい。

伝統的に、独立した吸収・グレージング・充電・増倍（ＳＡＧＣＭ）ＡＰＤは、ヘテロ接合インターフェイスにおいてホール・トラッピングを最小化するためにグレージング層を使用し、また、吸収層と増倍層の間で電界を分離するために充電制御層を使用する。この充電制御層の設計は、増倍層内の衝突電離を開始するために充分に高い電界の力を可能にすると共に、トンネリング・ブレークダウンを防止するために吸収層内の電界を低く保つ点において、極度にクリティカルなものである。

たとえばｎ型増倍層を有するＳＡＧＣＭ ＡＰＤ構造は電子が増倍され、またｐ型ドーピングは充電制御層として作用することを要求される。しかしながら、従来のベリリウムまたは亜鉛ｐ型ドーピング法は、ベリリウムおよび亜鉛に関する高い拡散係数のために、比較的厚い充電制御層を必要とする。この厚い充電制御層がより低いドーピングを有するので、充電制御層を横切るキャリア転送時間が増加して、これにより、これらのＡＰＤ装置の全体的な速度を減少させる。

比較の方法によれば、本発明においてベリリウムまたは亜鉛の充電制御法に明白な制限は、カーボン・ドーピングの使用により克服される。この方法は非常に薄い充電制御層を結果すると共に、光検出器の速度を増加させる。カーボンは非常に小さな拡散係数を有するので、１００オングストロームまたはそれ以下の極薄層内に充電シートを実現するために、正確なドーピング制御を達成することができる。

本発明は、半絶縁性のＩｎＰ基板上に生成されたエピタキシャル構造を含む。最初に、基板から発生する欠陥を絶縁するために、バッファ層が生成される。次に、電子を集めるためのｎ接触層として働くｎ型層が生成される。次に、ＡＰＤデバイスのためにアバランシェ利得を供給する増倍層が生成される。それに続いて、カーボン・ドーピングにより極薄充電制御層が生成される。フォト励起による電子−正孔対を生成するための領域として働く吸収層が、生成される。最後に、正孔を集めるためのｐ接触層として働くｐ型層が生成される。本発明の更なる実施例と諸利点は、図面を参照して以下に議論される。

本発明の好ましい実施例によれば、光伝導の目的でエピタキシャル構造が供給される。この光伝導構造はアバランシェ・フォトダイオード（ＡＰＤ）であって、充電制御層を通じて性能増強のために最適化されている。本発明の構造の詳細と製造方法は、本書に以下に議論される。

図１を参照すると、好ましい実施例による充電制御ＡＰＤ１０の透視図が示されている。基板１２が基礎として供給され、その上にエピタキシャル構造が配置される。本発明の充電制御ＡＰＤ１０は、分子線エピタキシャル成長法および有機金属気相エピタキシャル成長法を含む多数の適当な方法で製造できる。

基板１２は半絶縁物質により構成でき、または代わりに、この基板はドープされた燐化インジウム（ＩｎＰ）であり得る。基板１２のあらゆる構造的または化学的欠陥を他の構造から分離するために、基板１２上にバッファ層１４が配置される。

バッファ層１４の上にｎ型層１６が配置されて、ｎ接触層として作用し、こうして充電制御ＡＰＤ１０を通じて雪崩れ込む電子を集める。このｎ型層は、燐化インジウム（ＩｎＰ）または、インジウム・アルミニュウム砒素（ＩｎＡＬＡｓ）の一つから構成される。ｎ型層１６の上に配置されるのは、ＩｎＡＬＡｓにより構成される増倍層１８である。増倍層１８はアバランシェ効果を提供し、このアバランシェ効果において電子の電流密度が増倍され、それによりＡＰＤ利得が供給される。

充電制御層２０は、増倍層１８の上に配置されているが、充電制御されるＡＰＤ１０の上層から増倍層１８を絶縁するためである。好ましい実施例において、充電制御層２０は、カーボン・ドープされたＩｎＡｌＡｓからなる。充電制御層２０は、１００オングストロームよりも少ない厚さにのみ沈積される。充電制御層２０の厚さが、２オングストロームほどの薄いものであり得るし、こうして、２次元の充電シートを表現する。従って、好ましくは、充電制御層２０の厚さは、２ないし１００オングストロームの間にある。

二つのデジタル・グレーデッド層２２、２６が、吸収層２４の下と上に配置されているが、これは、インジウム・ガリウム砒素（ＩｎＧａＡｓ）およびＩｎＡｌＡｓ物質の間のバンド・ギャップによるあらゆるキャリア・トラッピングを最小化するためである。第１のデジタル・グレーデッド層２２は、充電制御層２０の上に配置される。電子正孔対を生成するために使用される吸収層２４が、デジタル・グレーデッド層２２の上に配置される。それから第２のデジタル・グレーデッド層２６が、吸収層２４の上に配置される。

好ましい実施例において、第１および第２のデジタル・グレーデッド層２２、２６は、インジウム・アルミニウム・ガリウム砒素（ＩｎＡｌＧａＡｓ）からなる。吸収層２４は、光励起を通じて生成される電子正孔対の数を最大化するために、ＩｎＧａＡｓから構成される。

ｐ接触層として働くｐ型層２８が第２デジタル・グレーデッド層２６の上に配置されているが、これはｎ型層１６に類似の仕方で正孔を集めるためである。ｐ型層２６は、ｎ型層１６について上記したように、好ましくはＩｎＰまたはＩｎＡｌＡｓの内の一つである。関連の実施例において、Ｐ型層２８およびＮ型層１６は同一の物質であっても良く、または代わりに、それらはＩｎＰまたはＩｎＡｌＡｓの組の内の別々の物質により構成されていても良い。

図１を参照して説明した充電制御ＡＰＤ１０は、典型的なエピタキシャルＡＰＤを上回る大きく改良された性能を供給する。詳しくは、充電制御層２０は、増倍層１８内に高い電界を維持すると共に、吸収層２４内に低い電界を維持することに、特に優れている。

図２は、種々の電圧バイアスに対して、充電制御ＡＰＤ１０内の深さに依存して測定された電界の値のグラフ表現である。特に注意すべきは、吸収層２４がｐ型層２８の面から０．２５ないし１．２５μｍの間に典型的に配置されていることである。同様に増倍層１８は、ｐ型層２８の面から１．２５ないし１．７５μｍの間に配置されても良い。

従って、吸収層２４と増倍層１８の間に配置された充電制御層２０が、それぞれの層の間の電界の増加の原因であることが、図２から明らかである。詳しくは、−５Ｖバイアスについて吸収層２４内の電界は、ほぼ０であり、一方増倍層１８における電界は、−１．７５×１０^３Ｖ／ｃｍ程度である。−３０Ｖの電圧について、吸収層２４における電界は、ほぼ−１．０×１０^３であり、一方増倍層１８における電界は、−５．０×１０^３Ｖ／ｃｍ程度である。その上、充電制御層２０の厚さが１００オングストロームよりも少ないので、それは実質的に減少したキャリア転送時間をもたらし、ＡＰＤ応答時間内で全般的な効率を結果する。

上述のように、本発明は充電制御層を有するアバランシェ・フォトダイオードからなる。詳しくは、充電制御層はカーボン・ドープされていて、厚さが１００オングストロームよりも薄く、それにより、デバイスの吸収層と増倍層の間で電界の勾配の増加をもたらす。上記の実施例は単に例示的なものであって、本発明の多くの可能な特定実施例の内の２、３に過ぎないことが当業者に明らかである。添付の特許請求の範囲に定義される本発明の精神と範囲から離れることなく、当業者により多くの多様な他の配置が容易に考案され得る。

本発明の一つの面による充電制御アバランシェ・フォトダイオードの透視図である。 充電制御アバランシェ・フォトダイオードの深さを横切って配置された電界の空間的依存を示すグラフである。

Claims (19)

1. 基板上に配置された吸収層と、
   前記基板上に配置された増倍層と、
   前記吸収層と前記増倍層との間に配置されたカーボン・ドープされた充電制御層とを含むアバランシェ・フォトダイオード。
2. 前記吸収層が第１デジタル・グレーデッド層と第２デジタル・グレーデッド層との間に配置されている請求項１記載のアバランシェ・フォトダイオード。
3. 前記増倍層と前記基板の間に配置されたｎ型接触層を更に含む請求項１記載のアバランシェ・フォトダイオード。
4. ｐ型接触層を更に含む請求項１記載のアバランシェ・フォトダイオード。
5. 前記ｎ型接触層と前記基板との間に配置されたバッファ層を更に含む請求項１記載のアバランシェ・フォトダイオード。
6. 前記吸収層がＩｎＧａＡｓである請求項１記載のアバランシェ・フォトダイオード。
7. 前記増倍層がＩｎＡｌＡｓである請求項１記載のフォト・ダイオード。
8. 前記カーボン・ドープされた充電制御層が、カーボン・ドープされたＩｎＡｌＡｓである請求項１記載のアバランシェ・フォトダイオード。
9. 前記カーボン・ドープされた充電制御層の厚さが２ないし１００オングストロームの間にある請求項１記載のアバランシェ・フォトダイオード。
10. 前記カーボン・ドープされた充電制御層の厚さが５ないし５０オングストロームの間にある請求項１記載のアバランシェ・フォトダイオード。
11. 前記カーボン・ドープされた充電制御層の厚さが５ないし３５オングストロームの間にある請求項１記載のアバランシェ・フォトダイオード。
12. 前記第１デジタル・グレーデッド層がＩｎＡｌＧａＡｓであり更に前記第２デジタル・グレーデッド層がＩｎＡｌＧａＡｓである請求項２記載のアバランシェ・フォトダイオード。
13. 前記ｎ型接触層がＩｎＰまたはＩｎＡｌＡの一つである請求項３記載のフォトダイオード。
14. 前記ｐ型接触層がＩｎＰまたはＩｎＡｌＡｓの一つである請求項４記載のアバランシェ・フォトダイオード。
15. 基板層を供給するステップと、
    増倍層を配置するステップと、
    カーボン・ドープされた充電制御層を配置するステップと、
    吸収層を配置するステップとを含むアバランシェ・フォトダイオードの製造方法。
16. 電子を集めるためのｎ型層を配置するステップを更に含む請求項１５記載の方法。
17. 正孔を集めるためのｐ型層を配置するステップを更に含む請求項１５記載の方法。
18. バンドギャップ・オフセットの間でキャリア・トラッピングを防止するために、デジタル・グレーディング層を配置するステップを更に含む請求項１５記載の方法。
19. カーボンによりＩｎＡｌＡｓ物質をドーピングするステップを更に含む請求項１５記載の方法。

Images