JP2001237453A - 半導体受光素子 - Google Patents

Abstract

(57)【要約】 【課題】 トンネル電流の発生を防止し、暗電流が小さ
く増倍特性の優れた半導体受光素子（ＡＰＤ）を提供す
る。 【解決手段】 半導体受光素子（ＡＰＤ）１１では、ｎ
−ＩｎＧａＡｓＰ光吸収層２３とｎ−ＩｎＰ増倍層２５
との間に、低キャリア濃度又はノンドープのＩｎＰトン
ネル電流抑制層２４が形成されているため、ヘテロ界面
近傍でのキャリア濃度が抑えられる。従って、バイアス
を印加しても、ｎ−ＩｎＧａＡｓＰ光吸収層２３におけ
る電界強度を抑制して、トンネル電流の発生を防止する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体受光素子に
関し、特に微弱光の検出等に好適に用いられるアバラン
シェフォトダイオードに関する。

【０００２】

【従来の技術】フォトダイオードは、ｐｎ接合部に照射
された光に応じて電流を発生する半導体素子であり、従
来から、光計測器や光通信等における受光素子として用
いられている。このような半導体受光素子のなかでも、
特にアバランシェフォトダイオード（ＡＰＤ）は、アバ
ランシェ増倍機構によって微弱な信号を増倍することが
できるため、高感度の光センサ等に応用されている。

【０００３】図６は、半導体受光素子（ＡＰＤ）の従来
例を示す断面図であり、このような構造の半導体受光素
子には、例えば特開昭５９−２８３９１号に開示されて
いるものがある。同図に示される半導体受光素子１００
は、ｎ−ＩｎＰ基板１０１上に、ｎ−ＩｎＰバッファ層
１０２、ｎ−ＩｎＧａＡｓ光吸収層１０３、ｎ−ＩｎＰ
増倍層１０４が順次積層されている。ｎ−ＩｎＰ増倍層
１０４上には、反射防止膜１０５が被覆されている。

【０００４】ｎ−ＩｎＰ増倍層１０４の一部には、受光
領域１０６が設けられており、この受光領域１０６とｎ
−ＩｎＰ増倍層１０４との間にｐｎ接合が形成されてい
る。また、受光領域１０６の周囲を取り囲むようにして
ｎ−ＩｎＧａＡｓ光吸収層１０３に達するガードリング
領域１０７が設けられており、このガードリング領域１
０７とｎ−ＩｎＧａＡｓ光吸収層１０３との間にｐｎ接
合が形成されている。受光領域１０６には反射防止膜１
０５に形成された開口を介してｐ側電極１０８が接続さ
れており、ｎ−ＩｎＰ基板１０１の下面にはｎ側電極１
０９が接続されている。

【０００５】この半導体受光素子１００の作動時には、
ｐ側電極１０８及びｎ側電極１０９に逆バイアスの電圧
が印加され、空乏層が拡大される。被検出光が吸収され
ると、電子正孔対が生成され、電界によって電子はｎ側
に、正孔はｐ側に移動する。このとき、キャリアが格子
と衝突し、そのエネルギーによって電子が伝導帯に上げ
られて次々に自由電子が作り出され、微弱な信号が増倍
される。

【０００６】

【発明が解決しようとする課題】しかしながら、図６に
示される従来の半導体受光素子１００では、エピタキシ
ャル成長時、又はその後の素子作製過程における熱処理
時に、ｎ−ＩｎＰ増倍層１０４の不純物がｎ−ＩｎＧａ
Ａｓ光吸収層１０３に拡散し、ｎ−ＩｎＧａＡｓ光吸収
層１０３のヘテロ界面近傍のキャリア濃度が高くなって
しまうことがあった。

【０００７】このような場合には、バイアス電圧を印加
したとき、図７のグラフに示されるように、ＩｎＧａＡ
ｓ光吸収層１０３における電界強度が高くなるため、ト
ンネル電流が発生するという問題があった。トンネル電
流が発生すると、アバランシェ増倍に必要な電界集中が
発生せず、増倍特性が著しく低下してしまう。

【０００８】そこで本発明は、上記課題を解決するため
に、トンネル電流の発生を防止し、暗電流が小さく増倍
特性の優れた半導体受光素子を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明に係る半導体受光
素子は、化合物半導体からなる基板上に、少なくとも、
第１導電型の化合物半導体からなる光吸収層と、第１導
電型の化合物半導体からなる増倍層と、増倍層内の一部
に設けられた第２導電型の受光領域と、受光領域の周縁
を取り囲むように設けられ、光吸収層に達する第２導電
型のガードリング領域とが形成された半導体受光素子に
おいて、光吸収層と増倍層との間に、キャリア濃度が１
×１０¹⁴〜５×１０¹⁵ｃｍ^-3の範囲である第１導電型又
は真性半導体であって光吸収層と異なる化合物半導体か
らなるトンネル電流抑制層が形成されたことを特徴とす
る。

【００１０】この半導体受光素子では、光吸収層と増倍
層との間に、低キャリア濃度の第１導電型又は真性半導
体であって光吸収層と異なる化合物半導体からなるトン
ネル電流抑制層が形成されているため、エピタキシャル
成長時、又はその後の素子作製過程における熱処理時
に、増倍層の不純物が光吸収層に拡散せず、光吸収層の
ヘテロ界面近傍でのキャリア濃度が高くならない。従っ
て、バイアス電圧を印加しても、光吸収層における電界
強度が抑制されるため、トンネル電流の発生を防止する
ことが可能になる。

【００１１】また、本発明に係る半導体受光素子は、化
合物半導体からなる基板上に、少なくとも、第１導電型
の化合物半導体からなる光吸収層と、第１導電型の化合
物半導体からなる増倍層と、第１導電型の化合物半導体
からなるキャップ層と、キャップ層内の一部に設けられ
た第２導電型の受光領域と、受光領域の周縁を取り囲む
ように設けられ、光吸収層に達する第２導電型のガード
リング領域とが形成された半導体受光素子において、光
吸収層と増倍層との間に、キャリア濃度が１×１０¹⁴〜
５×１０¹⁵ｃｍ^-3の範囲である第１導電型又は真性半導
体であって光吸収層と異なる化合物半導体からなるトン
ネル電流抑制層が形成されたことを特徴とする。

【００１２】この半導体受光素子でも、上記と同様に、
光吸収層と増倍層との間に、低キャリア濃度の第１導電
型又は真性半導体であって光吸収層と異なる化合物半導
体からなるトンネル電流抑制層が形成されているため、
エピタキシャル成長時、又はその後の素子作製過程にお
ける熱処理時に、増倍層の不純物が光吸収層に拡散せ
ず、光吸収層のヘテロ界面近傍でのキャリア濃度が高く
ならない。従って、バイアス電圧を印加しても、光吸収
層における電界強度が抑制されるため、トンネル電流の
発生を防止することが可能になる。

【００１３】また、キャップ層のキャリア濃度を増倍層
のキャリア濃度より低く設定することによって、受光領
域周辺部でのブレークダウンの防止を図ることが可能に
なる。

【００１４】これらの半導体受光素子において、ガード
リング領域が同心円状に複数形成されたことが好まし
い。

【００１５】このようにガードリング領域を複数重に形
成することによって、素子作製時の歩留りを向上させる
ことが可能になる。

【００１６】また、これらの半導体受光素子において、
光吸収層とトンネル電流抑制層との間に、第１導電型の
化合物半導体からなり、禁止帯幅を光吸収層の禁止帯幅
とトンネル電流抑制層の禁止帯幅との中間に有する第１
導電型の化合物半導体からなるキャリア蓄積抑制層が形
成されたことが好ましい。

【００１７】この場合には、被検出光の吸収により発生
したキャリアのヘテロ界面での蓄積を軽減することがで
きるため、周波数応答特性を向上させることが可能にな
る。

【００１８】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明に係る半導体受光素子の実施形態について詳細に
説明する。なお、同一又は相当要素には同一の符号を付
し、重複する説明を省略する。また、図面の寸法比率
は、説明のものと必ずしも一致していない。

【００１９】まず、本発明に係る半導体受光素子の第１
の実施形態について説明する。図１は、第１の実施形態
に係る半導体受光素子を示す断面図である。この半導体
受光素子（ＡＰＤ）１１は、ｎ−ＩｎＰ基板２１上に、
ｎ−ＩｎＰバッファ層２２、ｎ−ＩｎＧａＡｓＰ光吸収
層２３、ＩｎＰトンネル電流抑制層２４、及びｎ−Ｉｎ
Ｐ増倍層２５が、エピタキシャル成長により順次形成さ
れた構造を有している。

【００２０】ここで、ｎ−ＩｎＧａＡｓＰ光吸収層２３
は、Ｉｎ_1-xＧａ_xＡｓ_yＰ_1-y（０≦ｙ≦１、かつ０．４
２ｙ≦ｘ≦０．５０ｙ）を満たす組成比を有し、キャリ
ア濃度が１×１０¹⁴〜１×１０¹⁶ｃｍ^-3、エピタキシャ
ル厚が０．５〜３．５μｍの範囲であることが好適であ
る。

【００２１】また、ＩｎＰトンネル電流抑制層２４は、
低キャリア濃度（１×１０¹⁴〜５×１０¹⁵ｃｍ^-3）のｎ
−ＩｎＰ又はノンドープＩｎＰからなる層であり、必要
とされる電界強度等に応じてエピタキシャル厚が０．２
〜２．５μｍの範囲であることが好適である。

【００２２】また、ｎ−ＩｎＰ増倍層２５は、キャリア
濃度が５×１０¹⁵〜１×１０¹⁸ｃｍ ^-3、エピタキシャル
厚が０．５〜２．０μｍの範囲であることが好適であ
る。

【００２３】ｎ−ＩｎＰ基板２１上に上記のような多層
体が形成された後、ｎ−ＩｎＰ増倍層２５上に拡散保護
膜（例えばＳｉＮ膜）２６がＰ−ＣＶＤ等によって被覆
される。次いで、この拡散保護膜２６の受光領域形成箇
所が穴あけされ、不純物（Ｚｎ等）の選択的な拡散によ
って、ｎ−ＩｎＰ増倍層２５内に受光領域２８が形成さ
れる。この不純物の拡散は、ｎ−ＩｎＰ増倍層２５内で
止められ、図１に示されるような受光領域ｐｎ接合が形
成される。

【００２４】受光領域ｐｎ接合が形成された後、穴あけ
された拡散保護膜２６を一旦除去し、再度ｎ−ＩｎＰ増
倍層２５上に拡散保護膜２６が被覆される。今度は、こ
の拡散保護膜２６のガードリング領域形成箇所が穴あけ
され、不純物（Ｚｎ等）の選択的な拡散によって、ガー
ドリング領域２９が形成される。この不純物の拡散は、
ＩｎＰトンネル電流抑制層２４とｎ−ＩｎＧａＡｓＰ光
吸収層２３との界面下まで行なわれ、図１に示されるよ
うなガードリング領域ｐｎ接合が形成される。

【００２５】受光領域２８及びガードリング領域２９が
形成された後、受光領域２８上に反射防止膜２７が被覆
される。この反射防止膜２７には、電極用の開口が設け
られ、ｐ側電極が形成される。このオーミック電極材料
としては、ＡｕＺｎ／Ａｕ又はＣｒ／Ａｕが用いられ
る。また、ｎ−ＩｎＰ基板２１の裏面にｎ側電極が形成
される。このオーミック電極材料としては、ＡｕＧｅ／
Ｎｉ／Ａｕが用いられる。

【００２６】本実施形態に係る半導体受光素子１１よれ
ば、ｎ−ＩｎＧａＡｓＰ光吸収層２３とｎ−ＩｎＰ増倍
層２５との間に、ＩｎＰトンネル電流抑制層２４が形成
されているため、エピタキシャル成長時、又はその後の
素子作製過程における熱処理時に、ｎ−ＩｎＰ増倍層２
５の不純物がｎ−ＩｎＧａＡｓＰ光吸収層２３に拡散せ
ず、ｎ−ＩｎＧａＡｓＰ光吸収層２３のヘテロ界面近傍
でのキャリア濃度が高くならない。

【００２７】従って、この半導体受光素子１１にバイア
ス電圧を印加しても、図２に示されるように、ｎ−Ｉｎ
ＧａＡｓＰ光吸収層２３における電界強度が抑制される
ため、トンネル電流の発生を防止することが可能にな
る。

【００２８】次に、本発明に係る半導体受光素子の第２
の実施形態について説明する。図３は、第２の実施形態
に係る半導体受光素子を示す断面図である。この半導体
受光素子１２では、第１の実施形態に係る半導体受光素
子１１のｎ−ＩｎＰ増倍層２５上に、さらにｎ−ＩｎＰ
キャップ層３２が形成された構造を有している。

【００２９】ここで、ｎ−ＩｎＰキャップ層３２は、ｎ
−ＩｎＰ増倍層２５よりキャリア濃度が低く（好適に
は、１×１０¹⁴〜５×１０¹⁵ｃｍ^-3）、エピタキシャル
厚が０．５〜２．０μｍの範囲であることが好適であ
る。

【００３０】また、本実施形態では、受光領域２８がｎ
−ＩｎＰキャップ層３２内に設けられており、受光領域
ｐｎ接合がｎ−ＩｎＰキャップ層３２とｎ−ＩｎＰ増倍
層２５との界面付近に形成されている。

【００３１】本実施形態に係る半導体受光素子１２によ
れば、ｎ−ＩｎＰ増倍層上２５に低キャリア濃度のｎ−
ＩｎＰキャップ層３２が形成されているため、トンネル
電流を抑制すると共に、受光領域２８周辺部でのブレー
クダウンを防止することができる。

【００３２】次に、本発明に係る半導体受光素子の第３
の実施形態について説明する。図４は、第３の実施形態
に係る半導体受光素子を示す断面図である。この半導体
受光素子１３では、不純物（Ｚｎ等）の選択的拡散によ
って、受光領域２８を取り囲むようにして同心円状に複
数重（本実施形態では３重）にガードリング領域２９が
形成されている。

【００３３】本実施形態に係る半導体受光素子１２のよ
うに、ガードリング領域２９が複数重に形成することに
よって、素子作製時の歩留りを向上させることが可能に
なる。

【００３４】最後に、本発明に係る半導体受光素子の第
４の実施形態について説明する。図５は、第４の実施形
態に係る半導体受光素子を示す断面図である。この半導
体受光素子１４は、第２の実施形態に係る半導体受光素
子１２におけるｎ−ＩｎＧａＡｓＰ光吸収層２３とＩｎ
Ｐトンネル電流抑制層２４との間に、さらにｎ−ＩｎＧ
ａＡｓＰ正孔蓄積抑制層３３が形成された構造を有して
いる。

【００３５】ここで、ｎ−ＩｎＧａＡｓＰ正孔蓄積抑制
層３３は、禁止帯幅をｎ−ＩｎＧａＡｓＰ光吸収層２３
の禁止帯幅とＩｎＰトンネル電流抑制層２４の禁止帯幅
との中間に有している。また、Ｉｎ_1-sＧａ_sＡｓ_tＰ_1-t
（０≦ｔ≦１、かつ０．４２ｔ≦ｓ≦０．５０ｔ）を満
たす組成比を有し、キャリア濃度が１×１０¹⁴〜１×１
０¹⁶ｃｍ^-3、エピタキシャル厚が０．２〜１．０μｍの
範囲であることが好適である。

【００３６】本実施形態に係る半導体受光素子１４によ
れば、被検出光の吸収により発生したキャリアのヘテロ
界面での蓄積を軽減することができるため、周波数応答
特性を向上させることが可能になる。

【００３７】本発明に係る半導体受光素子は、上記実施
形態に限定されるものではなく、さまざまな変形態様を
採ることが可能である。例えば、作動条件等に応じて、
各層の組成比を変更したり、他のIII−V族化合物半導体
を用いることも可能である。

【００３８】

【発明の効果】本発明に係る半導体受光素子によれば、
トンネル電流の発生を防止し、低暗電流化及び高増倍特
性化を実現することが可能になる。

【００３９】また、本発明に係る半導体受光素子によれ
ば、ブレークダウンを防止し、歩留まり及び周波数応答
特性を向上させることが可能になる。

【図面の簡単な説明】

【図１】第１の実施形態に係る半導体受光素子の断面図
である。

【図２】図１における受光領域ｐｎ接合部からの距離と
電界強度との関係を示すグラフである。

【図３】第２の実施形態に係る半導体受光素子の断面図
である。

【図４】第３の実施形態に係る半導体受光素子の断面図
である。

【図５】第４の実施形態に係る半導体受光素子の断面図
である。

【図６】従来の半導体受光素子の断面図である。

【図７】図６における受光領域ｐｎ接合部からの距離と
電界強度との関係を示すグラフである。

【符号の説明】

１１…半導体受光素子、１２…半導体受光素子、１３…
半導体受光素子、１４…半導体受光素子、２１…ｎ−Ｉ
ｎＰ基板、２２…ｎ−ＩｎＰバッファ層、２３…ｎ−Ｉ
ｎＧａＡｓ光吸収層、２４…ＩｎＰトンネル電流抑制
層、２５…ｎ−ＩｎＰ増倍層、２６…拡散保護膜、２７
…反射防止膜、２８…受光領域、２９…ガードリング領
域、３０…ｐ側電極、３１…ｎ側電極、３２…ｎ−Ｉｎ
Ｐキャップ層、３３…正孔蓄積抑制層、１００…半導体
受光素子、１０１…ｎ−ＩｎＰ基板、１０２…ｎ−Ｉｎ
Ｐバッファ層、１０３…ｎ−ＩｎＧａＡｓ光吸収層、１
０４…ｎ−ＩｎＰ増倍層、１０５…反射防止膜、１０６
…受光領域、１０７…ガードリング領域、１０８…ｐ側
電極、１０９…ｎ側電極

フロントページの続き (72)発明者 田中 章雅 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 Ｆターム(参考） 5F049 MA08 MB07 NA03 NA05 QA12 QA18 QA20 SE05 SE12 SS04 SZ12

Claims (4)

【特許請求の範囲】
1. 【請求項１】 化合物半導体からなる基板上に、少なく
   とも、 第１導電型の化合物半導体からなる光吸収層と、 第１導電型の化合物半導体からなる増倍層と、 前記増倍層内の一部に設けられた第２導電型の受光領域
   と、 前記受光領域の周縁を取り囲むように設けられ、前記光
   吸収層に達する第２導電型のガードリング領域とが形成
   された半導体受光素子において、 前記光吸収層と前記増倍層との間に、キャリア濃度が１
   ×１０¹⁴〜５×１０¹⁵ｃｍ^-3の範囲である第１導電型又
   は真性半導体であって前記光吸収層と異なる化合物半導
   体からなるトンネル電流抑制層が形成されたことを特徴
   とする半導体受光素子。
2. 【請求項２】 化合物半導体からなる基板上に、少なく
   とも、 第１導電型の化合物半導体からなる光吸収層と、 第１導電型の化合物半導体からなる増倍層と、 第１導電型の化合物半導体からなるキャップ層と、 前記キャップ層内の一部に設けられた第２導電型の受光
   領域と、 前記受光領域の周縁を取り囲むように設けられ、前記光
   吸収層に達する第２導電型のガードリング領域とが形成
   された半導体受光素子において、 前記光吸収層と前記増倍層との間に、キャリア濃度が１
   ×１０¹⁴〜５×１０¹⁵ｃｍ^-3の範囲である第１導電型又
   は真性半導体であって前記光吸収層と異なる化合物半導
   体からなるトンネル電流抑制層が形成されたことを特徴
   とする半導体受光素子。
3. 【請求項３】 前記ガードリング領域が同心円状に複数
   形成されたことを特徴とする請求項１又は２に記載の半
   導体受光素子。
4. 【請求項４】 前記光吸収層と前記トンネル電流抑制層
   との間に、第１導電型の化合物半導体からなり、禁止帯
   幅を前記光吸収層の禁止帯幅と前記トンネル電流抑制層
   の禁止帯幅との中間に有するキャリア蓄積抑制層がさら
   に形成されたことを特徴とする請求項１〜３のいずれか
   に記載の半導体受光素子。