JP2016213362A

JP2016213362A - アバランシェフォトダイオード

Info

Publication number: JP2016213362A
Application number: JP2015097080A
Authority: JP
Inventors: 友輝山田; Yuki Yamada; 允洋名田; Masahiro Nada; 秀昭松崎; Hideaki Matsuzaki
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2015-05-12
Filing date: 2015-05-12
Publication date: 2016-12-15

Abstract

【課題】動作電圧の高い再現性が実現されている高速・高感度なアバランシェフォトダイオードが、より容易に製造できるようにする。【解決手段】増倍層１０３は、化合物半導体から構成されて光吸収層１０４とｎ型コンタクト層１０２との間に形成され、増倍層１０３が、光吸収層１０４より小さいバンドギャップとされている。これにより、アバランシェフォトダイオードへの電圧印加時に光吸収層１０４および増倍層１０３において一様に電界強度が高くなっていったとしても、増倍層１０３においてのみ選択的にアバランシェブレークダウンを生じさせることができる。【選択図】図１

Description

本発明は、アバランシェ現象を利用したアバランシェフォトダイオードに関する。

フォトダイオードの一つであるアバランシェフォトダイオード（ＡＰＤ）は、半導体光吸収層で発生したキャリアを高電界で加速することにより、格子位置原子に衝突させて二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していくアバランシェ増倍を利用したフォトダイオードである。つまり一般的なフォトダイオードでは光を電気に変換する際の効率は１００％が限界となるのに対して、アバランシェフォトダイオードでは素子自身に増倍機能を有するため、１００％を大きく超える高効率化が可能となる。

光通信に用いられるアバランシェフォトダイオードは通信用の波長帯である１．５５μｍ帯および１．３μｍ帯の光信号を電気信号に効率よく変換するために、一般的には光吸収層としてＩｎＧａＡｓが用いられる。しかしながら、ＩｎＧａＡｓはアバランシェ増倍を起こす高電界状態ではリーク電流が増大してしまうため、よりバンドギャップの大きな材料であるＩｎＰやＩｎＡｌＡｓを増倍層とし、素子の動作時には光吸収層の電界は低く、増倍層の電界強度は高くする「Ｌｏｗ−ｈｉｇｈ」の電界構造が一般的に用いられている。

例えば、光通信用の高速・高感度アバランシェフォトダイオードにおいては、上述した構成を実現するために、電界強度を制御するための電界制御層を増倍層の周辺に設け、光吸収層と増倍層を分離するＳＡＭ（Separated Absorption and Multiplication）構造が用いられている（非特許文献１参照）。

上述した増倍層のバンドギャップを入射光エネルギーよりも大きくするＳＡＭ構造によれば、電子正孔対が走行する層は光吸収層および増倍層のみであり、他の層においては増倍層に注入される少数キャリアがキャリア輸送特性に寄与する。このため、ＳＡＭ構造において増倍層に飽和速度の大きい電子を注入する構造を適用した場合、光吸収層および増倍層以外の層では、飽和速度の小さい正孔はキャリア輸送特性に影響を与えることはない。このように、増倍層に飽和速度の大きい電子を注入する構造は、高速高感度アバランシェフォトダイオードを実現するうえで有効である。

N. Susa et al., "Characteristics in InGaAs/InP Avalanche Photodiodes with Separated Absorption and Multiplication Regions", IEEE Journal of Quantum Electronics, vol. QE-17, no.2, pp.243-250, 1981. H. Takagi et al., "Surface activated bonding of silicon wafers at room temperature", Applied Physics Letters, vol.68, no.16, pp.2222-2224, 1996.

ところで、アバランシェフォトダイオードの動作電圧（電流−電圧特性）に高い再現性を要求する場合，電界制御層の不純物濃度に高い制御性が要求される。これは、アバランシェフォトダイオードが、電圧の印加に伴い、まず電界制御層が空乏化され、この後で光吸収層の電界強度が上昇していくように設計されているためである。

電界制御層の不純物濃度の設計値からのずれは、光電流が生じ始めるオン電圧、およびブレークダウン電圧に直接的に影響する。例えば、電界制御層の膜厚、濃度として一般的に用いられる範囲内においては、２０％の不純物濃度のずれは、２Ｖ以上のオン電圧、ブレークダウン電圧の変動に相当する。

このように、アバランシェフォトダイオードに高速・高感度動作を提供するＳＡＭ構造において、動作電圧の再現性を２Ｖ以内の精度で確保するためには、電界制御層の不純物濃度に±１０％以内の高い制御性が要求されており、容易に製造できないという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、動作電圧の高い再現性が実現されている高速・高感度なアバランシェフォトダイオードが、より容易に製造できるようにすることを目的とする。

本発明に係るアバランシェフォトダイオードは、ｎ型の化合物半導体から構成されたｎ型コンタクト層と、ｐ型の化合物半導体から構成されたｐ型コンタクト層と、化合物半導体から構成されてｎ型コンタクト層とｐ型コンタクト層との間に形成された光吸収層と、化合物半導体から構成されて光吸収層とｎ型コンタクト層との間に形成され、光吸収層より小さいバンドギャップとされた増倍層とを備える。

上記アバランシェフォトダイオードにおいて、光吸収層と増倍層との間に形成された半導体多層構造からなる反射構造層を備えるようにするとよい。

上記アバランシェフォトダイオードにおいて、光吸収層と増倍層とは、異なる格子定数とされていても良い。

以上説明したように、本発明によれば、増倍層を光吸収層より小さいバンドギャップとし、電界制御層を用いないようにしたので、動作電圧の高い再現性が実現されている高速・高感度なアバランシェフォトダイオードが、より容易に製造できるという優れた効果が得られる。

図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を示す断面図である。図２は、本発明の実施の形態１におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。図３は、本発明の実施の形態１におけるアバランシェフォトダイオードを駆動した時の電界強度プロファイルの概念を示す説明図である。図４は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を示す断面図である。図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。図６は、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を示す断面図である。図７は、本発明の実施の形態３におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。図８は、本発明の実施の形態４におけるアバランシェフォトダイオードの構成を示す断面図である。図９は、本発明の実施の形態４におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を示す断面図である。また、図２は、本発明の実施の形態１におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。

このアバランシェフォトダイオードは、基板１０１の上に形成されたｎ型コンタクト層１０２、増倍層１０３、光吸収層１０４、ｐ型コンタクト層１０５、ｐ電極１１１，ｎ電極１１２を備える。光は、ｐ型コンタクト層１０５の側より入射させる。

ｎ型コンタクト層１０２は、ｎ型の化合物半導体から構成され、ｐ型コンタクト層１０５は、ｐ型の化合物半導体から構成されている。光吸収層１０４は、化合物半導体から構成され、ｎ型コンタクト層１０２とｐ型コンタクト層１０５との間に形成されている。増倍層１０３は、化合物半導体から構成されて光吸収層１０４とｎ型コンタクト層１０２との間に形成されている。ここで、本発明では、増倍層１０３が、光吸収層１０４より小さいバンドギャップとされているところに特徴がある。

例えば、基板１０１は、ＩｎＡｓから構成し、ｎ型コンタクト層１０２は、シリコンをドーパントしたｎ型のｎ−ＧａＡｓＳｂから構成すれば良い。また、増倍層１０３は、アンドープのＩｎＡｓから構成し、光吸収層１０４は、ＧａＡｓＳｂから構成すれば良い。また、ｐ型コンタクト層１０５は、炭素をドーパントとしたｐ型のｐ−ＡｌＡｓＳｂから構成すれば良い。

ここで、製造方法について簡単に説明する。まず、ＩｎＡｓからなる基板１０１上に、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層１０２）、アンドープのＩｎＡｓ（増倍層１０３）、ＧａＡｓＳｂ（光吸収層１０４）、ｐ−ＡｌＡｓＳｂ（ｐ型コンタクト層１０５）をエピタキシャル成長により順次堆積する。これらは、よく知られた有機金属気相成長（ＭＯＶＰＥ）法により形成すればよい。

次に、ｐ−ＡｌＡｓＳｂの層の上に、ｐ電極１１１を形成する。例えば、ｐ電極１１１となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、電極材料の膜を形成する。この後、レジストマスクパターンを除去すれば、ｐ−ＡｌＡｓＳｂの層（ｐ型コンタクト層１０５）にオーミック接続するｐ電極１１１が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述した各層をパターニングし、各々所望の形状（メサ形状）としたｎ型コンタクト層１０２，増倍層１０３，光吸収層１０４，ｐ型コンタクト層１０５を形成する。この後、上記パターニングにより露出したｎ型コンタクト層１０２の上に、ｎ電極１１２を形成する。ｐ電極１１１と同様に、電子ビーム蒸着法とリフトオフ法とによりをｎ電極１１２形成すればよい。

次に、実施の形態１におけるアバランシェフォトダイオードの動作について説明する。半導体がアバランシェブレークダウンないしはツェナーブレークダウンを生じる電界強度は、概ねバンドギャップの大きさに依存し、ナローギャップであるほどブレークダウンの電界強度は小さい傾向にある。

例えば、上記に例示したＩｎＡｓおよびＧａＡｓＳｂにおいては、室温でのバンドギャップの小さいＩｎＡｓの方が、ＧａＡｓＳｂよりブレーク電界強度も小さい。このため、増倍層１０３をＩｎＡｓから構成し、光吸収層１０４をＧａＡｓＳｂから構成すると、電圧印加によって、増倍層１０３がある一定電圧でブレークダウン電界強度に到達し、更に電圧を印加しない限り、光吸収層１０４の電界強度は、ブレークダウン電圧に到達しない。この状態において、光吸収層１０４はブレークダウン電圧に到達はしていないが、電子、正孔をドリフト移動させるには十分な電界強度を有している。

実施の形態１において、アバランシェフォトダイオードへの電圧印加時に光吸収層１０４および増倍層１０３において一様に電界強度が高くなっていったとしても、先に説明した通り、増倍層１０３と光吸収層１０４を構成する半導体材料のバンドギャップの大小関係から、増倍層１０３においてのみ選択的にアバランシェブレークダウンを生じさせることができる。

言い換えると、動作時の印加電圧において、上述した増倍層１０３においてのみ選択的にアバランシェブレークダウンが生じる状態となるように、増倍層１０３のバンドギャップエネルギーと光吸収層１０４のバンドギャップエネルギーとの関係が設定されていればよい。実施の形態１におけるアバランシェフォトダイオード駆動時の電界強度プロファイルの概念を図３に示す。図３に示すように、増倍層１０３の降伏電界強度１３１は、動作時印加電圧より低くなり、光吸収層１０４の降伏電界強度１４１は、動作時印加電圧より高くなる。

以上に説明したように、高速・高感度動作が実現できるＳＡＭ構造で課題であった、高い不純物濃度の制御性を要求する電界制御層が、本発明においては必要とされない。言い換えると、本発明においては、電界制御層を用いずに、動作電圧の高い再現性が実現されている高速・高感度なアバランシェフォトダイオードが実現している。また、本発明によれば、光吸収層に対して増倍層のバンドギャップを小さくするという、材料の特性により、高速・高感度を実現しているので、電界制御層を用いる場合のような不純物濃度や層厚を制御するなどの必要が無く、より容易に動作電圧の高い再現性を得ることができる。

［実施の形態２］
次に、本発明の実施の形態２について図４，図５を用いて説明する。図４は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を示す断面図である。また、図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。

このアバランシェフォトダイオードは、基板２０１の上に形成されたｎ型コンタクト層２０２、増倍層２０３、反射構造層２０６、光吸収層２０４、ｐ型コンタクト層２０５、ｐ電極２１１，ｎ電極２１２を備える。光は、ｐ型コンタクト層２０５の側より入射させる。

ｎ型コンタクト層２０２は、ｎ型の化合物半導体から構成され、ｐ型コンタクト層２０５は、ｐ型の化合物半導体から構成されている。光吸収層２０４は、化合物半導体から構成され、ｎ型コンタクト層２０２とｐ型コンタクト層２０５との間に形成されている。増倍層２０３は、化合物半導体から構成されて光吸収層２０４とｎ型コンタクト層２０２との間に形成されている。

実施の形態２においても、増倍層２０３が、光吸収層２０４より小さいバンドギャップとされている。上記構成に加え、実施の形態２では、光吸収層２０４と増倍層２０３との間に半導体多層構造からなる反射構造層２０６を備える。反射構造層２０６は、例えば、ＧａＡｓＳｂ／ＡｌＡｓＳｂなどの半導体多層膜ミラーである。反射構造層２０６は、電子および正孔が通過することのできる構造とされていれば良い。なお、反射構造層２０６以外は、前述した実施の形態１と同様である。

反射構造層２０６を備えることで、入射光が増倍層２０３に侵入することが防がれ、増倍層２０３のバンドギャップを光吸収層２０４より小さくしても、光吸収層２０４においてのみ効率的に光吸収を行えるようになる。なお、上述したように反射構造層２０６を設けても、アバランシェフォトダイオードとして致命的な短所が新たに生じるものではないことを付記する。

実施の形態２においても、前述した実施の形態１と同様に、増倍層のバンドギャップを光吸収層よりも小さくすることで、動作電圧印加時に光吸収層および増倍層において一様に電界強度が高くなっていったとしても、増倍層おいてのみ選択的にアバランシェブレークダウンを生じさせることができる。この結果、高速・高感度動作が実現できるＳＡＭ構造で課題であった、高い不純物濃度の制御性を要求する電界制御層が、実施の形態２においても必要とされない。また、実施の形態２においても、光吸収層に対して増倍層のバンドギャップを小さくするという、材料の特性により、高速・高感度を実現しているので、電界制御層を用いる場合のような不純物濃度や層厚を制御するなどの必要が無く、より容易に動作電圧の高い再現性を得ることができる。

［実施の形態３］
次に、本発明の実施の形態３について図６，図７を用いて説明する。図６は、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を示す断面図である。また、図７は、本発明の実施の形態３におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。

このアバランシェフォトダイオードは、基板３０１の上に形成されたｐ型コンタクト層３０５、光吸収層３０４、反射構造層３０６、増倍層３０３、エッジ電界バッファ層３０７、ｎ型コンタクト層３０２、ｐ電極３１１，ｎ電極３１２を備える。光は、基板３０１の側より入射させる。

ｎ型コンタクト層３０２は、ｎ型の化合物半導体から構成され、ｐ型コンタクト層３０５は、ｐ型の化合物半導体から構成されている。光吸収層３０４は、化合物半導体から構成され、ｎ型コンタクト層３０２とｐ型コンタクト層３０５との間に形成されている。増倍層３０３は、化合物半導体から構成されて光吸収層３０４とｎ型コンタクト層３０２との間に形成されている。

実施の形態３においても、増倍層３０３が、光吸収層３０４より小さいバンドギャップとされている。また、実施の形態３においても光吸収層３０４と増倍層３０３との間に半導体多層構造からなる反射構造層３０６を備える。反射構造層３０６は、例えば、ＧａＡｓＳｂ／ＡｌＡｓＳｂなどの半導体多層膜ミラーである。反射構造層３０６は、電子および正孔が通過することのできる構造とされていれば良い。反射構造層３０６を備えることで、入射光が増倍層３０３に侵入することが防がれ、増倍層３０３のバンドギャップを光吸収層３０４より小さくしても、光吸収層３０４においてのみ効率的に光吸収を行えるようになる。

また、実施の形態３では、増倍層３０３とｎ型コンタクト層３０２との間に、エッジ電界バッファ層３０７を備える。実施の形態３では、素子の上部側にｎ型コンタクト層３０２を配置しており、増倍層３０３や光吸収層３０４などによるメサよりｎ型コンタクト層３０２を小さい面積としている。この構成において、増倍層３０３に直接ｎ型コンタクト層３０２を接して形成すると、ｎ型コンタクト層３０２の形状に由来したエッジ電界が生じる場合があり、生じたエッジ電界に起因するエッジブレークダウンが増倍層３０３の内部で発生し、十分な増倍率を得ることができなくなる場合が発生する。これを防ぐため、エッジ電界バッファ層３０７を備えている。エッジ電界バッファ層３０７によって、増倍層３０３とｎ型コンタクト層３０２とを空間的に隔離し、エッジブレークダウンを抑制する。

例えば、基板３０１は、半絶縁性のＩｎＰから構成し、ｐ型コンタクト層３０５は、ｐ型のｐ−ＩｎＧａＡｓＰから構成すれば良い。また、光吸収層３０４は、ＩｎＧａＡｓから構成し、増倍層３０３は、アンドープのＩｎＡｓから構成すれば良い。また、反射構造層３０６は、例えば、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓなどの半導体多層膜ミラーであればよい。また、エッジ電界バッファ層３０７は、ｎ型のｎ−ＡｌＡｓＳｂから構成し、ｎ型コンタクト層３０２は、ｎ型のｎ−ＧａＡｓＳｂから構成すれば良い。実施の形態３では、増倍層３０３（を構成する半導体）の格子定数と、光吸収層３０４（を構成する半導体）の格子定数とが異なっている。

ここで、製造方法について簡単に説明する。まず、高抵抗なＩｎＰからなる基板３０１上に、ｐ型のｐ−ＩｎＧａＡｓＰ（ｐ型コンタクト層３０５）、ＩｎＧａＡｓ（光吸収層３０４）、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ（反射構造層３０６）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。

一方、ｎ型のＩｎＡｓからなる他基板の上に、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層３０２）、ｎ−ＡｌＡｓＳｂ（エッジ電界バッファ層３０７）、アンドープのＩｎＡｓ（増倍層３０３）をエピタキシャル成長により順次堆積する。これらも、よく知られたＭＯＶＰＥ法により形成すればよい。

次に、基板３０１のＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ多層構造と、他基板のアンドープのＩｎＡｓの層とを貼り合わせる。例えば、表面活性化接合法により両者を貼り合わせれば良い（非特許文献２参照）。なお、他の接合方法であっても、電子および正孔が接合界面を通過する際にこれらの輸送特性を阻害しなければ良い。

以上のように接合した後、例えば、研磨、エッチングなどにより他基板を除去する。これにより、基板３０１の上に、ｐ−ＩｎＧａＡｓＰ（ｐ型コンタクト層３０５）、ＩｎＧａＡｓ（光吸収層３０４）、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ（反射構造層３０６）、アンドープのＩｎＡｓ（増倍層３０３）、ｎ−ＡｌＡｓＳｂ（エッジ電界バッファ層３０７）、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層３０２）が、これらの順に積層された状態となる。

次に、ｎ−ＧａＡｓＳｂの層の上に、ｎ電極３１２を形成する。例えば、ｎ電極３１２となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、電極材料の膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層３０２）にオーミック接続するｎ電極３１２が形成できる。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述した各層をパターニングし、各々所望の形状（メサ形状）としたｐ型コンタクト層３０５，光吸収層３０４，反射構造層３０６，増倍層３０３，エッジ電界バッファ層３０７，ｎ型コンタクト層３０２を形成する。この後、上記パターニングにより露出したｐ型コンタクト層３０５の上に、ｐ電極３１１を形成する。ｎ電極３１２と同様に、電子ビーム蒸着法とリフトオフ法とによりをｐ電極３１１形成すればよい。

実施の形態３では、格子定数の異なる材料の層を、各々異なる基板の上に形成し、これらを貼り合わせることで一体としているので、反射構造層を構成する半導体多層膜ミラーの材料選択の自由度を高くすることができる。

実施の形態３においても、前述した実施の形態１，２と同様に、増倍層のバンドギャップを光吸収層よりも小さくすることで、動作電圧印加時に光吸収層および増倍層において一様に電界強度が高くなっていったとしても、増倍層おいてのみ選択的にアバランシェブレークダウンを生じさせることができる。この結果、高速・高感度動作が実現できるＳＡＭ構造で課題であった、高い不純物濃度の制御性を要求する電界制御層が、実施の形態３においても必要とされない。また、実施の形態３においても、光吸収層に対して増倍層のバンドギャップを小さくするという、材料の特性により、高速・高感度を実現しているので、電界制御層を用いる場合のような不純物濃度や層厚を制御するなどの必要が無く、より容易に動作電圧の高い再現性を得ることができる。

［実施の形態４］
次に、本発明の実施の形態４について図８，図９を用いて説明する。図８は、本発明の実施の形態４におけるアバランシェフォトダイオードの構成を示す断面図である。また、図９は、本発明の実施の形態４におけるアバランシェフォトダイオードの層厚方向のバンドギャップエネルギーの変化を示すバンド図である。

このアバランシェフォトダイオードは、基板４０１の上に形成されたｐ型コンタクト層４０５、光吸収層４０４、反射構造層４０６、第１界面層４０８、第２界面層４０９、増倍層４０３、エッジ電界バッファ層４０７、ｎ型コンタクト層４０２、ｐ電極４１１，ｎ電極４１２を備える。光は、基板４０１の側より入射させる。

ｎ型コンタクト層４０２は、ｎ型の化合物半導体から構成され、ｐ型コンタクト層４０５は、ｐ型の化合物半導体から構成されている。光吸収層４０４は、化合物半導体から構成され、ｎ型コンタクト層４０２とｐ型コンタクト層４０５との間に形成されている。増倍層４０３は、化合物半導体から構成されて光吸収層４０４とｎ型コンタクト層４０２との間に形成されている。

実施の形態４においても、増倍層４０３が、光吸収層４０４より小さいバンドギャップとされている。また、実施の形態４においても光吸収層４０４と増倍層４０３との間に半導体多層構造からなる反射構造層４０６を備える。反射構造層４０６は、例えば、ＧａＡｓＳｂ／ＡｌＡｓＳｂなどの半導体多層膜ミラーである。反射構造層４０６は、電子および正孔が通過することのできる構造とされていれば良い。反射構造層４０６を備えることで、入射光が増倍層４０３に侵入することが防がれ、増倍層４０３のバンドギャップを光吸収層４０４より小さくしても、光吸収層４０４においてのみ効率的に光吸収を行えるようになる。

また、実施の形態４においても、増倍層４０３とｎ型コンタクト層４０２との間に、エッジ電界バッファ層４０７を備える。実施の形態３と同様に、エッジ電界バッファ層４０７によって、増倍層４０３とｎ型コンタクト層４０２とを空間的に隔離し、エッジブレークダウンを抑制する。

また、実施の形態４では、反射構造層４０６と増倍層４０３との間に、第１界面層４０８および第２界面層４０９を備える。

例えば、基板４０１は、半絶縁性のＩｎＰから構成し、ｐ型コンタクト層４０５は、ｐ型のＰ−ＩｎＧａＡｓＰから構成すれば良い。また、光吸収層４０４は、ＩｎＧａＡｓから構成し、増倍層４０３は、アンドープのＩｎＡｓから構成すれば良い。また、反射構造層４０６は、例えば、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓなどの半導体多層膜ミラーであればよい。また、エッジ電界バッファ層４０７は、ｎ型のｎ−ＡｌＡｓＳｂから構成し、ｎ型コンタクト層４０２は、ｎ型のｎ−ＧａＡｓＳｂから構成すれば良い。実施の形態４では、増倍層４０３（を構成する半導体）の格子定数と、光吸収層４０４（を構成する半導体）の格子定数とが異なっている。

また、界面層４０８は、高濃度にｐ型不純物が導入されたｐ型のｐ⁺−ＩｎＧａＡｓＰから構成し、界面層４０９は、高濃度にｐ型不純物が導入されたｐ型のｐ⁺−ＧａＡｓＳｂから構成すれば良い。

ここで、製造方法について簡単に説明する。まず、高抵抗なＩｎＰからなる基板４０１上に、ｐ−ＩｎＧａＡｓＰ（ｐ型コンタクト層４０５）、ＩｎＧａＡｓ（光吸収層４０４）、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ（反射構造層４０６）、ｐ⁺−ＩｎＧａＡｓＰ（第１界面層４０８）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。

一方、ｎ型のＩｎＡｓからなる他基板の上に、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層４０２）、ｎ−ＡｌＡｓＳｂ（エッジ電界バッファ層４０７）、アンドープのＩｎＡｓ（増倍層４０３）、ｐ⁺−ＧａＡｓＳｂ（第２界面層４０９）をエピタキシャル成長により順次堆積する。これらも、よく知られたＭＯＶＰＥ法により形成すればよい。

次に、基板４０１のｐ⁺−ＩｎＧａＡｓＰの層と、他基板のｐ⁺−ＧａＡｓＳｂの層とを貼り合わせる。例えば、表面活性化接合法により両者を貼り合わせれば良い（非特許文献２参照）。なお、他の接合方法であっても、電子および正孔が接合界面を通過する際にこれらの輸送特性を阻害しなければ良い。

以上のように接合した後、例えば、研磨、エッチングなどにより他基板を除去する。これにより、基板４０１の上に、ｐ−ＩｎＧａＡｓＰ（ｐ型コンタクト層４０５）、ＩｎＧａＡｓ（光吸収層４０４）、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ（反射構造層４０６）、
ｐ⁺−ＩｎＧａＡｓＰ（第１界面層４０８）、ｐ⁺−ＧａＡｓＳｂ（第２界面層４０９）、アンドープのＩｎＡｓ（増倍層４０３）、ｎ−ＡｌＡｓＳｂ（エッジ電界バッファ層４０７）、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層４０２）が、これらの順に積層された状態となる。

次に、ｎ−ＧａＡｓＳｂの層の上に、ｎ電極４１２を形成する。例えば、ｎ電極４１２となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、電極材料の膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ−ＧａＡｓＳｂ（ｎ型コンタクト層４０２）にオーミック接続するｎ電極４１２が形成できる。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述した各層をパターニングし、各々所望の形状（メサ形状）としたｐ型コンタクト層４０５，光吸収層４０４，反射構造層４０６，第１界面層４０８，第２界面層４０９増倍層４０３，エッジ電界バッファ層４０７，ｎ型コンタクト層４０２を形成する。この後、上記パターニングにより露出したｐ型コンタクト層４０５の上に、ｐ電極４１１を形成する。ｎ電極４１２と同様に、電子ビーム蒸着法とリフトオフ法とによりをｐ電極４１１形成すればよい。

実施の形態４では、格子定数の異なる材料の層を、各々異なる基板の上に形成し、これらを貼り合わせることで一体としているので、反射構造層を構成する半導体多層膜ミラーの材料選択の自由度を高くすることができる。また、実施の形態４では、また、は、高濃度に不純物が導入された界面層４０８と高濃度に不純物が導入された界面層４０９とを貼り合わせるようにしているので、接合界面における界面準位に起因した、バンド不連続が緩和できるようになる。これにより、接合界面における電荷の移動を安定化できる。

実施の形態４においても、前述した実施の形態１，２，３と同様に、増倍層のバンドギャップを光吸収層よりも小さくすることで、動作電圧印加時に光吸収層および増倍層において一様に電界強度が高くなっていったとしても、増倍層おいてのみ選択的にアバランシェブレークダウンを生じさせることができる。この結果、高速・高感度動作が実現できるＳＡＭ構造で課題であった、高い不純物濃度の制御性を要求する電界制御層が、実施の形態４においても必要とされない。また、実施の形態４においても、光吸収層に対して増倍層のバンドギャップを小さくするという、材料の特性により、高速・高感度を実現しているので、電界制御層を用いる場合のような不純物濃度や層厚を制御するなどの必要が無く、より容易に動作電圧の高い再現性を得ることができる。

以上に説明したように、本発明では、増倍層を光吸収層より小さいバンドギャップとし、電界制御層を用いないようにしたので、動作電圧の高い再現性が実現されている高速・高感度なアバランシェフォトダイオードが、より容易に製造できるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、増倍層をＩｎＡｓから構成する場合について説明したが、これに限るものではなく、ＩｎＳｂやＨｇＣｄＴｅなどの他の半導体材料から増倍層を構成しても良い。また、ＩｎＡｓ／ＧａＡｓＳｂなどの超格子構造から増倍層を構成しても良い。

また、エッジ電界バッファ層は、成長基板に格子整合するＡｌＡｓＳｂやＩｎＰ、ＩｎＡｌＡｓから構成しても良い。また、反射層は、ＩｎＧａＡｓ／ＩｎＧａＡｓＰ、ＡｌＡｓＳｂ／ＡｌＧａＡｓＳｂなどの多層膜から構成しても良い。

また、上述した貼り合わせは、表面活性化接合法に限るものではなく、例えば、原子拡散法などの他の接合方法を用いてもよい。また、反射層と増倍層とを貼り合わせるようにしたが、反射層と光吸収層とを貼り合わせるようにしてもよい。また、接合界面におけるバンド不連続を低減するため、接合面として高濃度にドーピングされた界面層を用いるようにしたが、真性半導体同士の接合等を利用してもよい。

また、光吸収層としてｐ型半導体を用いる場合について説明したが、光吸収層から接合面に向けてドーピング濃度を低下させる傾斜ドーピングの状態としても良い。また、各半導体層の成長は、分子線エピタキシー法などの他の結晶成長方法を用いてもよい。

また更に、素子の高感度化を実現するため、入射面の鏡面化や誘電体多層膜による反射防止膜を施すことによる光の入射端での結合損の低下、ならびにミラーや導波路構造などによる光路長の拡大などの工夫を施しても良いことは、言うまでも無い。

１０１…基板、１０２…ｎ型コンタクト層、１０３…増倍層、１０４…光吸収層、１０５…ｐ型コンタクト層、１１１…ｐ電極、１１２…ｎ電極。

Claims

ｎ型の化合物半導体から構成されたｎ型コンタクト層と、
ｐ型の化合物半導体から構成されたｐ型コンタクト層と、
化合物半導体から構成されて前記ｎ型コンタクト層と前記ｐ型コンタクト層との間に形成された光吸収層と、
化合物半導体から構成されて前記光吸収層と前記ｎ型コンタクト層との間に形成され、前記光吸収層より小さいバンドギャップとされた増倍層と
を備えることを特徴とするアバランシェフォトダイオード。
請求項１記載のアバランシェフォトダイオードにおいて、
前記光吸収層と前記増倍層との間に形成された半導体多層構造からなる反射構造層を備えることを特徴とするアバランシェフォトダイオード。
請求項１または２記載のアバランシェフォトダイオードにおいて、
前記光吸収層と前記増倍層とは、異なる格子定数とされていることを特徴とするアバランシェフォトダイオード。