WO2021100082A1 - 受光素子およびその製造方法 - Google Patents

受光素子およびその製造方法 Download PDF

Info

Publication number
WO2021100082A1
WO2021100082A1 PCT/JP2019/045059 JP2019045059W WO2021100082A1 WO 2021100082 A1 WO2021100082 A1 WO 2021100082A1 JP 2019045059 W JP2019045059 W JP 2019045059W WO 2021100082 A1 WO2021100082 A1 WO 2021100082A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type contact
contact layer
light receiving
receiving element
Prior art date
Application number
PCT/JP2019/045059
Other languages
English (en)
French (fr)
Inventor
友輝 山田
允洋 名田
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to JP2021558045A priority Critical patent/JP7452552B2/ja
Priority to PCT/JP2019/045059 priority patent/WO2021100082A1/ja
Priority to US17/776,367 priority patent/US12009450B2/en
Publication of WO2021100082A1 publication Critical patent/WO2021100082A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Definitions

  • the present invention relates to a light receiving element and a method for manufacturing the same.
  • the light receiving element is an element that plays a role of converting an optical signal propagating in an optical fiber into an electric signal in optical communication.
  • an increase in the transmission capacity of an optical fiber communication system is required, and a light receiving element used in an optical fiber communication system is required to have high speed.
  • semiconductor light receiving elements there are mainly PIN photodiodes (PIN-PD) and avalanche photodiodes (APD).
  • PIN-PD PIN photodiodes
  • APD avalanche photodiodes
  • the avalanche photodiode has a signal amplification function in itself, and is widely used as a light receiving element having higher sensitivity than a PIN photodiode.
  • an element having a structure in which an n-type contact layer, a multiplying layer, an electric field control layer, a light absorption layer, and a p-type contact layer are laminated in this order on an InP substrate is common.
  • the light absorption layer is composed of InGaAs having a large light absorption coefficient in the communication wavelength band (1.55 ⁇ m or 1.3 ⁇ m).
  • the multiplying layer in which a high electric field is generated is composed of InP or the like having a bandgap larger than that of InGaAs.
  • a P-type doped electric field control layer is used so that a high-intensity electric field is generated in the photomultiplier tube rather than the light absorption layer.
  • the leakage current during operation becomes a problem.
  • an avalanche photodiode has a higher operating voltage than a PIN-PD, a high leakage current is likely to occur during operation, leading to a decrease in reliability and deterioration of SN.
  • the electric field generated on the side surface of the avalanche photodiode leads to a surface leakage current.
  • This avalanche photodiode is provided with a p-type contact layer 302, a light absorption layer 303, an electric field control layer 304, a multiplication layer 305, and an n-type contact layer 306 on a substrate 301 made of a high-resistance In.
  • the n-type contact layer 306 is formed in a smaller area in a plan view than the mesa formed by the light absorption layer 303, the electric field control layer 304, and the photomultiplier layer 305.
  • the p-type contact layer 302 is composed of, for example, InGaAsP in which p-type impurities are introduced at a higher concentration, and the light absorption layer 303 is composed of InGaAs. Further, the electric field control layer 304 is composed of InP, the multiplying layer 305 is composed of InP, and the n-type contact layer 306 is composed of InGaAsP in which n-type impurities are introduced at a higher concentration.
  • an n-type electrode 311 formed in an annular shape in a plan view is formed on the n-type contact layer 306, an n-type electrode 311 formed in an annular shape in a plan view is formed.
  • the n-type electrode 311 is composed of an electrode material such as Ti / Au.
  • a p-type electrode 312 is formed on the p-type contact layer 302 around the light absorption layer 303.
  • the p-type electrode 312 is made of an electrode material such as Pt / Ti / Au.
  • a reflective layer 321 is formed on the n-type contact layer 306 inside the n-type electrode 311.
  • the electric field strength in the light absorption layer 303 and the photomultiplier layer 305 exposed on the side surface of the device is lower than that inside the device, and the surface leakage current can be suppressed. It has also been proposed to use an edge electric field relaxation layer and an n-type electric field control layer in order to suppress edge breakdown in the photomultiplier tube 305 due to the edge electric field caused by the n-type contact layer 306 (Patent Documents 1 and 3). ).
  • the light receiving sensitivity of the light receiving element is determined by the absorption coefficient of the material constituting the light absorbing layer 303 and the distance (optical path length) passing through the light absorbing layer 303.
  • the optical path length can be increased and the light receiving sensitivity can be improved (Non-Patent Document 3).
  • the light incident from the substrate 301 side passes through the light absorption layer 303, is reflected by the reflection layer 321 and passes through the light absorption layer 303 again.
  • the reflective layer 321 in this way, the optical path length can be increased and the light receiving sensitivity can be improved.
  • the reflective layer 321 is made of Au so that, for example, a high reflectance can be obtained.
  • the n-type electrode 311 is formed in an annular shape surrounding the reflection layer 321 to obtain an ohmic connection with the n-type contact layer 306. Therefore, from the viewpoint of heat resistance and adhesion, Ti / Pt / Au or the like is laminated. It is composed of a structure and has a lower reflectance of light than the reflective layer 321.
  • the response speed of this type of light receiving element is determined by the element capacitance, the element resistance, and the traveling time of the carrier. Therefore, in order to operate the light receiving element at a higher speed, it is conceivable to reduce the operating area of the element and reduce the element capacitance.
  • the area of the n-type contact layer in a plan view may be made smaller.
  • the area of the reflective layer and the n-type electrode will be reduced.
  • the area of the n-type electrode is reduced, the manufacturing margin of the lithography process in electrode formation is reduced, and the contact resistance between the n-type electrode and the n-type contact layer is increased. Therefore, there is a limit to the reduction of the electrode area.
  • the area of the reflective layer is reduced.
  • the reduction in the area of the reflective layer leads to an effective reduction in the area of the light receiving portion.
  • the light receiving diameter is up to 6 ⁇ m.
  • the incident light is used by using a lens.
  • the spot size of the incident light can be reduced to only about 10 ⁇ m. Therefore, the incident light leaks from the light receiving range, and the light receiving sensitivity is lowered.
  • n-type electrode and the reflective layer are formed on the n-type contact layer and then process the area of the n-type contact layer to be smaller.
  • processing of the n-type contact layer is generally performed by a method of making an undercut in the n-type contact layer by utilizing etching from the side by a wet etching method.
  • etching from the side by a wet etching method.
  • lateral etching by wet etching as described above is affected by the crystal anisotropy of the compound semiconductor, it is not easy to make the shape in a plan view circular.
  • the light receiving area is reduced, which causes a problem that the light receiving sensitivity is lowered.
  • the present invention has been made to solve the above problems, and an object of the present invention is to improve the operating speed of the light receiving element without causing a reduction in the light receiving area.
  • the light receiving element includes a first n-type contact layer made of an n-type semiconductor formed on a substrate, a light absorption layer made of a semiconductor formed on the first n-type contact layer, and a light absorption layer. It is formed between a p-type contact layer made of a p-type semiconductor, a first n-type contact layer, and a light absorption layer formed on the above, and has an area smaller than that of the light absorption layer in a plan view. A region in which a second n-type contact layer made of an n-type semiconductor, a first electrode formed on the p-type contact layer, and a second n-type contact layer are formed, which are arranged inside the light absorption layer. It is provided with a second electrode formed on the first n-type contact layer around the.
  • the method for manufacturing a light receiving element includes a first step of forming a first n-type contact layer made of an n-type semiconductor on a substrate and a p-type made of a p-type semiconductor on another substrate.
  • the other substrate was removed after the and the other substrate were bonded together, and the first n-type contact layer, the second n-type contact layer, the light absorption layer, and the p-type contact layer were laminated in this order on the substrate.
  • the light absorption layer and the p-type contact layer are patterned to have an area larger than that of the second n-type contact layer in a plan view, and the second n-type contact layer is arranged inside the light absorption layer in a plan view.
  • the first electrode is formed on the p-type contact layer, and the second electrode is formed on the first n-type contact layer around the region where the second n-type contact layer is formed.
  • the seventh step is provided.
  • a second n-type contact layer made of an n-type semiconductor is provided between the first n-type contact layer and the light absorption layer, and the second n-type contact layer is viewed in a plan view. Since the area is smaller than the light absorption layer and arranged inside the light absorption layer in a plan view, the operating speed of the light receiving element can be improved without reducing the light receiving area.
  • FIG. 1 is a cross-sectional view showing the configuration of a light receiving element according to the first embodiment of the present invention.
  • FIG. 2A is a cross-sectional view showing a configuration of an element in an intermediate process for explaining a method of manufacturing a light receiving element according to the first embodiment of the present invention.
  • FIG. 2B is a cross-sectional view showing a configuration of an element in an intermediate process for explaining a method of manufacturing a light receiving element according to the first embodiment of the present invention.
  • FIG. 2C is a cross-sectional view showing a configuration of an element in an intermediate process for explaining a method of manufacturing a light receiving element according to the first embodiment of the present invention.
  • FIG. 2A is a cross-sectional view showing a configuration of an element in an intermediate process for explaining a method of manufacturing a light receiving element according to the first embodiment of the present invention.
  • FIG. 2B is a cross-sectional view showing a configuration of an element in an intermediate process for explaining a method of manufacturing a light receiving
  • FIG. 2D is a cross-sectional view showing a configuration of an element in an intermediate process for explaining a method of manufacturing a light receiving element according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing the configuration of the light receiving element according to the second embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing the configuration of an inverted avalanche photodiode.
  • This light receiving element includes a first n-type contact layer 102, a second n-type contact layer 107, a multiplying layer 103, an electric field control layer 104, a light absorption layer 105, and a p-type contact layer 106 on a substrate 101. They are stacked in order.
  • the light receiving element according to the first embodiment is a well-known avalanche photodiode.
  • the substrate 101 is composed of, for example, a semi-insulating InP single crystal whose resistance is increased by doping with iron. Further, the substrate 101 can also be made of a semiconductor having a higher thermal conductivity than InP, such as SiC.
  • the first n-type contact layer 102 is composed of, for example, a III-V compound semiconductor such as InGaAsP, and n-type impurities are introduced at a high concentration to form an n-type. Further, the first n-type contact layer 102 can also be composed of n-type SiC.
  • the light absorption layer 105 is composed of a group III-V compound semiconductor having a bandgap energy corresponding to a target wavelength of light, such as InGaAs.
  • the p-type contact layer 106 is formed on the light absorption layer 105. Further, in this example, the p-type contact layer 106 has the same area (planar shape) as the light absorption layer 105 in a plan view. Further, the p-type contact layer 106 is composed of, for example, a III-V compound semiconductor such as InGaAsP, and a high-concentration p-type impurity is introduced into the p-type contact layer 106 to form a p-type.
  • the photomultiplier layer 103 is formed between the second n-type contact layer 107 and the light absorption layer 105. Further, in this example, the multiplying layer 103 has the same area (planar shape) as the light absorbing layer 105 in a plan view. Further, the photomultiplier tube 103 is composed of a group III-V compound semiconductor such as InP.
  • the electric field control layer 104 is formed between the multiplication layer 103 and the light absorption layer 105. Further, in this example, the electric field control layer 104 has the same area (planar shape) as the light absorption layer 105 in a plan view. Further, the electric field control layer 104 is composed of a group III-V compound semiconductor such as InP.
  • Each of the p-type contact layer 106, the multiplying layer 103, and the electric field control layer 104 does not have to have the same area (planar shape) as the light absorption layer 105, but is generally described in the following manufacturing method. Formes each of these layers in the same mesa, resulting in each of these layers having the same area.
  • a configuration in which each of the p-type contact layer 106, the multiplying layer 103, and the electric field control layer 104 has the same area (planar shape) as the light absorption layer 105 in a plan view facilitates the manufacture of an element.
  • the second n-type contact layer 107 is formed between the first n-type contact layer 102 and the light absorption layer 105, has an area smaller than the light absorption layer 105 in a plan view, and is inside the light absorption layer 105 in a plan view. Have been placed. Further, the second n-type contact layer 107 has an area smaller than that of the first n-type contact layer 102 in a plan view, and is arranged inside the first n-type contact layer 102. In the first embodiment, the electric field constriction is realized by the second n-type contact layer 107, which has a smaller area in a plan view than the other layers.
  • the second n-type contact layer 107 is made of, for example, a III-V compound semiconductor such as InGaAsP, and an n-type impurity is introduced at a high concentration to form an n-type. Further, the second n-type contact layer 107 can also be composed of n-type SiC.
  • each layer composed of the above-mentioned group III-V compound semiconductor can be lattice-matched to InP.
  • the layers other than the light absorption layer 105 are composed of semiconductors having a bandgap energy different from the semiconductors constituting the light absorption layer 105.
  • the electric field control layer 104 is composed of a semiconductor whose bandgap energy is larger than that of the semiconductor constituting the light absorption layer 105.
  • the second n-type contact layer 107, the multiplying layer 103, the electric field control layer 104, the light absorption layer 105, and the p-type contact layer 106 are each patterned into a predetermined shape, and have, for example, a well-known mesa structure.
  • the multiplier layer 103, the electric field control layer 104, the light absorption layer 105, and the p-type contact layer 106 are the first mesas having a cylindrical shape with a perfect circular cross section
  • the second n-type contact layer 107 is the first mesas.
  • the cross section with a smaller diameter is a perfect circular cylindrical second mesa.
  • the second mesa is arranged inside the first mesa in a plan view.
  • the central axis in the normal direction of the substrate plane of the first mesa is set as the central axis of the substrate plane of the second mesa in the normal direction.
  • the light receiving element includes a first electrode 111 formed on the p-type contact layer 106 and a second electrode 112 formed on the first n-type contact layer 102.
  • the first electrode 111 is formed, for example, in an annular shape (ring shape) and is formed on the peripheral edge portion above the p-type contact layer 106.
  • the first electrode 111 has, for example, a four-layer laminated structure of a platinum layer / titanium layer / platinum layer / gold layer, and is ohmic-connected to the p-type contact layer 106.
  • the second electrode 112 has a three-layer laminated structure of, for example, a titanium layer / platinum layer / gold layer, and is ohmic-connected to a first n-type contact layer 102 composed of a III-V compound semiconductor such as InGaAsP. There is.
  • the first n-type contact layer 102 is made of SiC
  • the second electrode 112 may have, for example, a two-layer laminated structure of a nickel layer / a gold layer.
  • the light receiving element according to the first embodiment includes a reflective layer 121 formed on the p-type contact layer 106.
  • the reflective layer 121 has an area smaller than that of the p-type contact layer 106 in a plan view, and is arranged inside the p-type contact layer 106 in a plan view.
  • the first electrode 111 is formed on the p-type contact layer 106 around the reflection layer 121.
  • the reflective layer 121 can be made of, for example, gold.
  • the light incident from the substrate 101 side passes through the light absorption layer 105, is reflected by the reflection layer 121, and passes through the light absorption layer 105 again.
  • holes and electrons are generated in the light absorption layer 105 by photoexcitation.
  • the holes generated in the light absorption layer 105 reach the p-type contact layer 106, are relaxed, and are taken out from the first electrode 111.
  • the electrons generated in the light absorption layer 105 reach the second n-type contact layer 107 (first n-type contact layer 102), relax, and are taken out from the second electrode 112.
  • the element capacitance is determined by the area of the second n-type contact layer 107 that realizes the electric field constriction in a plan view.
  • the region where the first electrode 111 is not formed (the region where the reflection layer 121 is formed), which is related to the light receiving area, is determined by the area of the p-type contact layer 106 in a plan view, and is the second n-type contact. It does not affect the area of layer 107. In other words, it is possible to reduce the area of the second n-type contact layer 107 due to the narrowing of the electric field and to increase the area of the p-type contact layer 106 in order to increase the light receiving area.
  • the diameter of the second n-type contact layer 107 which is circular (perfect circle) in a plan view is 10 ⁇ m
  • the diameter of the p-type contact layer 106 which is circular in a plan view is 14 ⁇ m
  • the peripheral edge on the p-type contact layer 106 is 10 ⁇ m
  • the annular first electrode 111 formed in the portion can have a width of 2 ⁇ m in a plan view.
  • the light receiving diameter is 10 ⁇ m.
  • the electrode width is 2 ⁇ m
  • this type of light receiving element there is a parasitic resistance due to the sheet resistance between the operating region where the electric field is narrowed and the electrode. Since the resistivity of the p-type semiconductor is about one digit higher than that of the n-type semiconductor, this parasitic resistance is larger in the p-type contact layer. In the light receiving element of the first embodiment, since the first electrode 111 can be formed on the p-type contact layer 106 without being too far from the operating region where the electric field is narrowed, the parasitic resistance is not so high.
  • the element diameter is reduced in order to increase the speed, which leads to an increase in the current density during operation and an increase in the amount of heat generated in the multiplying layer 103.
  • the heat generated in the multiplying layer 103 is dissipated to the outside of the element, for example, a heat sink connected to the substrate 101, via the second n-type contact layer 107, the first n-type contact layer 102, and the substrate 101.
  • the efficiency of heat dissipation can be improved by forming the substrate 101 from a semiconductor having a higher thermal conductivity than InP such as SiC. Further, by forming the first n-type contact layer 102 from SiC, the above-mentioned heat dissipation efficiency can be further improved. Further, in addition to these, by forming the second n-type contact layer 107 also from SiC, the above-mentioned heat dissipation efficiency can be further improved.
  • the thermal resistance estimated in the region from the second n-type contact layer 107 to the substrate 101 is 2600 K / W.
  • the substrate 101 has a thickness of 100 ⁇ m
  • the first n-type contact layer 102 has a thickness of 100 nm
  • the second n-type contact layer 107 has a thickness of 40 nm.
  • the thermal conductivity of InP was 68 W / mK
  • the thermal conductivity of InGaAsP was 1.0 W / mK
  • the thermal resistance was calculated (see Reference 1).
  • the temperature rise in the photomultiplier tube 103 estimated during operation at 20 V and 1 mA is 52 ° C.
  • the thermal resistance estimated in the region from the second n-type contact layer 107 to the substrate 101 is 670 K / W.
  • the thermal conductivity of SiC is 370 W / mK.
  • the temperature rise in the photomultiplier tube 103 estimated at the time of operation of 20 V and 1 mA is 13 ° C., and the temperature rise can be suppressed.
  • the thermal resistance estimated in the region from the second n-type contact layer 107 to the substrate 101 is 160 K / W.
  • the temperature rise in the photomultiplier tube 103 estimated at the time of operation of 20 V and 1 mA becomes 3.3 ° C., and the temperature rise can be further suppressed.
  • the width of the potential barrier is thin, and electrons can pass through the potential barrier by tunneling, and the effect of this offset on sensitivity is considered to be negligible.
  • the impurity concentration of the multiplier layer 103 is 1 x 10 16 cm -3 and the impurity concentration (doping concentration) of the second n-type contact layer 107 is 1 x 10 19 cm -3
  • the width of the potential barrier is estimated to be 1 nm or less.
  • the substrate 101 can also be composed of other materials having high thermal conductivity, such as diamond, AlN, and Si.
  • the p-type contact layer 106, the first n-type contact layer 102, and the second n-type contact layer 107 can also be composed of InAlGaAs, InP, InGaAs, and the like.
  • the multiplying layer 103 can also be composed of InAlAs.
  • an insulating layer such as SiN or SiO 2 may be arranged between the reflective layer 121 and the p-type contact layer 106 in order to improve the adhesion.
  • the first n-type contact layer 102 is formed on the substrate 101 (first step).
  • the first n-type contact layer 102 can be formed by growing a semiconductor using a known metalorganic vapor phase growth (MOCVD) method.
  • MOCVD metalorganic vapor phase growth
  • FIG. 2B another substrate 151 is prepared, and as shown in FIG. 2B, a p-type contact layer 106a made of a p-type semiconductor, a light absorption layer 105a, an electric field control layer 104a, and a multiplication layer 103a are placed on the other substrate 151.
  • the semiconductor layer 107a made of an n-type semiconductor is formed in this order (second step).
  • the semiconductor layer 107a is a layer to be the second n-type contact layer 107.
  • the semiconductor layer 107a is patterned into a predetermined area in a plan view to form the second n-type contact layer 107 as shown in FIG. 2C (third step).
  • the second mesa of the second n-type contact layer 107 can be formed by selectively etching the semiconductor layer 107a by a known dry etching technique using a mask pattern formed by a well-known photolithography technique. After the second n-type contact layer 107, the mask pattern is removed.
  • Laminate (4th step) For example, using an argon beam, surface activation treatment of the bonded surfaces of the first n-type contact layer 102 and the second n-type contact layer 107 is performed to join them (see Reference 2).
  • the other substrate 151 is removed, and the first n-type contact layer 102, the second n-type contact layer 107, the multiplying layer 103a, and the electric field are placed on the substrate 101.
  • the control layer 104a, the light absorption layer 105a, and the p-type contact layer 106a are laminated in this order (fifth step).
  • the other substrate 151 can be removed by a well-known polishing technique and etching technique.
  • the multiplying layer 103a, the electric field control layer 104a, the light absorption layer 105a, and the p-type contact layer 106a are patterned to form a predetermined mesa shape (sixth step).
  • the above-mentioned first mesa can be formed by etching each of the above-mentioned layers by a known dry etching technique using a mask pattern formed by a well-known photolithography technique.
  • the light absorption layer 105, the electric field control layer 104, the light absorption layer 105, and the p-type contact layer 106 are laminated from the side of the substrate 101.
  • the first mesa has an area larger than the second mesa by the second n-type contact layer 107 in a plan view.
  • the specific value of the area is arbitrary.
  • the second n-type contact layer 107 is arranged inside the light absorption layer 105 in a plan view.
  • the plan-view shape (mesa shape) of the second n-type contact layer 107 can be controlled by the lithography technology and the etching technology generally used at present in the manufacturing of semiconductor devices. Therefore, it is possible to control the operating area defined by the second n-type contact layer 107 with high accuracy. Further, it is possible to manufacture a light receiving element in which each mesa has an arbitrary shape such as a circle in a plan view.
  • the first electrode 111 is formed on the p-type contact layer 106, and the second electrode 112 is formed on the first n-type contact layer 102 around the region where the light absorption layer 105 is formed (the first). 7 steps). Further, on the p-type contact layer 106, a reflective layer 121 having an area smaller than that of the p-type contact layer 106 in a plan view and arranged inside the p-type contact layer 106 in a plan view is formed (step 8). .. It is assumed that the first electrode 111 is formed on the p-type contact layer 106 around the reflective layer 121.
  • the first electrode 111, the second electrode 112, and the reflective layer 121 can be formed by depositing a metal by a well-known vapor deposition method and forming a pattern by a lift-off method.
  • a first n-type contact layer 102, a second n-type contact layer 107, a traveling layer 108, a light absorption layer 105, and a p-type contact layer 106 are laminated in this order on a substrate 101.
  • the light receiving element according to the second embodiment is a well-known PIN photodiode (PIN-PD).
  • the substrate 101 is composed of, for example, a semi-insulating InP single crystal whose resistance is increased by doping with iron. Further, the substrate 101 can also be made of a semiconductor having a higher thermal conductivity than InP, such as SiC.
  • the first n-type contact layer 102 is composed of, for example, n-type SiC.
  • the first n-type contact layer 102 can also be made of a group III-V compound semiconductor such as InGaAsP.
  • the light absorption layer 105 is composed of a group III-V compound semiconductor having a bandgap energy corresponding to a target wavelength of light, such as InGaAs.
  • the p-type contact layer 106 is formed on the light absorption layer 105. Further, the p-type contact layer 106 is composed of, for example, a III-V compound semiconductor such as InGaAsP, and a high-concentration p-type impurity is introduced into the p-type contact layer 106 to form a p-type.
  • the light absorption layer 105 and the p-type contact layer 106 are the same as those in the first embodiment described above.
  • the traveling layer 108 is formed between the second n-type contact layer 107 and the light absorption layer 105. Further, the traveling layer 108 has the same area (planar shape) as the light absorbing layer 105 in a plan view.
  • the traveling layer 108 is composed of, for example, a group III-V compound semiconductor such as InP.
  • the traveling layer 108 is a layer used for improving the operating speed of the light receiving element, and it is important that the traveling layer 108 is depleted during operation, and is substantially composed of an i-type semiconductor. To do.
  • the traveling layer 108 is the same as the multiplying layer 103 and the electric field control layer 104 in the above-described first embodiment, and does not need to have the same area (planar shape) as the light absorption layer 105, but in general, these As a result, each of these layers has the same area (planar shape) because the layers of the above are formed on the same mesa. In other words, a configuration in which each of the p-type contact layer 106 and the traveling layer 108 has the same area (planar shape) as the light absorption layer 105 in a plan view facilitates the manufacture of an element.
  • the second n-type contact layer 107 is formed between the first n-type contact layer 102 and the light absorption layer 105, has an area smaller than the light absorption layer 105 in a plan view, and is inside the light absorption layer 105 in a plan view. Have been placed. Further, the second n-type contact layer 107 has an area smaller than that of the first n-type contact layer 102 in a plan view, and is arranged inside the first n-type contact layer 102.
  • the electric field constriction is realized by the second n-type contact layer 107, which has a smaller area in a plan view than the other layers.
  • the second n-type contact layer 107 is composed of n-type SiC.
  • the second n-type contact layer 107 can also be made of, for example, a III-V compound semiconductor such as InGaAsP.
  • Each layer composed of the above-mentioned group III-V compound semiconductor can be lattice-matched to InP.
  • the layers other than the light absorption layer 105 are composed of semiconductors having a bandgap energy different from the semiconductors constituting the light absorption layer 105.
  • the light receiving element according to the second embodiment is also formed on the first electrode 111 formed on the p-type contact layer 106 and the first n-type contact layer 102, as in the first embodiment described above.
  • a second electrode 112 is provided.
  • the first electrode 111 is formed, for example, in an annular shape (ring shape) and is formed on the peripheral edge portion above the p-type contact layer 106. Further, a reflective layer 121 formed on the p-type contact layer 106 is provided.
  • the manufacturing method of the light receiving element according to the second embodiment will be briefly described.
  • the first n-type contact layer 102 is formed on the substrate 101 in the same manner as in the first embodiment described above (first step).
  • another substrate is prepared, and a p-type contact layer 106 made of a p-type semiconductor, a light absorption layer 105, and a traveling layer 108 are formed on the other substrate in this order.
  • a semiconductor layer made of SiC is formed on the traveling layer 108 (second step).
  • the semiconductor layer is a layer to be the second n-type contact layer 107.
  • the semiconductor layer 107a is patterned into a predetermined area in a plan view to form the second n-type contact layer 107 (third step).
  • the side on which the first n-type contact layer 102 is formed and the side on which the second n-type contact layer 107 is formed face each other, and the substrate 101 and another substrate are bonded to each other (fourth step).
  • the other substrate is removed, and the first n-type contact layer 102, the second n-type contact layer 107, the traveling layer 108, and the light absorption layer 105 are placed on the substrate 101.
  • the p-type contact layer 106 are laminated in this order (fifth step).
  • the traveling layer 108, the light absorption layer 105, and the p-type contact layer 106 are patterned to form a predetermined mesa shape (sixth step).
  • the first mesa formed by the traveling layer 108, the light absorbing layer 105, and the p-type contact layer 106 has an area larger than the second mesa formed by the second n-type contact layer 107 in a plan view.
  • the specific value of the area is arbitrary.
  • the second n-type contact layer 107 is arranged inside the light absorption layer 105 in a plan view.
  • the first electrode 111 is formed on the p-type contact layer 106, and the second electrode 112 is formed on the first n-type contact layer 102 around the region where the light absorption layer 105 is formed (the first). 7 steps). Further, on the p-type contact layer 106, a reflective layer 121 having an area smaller than that of the p-type contact layer 106 in a plan view and arranged inside the p-type contact layer 106 in a plan view is formed (step 8). .. It is assumed that the first electrode 111 is formed on the p-type contact layer 106 around the reflective layer 121.
  • the light incident from the substrate 101 side passes through the light absorption layer 105, is reflected by the reflection layer 121, and passes through the light absorption layer 105 again.
  • holes and electrons are generated in the light absorption layer 105 by photoexcitation.
  • the holes generated in the light absorption layer 105 reach the p-type contact layer 106, are relaxed, and are taken out from the first electrode 111.
  • the electrons generated in the light absorption layer 105 reach the second n-type contact layer 107 (first n-type contact layer 102), relax, and are taken out from the second electrode 112.
  • the element capacitance is determined by the area of the second n-type contact layer 107 that realizes the electric field constriction in a plan view.
  • the region where the first electrode 111 is not formed (the region where the reflection layer 121 is formed), which is related to the light receiving area, is determined by the area of the p-type contact layer 106 in a plan view, and is the second n-type contact. It does not affect the area of layer 107. In other words, it is possible to reduce the area of the second n-type contact layer 107 due to the narrowing of the electric field and to increase the area of the p-type contact layer 106 in order to increase the light receiving area.
  • the diameter of the second n-type contact layer 107 which is circular (perfect circle) in a plan view is 10 ⁇ m
  • the diameter of the p-type contact layer 106 which is circular in a plan view is 14 ⁇ m
  • the peripheral edge on the p-type contact layer 106 is 10 ⁇ m
  • the annular first electrode 111 formed in the portion can have a width of 2 ⁇ m in a plan view.
  • the light receiving diameter is 10 ⁇ m.
  • the electrode width is 2 ⁇ m
  • a second n-type contact layer made of an n-type semiconductor is provided between the first n-type contact layer and the light absorption layer, and the second n-type contact layer is viewed in a plan view. Since the area is smaller than the light absorption layer and arranged inside the light absorption layer in a plan view, the operating speed of the light receiving element can be improved without reducing the light receiving area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

基板（１０１）の上に、第１ｎ型コンタクト層（１０２）、第２ｎ型コンタクト層（１０７）、増倍層（１０３）、電界制御層（１０４）、光吸収層（１０５）、およびｐ型コンタクト層（１０６）が、これらの順に積層されている。第２ｎ型コンタクト層（１０７）は、第１ｎ型コンタクト層（１０２）と、光吸収層（１０５）との間に形成され、平面視で光吸収層（１０５）より小さい面積とされ、平面視で光吸収層（１０５）の内側に配置されている。

Description

受光素子およびその製造方法
　本発明は、受光素子およびその製造方法に関する。
　受光素子は、光通信において光ファイバを伝搬する光信号を電気信号へと変換する役割を担う素子である。近年のデータセンタなどにおける通信容量の増大に伴い、光ファイバ通信システムの伝送容量の増大が求められており、光ファイバ通信システムに用いられる受光素子には、高速性が要求されている。高速な半導体受光素子としては、主にＰＩＮフォトダイオード（ＰＩＮ－ＰＤ）やアバランシェフォトダイオード（ＡＰＤ）が存在する。なかでも、アバランシェフォトダイオードは、素子自体が信号増幅機能を有し、ＰＩＮフォトダイオードよりも高感度な受光素子として広く用いられている。
　光通信用のアバランシェフォトダイオードにおいては、ＩｎＰ基板の上にｎ型のコンタクト層、増倍層、電界制御層、光吸収層、ｐ型のコンタクト層が順に積層された構造の素子が一般的である（非特許文献１）。この素子では、光吸収層を、通信波長帯（１．５５μｍや１．３μｍ）における光吸収係数の大きいＩｎＧａＡｓから構成している。また、高電界の生じる増倍層は、ＩｎＧａＡｓよりもバンドギャップの大きいＩｎＰなどから構成している。さらに、この素子では、光吸収層よりも増倍層に高強度の電界が生じるよう、Ｐ型にドーピングされた電界制御層が用いられている。
　ところで、この種の素子では、動作時におけるリーク電流が問題となる。例えば、アバランシェフォトダイオードでは、ＰＩＮ－ＰＤよりも動作電圧が高いため、動作時に高いリーク電流が生じやすく、信頼性の低下やＳＮの劣化につながる。特に、アバランシェフォトダイオードの素子側面に生じる電界は、表面リーク電流につながる。このように、表面リーク電流抑制するために、素子側面の電界強度を抑制することは受光素子の設計において重要であり、特に、アバランシェフォトダイオードの設計においては不可欠である。
　これらの問題を解決するため、イオン注入、再成長、選択拡散などの製造技術により、平面視で素子の中央部など局所的に不純物を導入して導電層を形成し、電界を素子内部に閉じ込める（電界狭窄）構造が提案されている（非特許文献１，非特許文献２参照）。しかしながら、これらの製造技術では、導入した不純物の拡散の制御が難しく、電界狭窄領域がウエハ面内でばらつき、高速動作に必要な微細化の妨げにもなる。
　上述した不純物導入による電界狭窄構造に対し、リソグラフィー・エッチングの製造技術を用いてメサ構造を形成して電界狭窄を生じさせる反転型アバランシェフォトダイオード構造が提案されている（特許文献１、非特許文献３）。この反転型アバランシェフォトダイオードについて、図４を参照して説明する。
　このアバランシェフォトダイオードは、高抵抗なＩｎからなる基板３０１の上に、ｐ型コンタクト層３０２、光吸収層３０３、電界制御層３０４、増倍層３０５、ｎ型コンタクト層３０６を備えている。ｎ型コンタクト層３０６は、光吸収層３０３、電界制御層３０４、増倍層３０５によるメサより、平面視で小さい面積に形成されている。
　ｐ型コンタクト層３０２は、例えば、より高濃度にｐ型不純物を導入したＩｎＧａＡｓＰから構成し、光吸収層３０３は、ＩｎＧａＡｓから構成している。また、電界制御層３０４は、ＩｎＰから構成し、増倍層３０５はＩｎＰから構成し、ｎ型コンタクト層３０６は、より高濃度にｎ型不純物を導入したＩｎＧａＡｓＰから構成している。
　また、ｎ型コンタクト層３０６の上には、平面視で環状に形成されたｎ型電極３１１が形成されている。ｎ型電極３１１は、Ｔｉ／Ａｕなどの電極材料から構成されている。光吸収層３０３の周囲のｐ型コンタクト層３０２の上には、ｐ型電極３１２が形成されている。ｐ型電極３１２は、例えば、Ｐｔ／Ｔｉ／Ａｕなどの電極材料から構成されている。また、ｎ型電極３１１の内側のｎ型コンタクト層３０６の上には、反射層３２１が形成されている。
　上述した素子構造では、素子側面に露出する光吸収層３０３および増倍層３０５における電界強度が素子内部よりも低く、表面リーク電流が抑制できる。ｎ型コンタクト層３０６によるエッジ電界による増倍層３０５でのエッジブレークダウンを抑制するため、エッジ電界緩和層およびｎ型電界制御層を用いることも提案されている（特許文献１、非特許文献３）。
　ここで、受光素子の受光感度は、光吸収層３０３を構成する材料の吸収係数、および光吸収層３０３を通過する距離（光路長）によって決定される。上述したように、素子上部に反射層３２１を設けることで、光路長を増大させることができ、受光感度の向上が図れる（非特許文献３）。上述した受光素子では、基板３０１の側から入射した光は、光吸収層３０３を通過した後、反射層３２１で反射し、再度、光吸収層３０３を通過する。このように、反射層３２１を設けることで、光路長が増大し、受光感度を向上させることができる。
　ところで、反射層３２１は、例えば、高い反射率が得られるように、Ａｕから構成されている。また、ｎ型電極３１１は、反射層３２１の周囲を囲む環状に形成され、ｎ型コンタクト層３０６とのオーミック接続を得るため、耐熱性、密着性の観点から、Ｔｉ／Ｐｔ／Ａｕなどの積層構造から構成され、反射層３２１よりも光の反射率が小さい。
　上述した受光感度に対し、この種の受光素子の応答速度は、素子容量、素子抵抗およびキャリアの走行時間によって決定される。このため、受光素子をより高速に動作させるためには、素子の動作面積を縮小し、素子容量を低減することが考えられる。
特開２０１５－１７７１６７号公報
Y. Hirota et al., "Reliable non-Zn-diffused InP/InGaAs avalanche photodiode with buried n-InP layer operated by electron injection mode", Electronics Letters, vol. 40, no. 21, pp. 1378-1388, 2004. E. Yagyu et al., "Recent Advances in AlInsAs Avalanche Photodiodes", 2007 Conference on Optical Fiber Communication and the National Fiber Optic Engineers Conference, OThG2, 2007. M. Nada et al., "Inverted InAlAs/InGaAs Avalanche Photodiode with Low-High-Low Electric Field Profile", Japanese Journal of Applied Physics, vol.51, 02BG03, 2012.
　上述したような従来の受光素子において、高速化のために素子の動作面積を縮小するためには、例えば、ｎ型コンタクト層の平面視の面積をより小さくすればよいが、このためには、反射層やｎ型電極の面積を縮小することになる。ｎ型電極の面積を縮小すると、電極形成におけるリソグラフィー工程の製造マージンが小さくなり、また、ｎ型電極とｎ型コンタクト層とのコンタクト抵抗の増加を招くことになる。このため、電極の面積の縮小には限界がある。電極の面積を縮小せずに、ｎ型コンタクト層の面積を小さくするためには、反射層の面積を小さくすることになる。しかしながら、反射層の面積の縮小は、実効的な受光部の面積縮小を招くことになる。
　例えば、平面視で円形（真円）に形成されたｎ型コンタクト層の直径が１０μｍの場合、環状に形成されたｎ型電極の幅を２μｍとすると、平面視で円形の反射層の半径は最大６μｍとなる。従って、この場合、受光径は、最大６μｍとなる。このように、小さい受光面積の受光素子に対しても、損失の少ない光結合を実現するために、受光素子に光を入射する際に、よく知られているように、レンズを用いて入射光を絞り、損失の少ない光結合を実現する技術がある。しかしながら、実用上はレンズを用いても、入射光のスポットサイズは１０μｍ程度までにしか縮小できない。このため、受光の範囲から入射光が漏れる、受光感度が低下することになる。
　受光面積を縮小させずに動作面積を縮小する方法としては、ｎ型コンタクト層の上にｎ型電極および反射層を形成した後、ｎ型コンタクト層の面積をより小さく加工することが考えられる。このようなｎ型コンタクト層の加工は、一般に、ウエットエッチング法による側方からのエッチングを利用して、ｎ型コンタクト層にアンダーカットを入れる方法により行われる。ここで、例えば、アバランシェフォトダイオードでは、エッジブレークダウンを避けるために、各層によるメサ構造を、平面視で円形に形成することが望ましい。しかしながら、上述したようなウエットエッチングによる側方からのエッチングは、化合物半導体の結晶異方性の影響を受けるため、平面視の形状を円形とすることが容易ではない。
　上述したように、受光素子のより高速な動作を実現するために、動作面積を縮小しようとすると、受光面積が縮小することになり、受光感度の低下を招くという問題があった。
　本発明は、以上のような問題点を解消するためになされたものであり、受光面積の縮小を招くことなく、受光素子の動作速度が向上できるようにすることを目的とする。
　本発明に係る受光素子は、基板の上に形成されたｎ型の半導体からなる第１ｎ型コンタクト層と、第１ｎ型コンタクト層の上に形成された半導体からなる光吸収層と、光吸収層の上に形成された、ｐ型の半導体からなるｐ型コンタクト層と、第１ｎ型コンタクト層と、光吸収層との間に形成され、平面視で光吸収層より小さい面積とされ、平面視で光吸収層の内側に配置された、ｎ型の半導体からなる第２ｎ型コンタクト層と、ｐ型コンタクト層の上に形成された第１電極と、第２ｎ型コンタクト層が形成されている領域の周囲の第１ｎ型コンタクト層の上に形成された第２電極とを備える。
　また、本発明に係る受光素子の製造方法は、基板の上にｎ型の半導体からなる第１ｎ型コンタクト層を形成する第１工程と、他基板の上に、ｐ型の半導体からなるｐ型コンタクト層、半導体からなる光吸収層、ｎ型の半導体からなる半導体層を、これらの順に形成する第２工程と、半導体層を、平面視で所定の面積にパターニングして第２ｎ型コンタクト層を形成する第３工程と、第１ｎ型コンタクト層が形成されている側と、第２ｎ型コンタクト層が形成されている側とを向かい合わせて基板と他基板とを貼り合わせる第４工程と、基板と他基板とを貼り合わせた後で他基板を除去し、基板の上に、第１ｎ型コンタクト層、第２ｎ型コンタクト層、光吸収層、およびｐ型コンタクト層が、これらの順に積層された状態とする第５工程と、光吸収層およびｐ型コンタクト層をパターニングし、平面視で第２ｎ型コンタクト層より大きい面積とし、平面視で光吸収層の内側に第２ｎ型コンタクト層が配置される状態とする第６工程と、ｐ型コンタクト層の上に第１電極を形成し、第２ｎ型コンタクト層が形成されている領域の周囲の第１ｎ型コンタクト層の上に第２電極を形成する第７工程とを備える。
　以上説明したように、本発明によれば、第１ｎ型コンタクト層と光吸収層との間に、ｎ型の半導体からなる第２ｎ型コンタクト層を設け、第２ｎ型コンタクト層を、平面視で光吸収層より小さい面積とし、平面視で光吸収層の内側に配置したので、受光面積の縮小を招くことなく、受光素子の動作速度が向上できる。
図１は、本発明の実施の形態１に係る受光素子の構成を示す断面図である。 図２Ａは、本発明の実施の形態１に係る受光素子の製造方法を説明するための途中工程の素子の構成を示す断面図である。 図２Ｂは、本発明の実施の形態１に係る受光素子の製造方法を説明するための途中工程の素子の構成を示す断面図である。 図２Ｃは、本発明の実施の形態１に係る受光素子の製造方法を説明するための途中工程の素子の構成を示す断面図である。 図２Ｄは、本発明の実施の形態１に係る受光素子の製造方法を説明するための途中工程の素子の構成を示す断面図である。 図３は、本発明の実施の形態２に係る受光素子の構成を示す断面図である。 図４は、反転型アバランシェフォトダイオードの構成を示す断面図である。
　以下、本発明の実施の形態に係る受光素子について説明する。
［実施の形態１］
　はじめに、本発明の実施の形態１に係る受光素子について図１を参照して説明する。この受光素子は、基板１０１の上に、第１ｎ型コンタクト層１０２、第２ｎ型コンタクト層１０７、増倍層１０３、電界制御層１０４、光吸収層１０５、およびｐ型コンタクト層１０６が、これらの順に積層されている。実施の形態１に係る受光素子は、よく知られたアバランシェフォトダイオードである。
　基板１０１は、例えば、鉄をドープすることで高抵抗とされた半絶縁性のＩｎＰの単結晶から構成されている。また、基板１０１は、ＳｉＣなどの、ＩｎＰより高い熱伝導率を有する半導体から構成することもできる。
　第１ｎ型コンタクト層１０２は、例えば、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成され、高濃度にｎ型不純物が導入されてｎ型とされている。また、第１ｎ型コンタクト層１０２は、ｎ型とされたＳｉＣから構成することもできる。
　光吸収層１０５は、例えば、ＩｎＧａＡｓなど、目的とする光の波長に対応するバンドギャップエネルギーのＩＩＩ－Ｖ族化合物半導体から構成されている。ｐ型コンタクト層１０６は、光吸収層１０５の上に形成されている。またこの例において、ｐ型コンタクト層１０６は、平面視で光吸収層１０５と同じ面積（平面形状）とされている。また、ｐ型コンタクト層１０６は、例えば、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成され、高濃度のｐ型不純物が導入されてｐ型とされている。
　増倍層１０３は、上述したように、第２ｎ型コンタクト層１０７と光吸収層１０５との間に形成されている。またこの例において、増倍層１０３は、平面視で光吸収層１０５と同じ面積（平面形状）とされている。また、増倍層１０３は、ＩｎＰなどのＩＩＩ－Ｖ族化合物半導体から構成されている。電界制御層１０４は、増倍層１０３と光吸収層１０５との間に形成されている。またこの例において、電界制御層１０４は、平面視で光吸収層１０５と同じ面積（平面形状）とされている。また、電界制御層１０４は、ＩｎＰなどのＩＩＩ－Ｖ族化合物半導体から構成されている。
　なお、ｐ型コンタクト層１０６、増倍層１０３、電界制御層１０４の各々は、光吸収層１０５と同じ面積（平面形状）にする必要はないが、以下の製造方法で説明するように、一般には、これらの各層を同一のメサに形成するため、結果として、これらの各層が同じ面積となる。言い換えると、ｐ型コンタクト層１０６、増倍層１０３、電界制御層１０４の各々を、平面視で光吸収層１０５と同じ面積（平面形状）とする構成は、素子の製造が容易となる。
　第２ｎ型コンタクト層１０７は、第１ｎ型コンタクト層１０２と、光吸収層１０５との間に形成され、平面視で光吸収層１０５より小さい面積とされ、平面視で光吸収層１０５の内側に配置されている。また、第２ｎ型コンタクト層１０７は、平面視で第１ｎ型コンタクト層１０２よりも小さい面積とされ、第１ｎ型コンタクト層１０２の内側に配置されている。実施の形態１では、他の層より平面視で小さい面積とされている第２ｎ型コンタクト層１０７により、電界狭窄を実現している。第２ｎ型コンタクト層１０７は、例えば、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成され、高濃度にｎ型不純物が導入されてｎ型とされている。また、第２ｎ型コンタクト層１０７は、ｎ型とされたＳｉＣから構成することもできる。
　上述したＩＩＩ－Ｖ族化合物半導体から構成される各層は、ＩｎＰに格子整合するものとすることができる。なお、当然ではあるが、光吸収層１０５以外の層は、光吸収層１０５を構成する半導体とは異なるバンドギャップエネルギーの半導体から構成する。また、電界制御層１０４は、バンドギャップエネルギーが、光吸収層１０５を構成する半導体より大きい半導体から構成する。
　なお、第２ｎ型コンタクト層１０７、増倍層１０３、電界制御層１０４、光吸収層１０５、およびｐ型コンタクト層１０６は、各々、所定の形状にパターニングされ、例えば、よく知られたメサ構造とされている。例えば、増倍層１０３、電界制御層１０４、光吸収層１０５、およびｐ型コンタクト層１０６は、断面が真円の円柱形状の第１メサとされ、第２ｎ型コンタクト層１０７は、第１メサより小さい径とした断面が真円の円柱形状の第２メサとされている。また、第２メサは、平面視で第１メサの内側に配置されている。また、第１メサの基板平面の法線方向の中心軸が、第２メサの基板平面の法線方向の中心軸とされている。
　また、実施の形態１に係る受光素子は、ｐ型コンタクト層１０６の上に形成された第１電極１１１と、第１ｎ型コンタクト層１０２の上に形成された第２電極１１２とを備える。第１電極１１１は、例えば、環状（リング状）に形成され、ｐ型コンタクト層１０６の上の周縁部に形成されている。第１電極１１１は、例えば、白金層／チタン層／白金層／金層の４層積層構造とされ、ｐ型コンタクト層１０６にオーミック接続している。また、第２電極１１２は、例えば、チタン層／白金層／金層の３層積層構造とされ、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成された第１ｎ型コンタクト層１０２にオーミック接続している。また、第１ｎ型コンタクト層１０２をＳｉＣから構成する場合、第２電極１１２は、例えば、ニッケル層/金層の２層積層構造とすることができる。
　また、実施の形態１に係る受光素子は、ｐ型コンタクト層１０６の上に形成された反射層１２１を備える。反射層１２１は、平面視でｐ型コンタクト層１０６より小さい面積とされ、平面視でｐ型コンタクト層１０６の内側に配置されている。また、第１電極１１１は、反射層１２１の周囲のｐ型コンタクト層１０６の上に形成されている。反射層１２１は、例えば、金から構成することができる。
　実施の形態１に係る受光素子は、基板１０１の側から入射した光は、光吸収層１０５を通過して反射層１２１で反射し、再度、光吸収層１０５を通過する。光が光吸収層１０５を通過することで、光吸収層１０５では、光励起によってホールおよび電子が生じる。光吸収層１０５で生じたホールは、ｐ型コンタクト層１０６に到達して緩和し、第１電極１１１から取り出される。また、光吸収層１０５で生じた電子は、第２ｎ型コンタクト層１０７（第１ｎ型コンタクト層１０２）に到達して緩和し、第２電極１１２から取り出される。
　このような受光動作において、電界狭窄を実現している第２ｎ型コンタクト層１０７の平面視の面積により、素子容量が決定される。これに対し、受光面積に関わる、第１電極１１１が形成されていない領域（反射層１２１が形成されている領域）は、ｐ型コンタクト層１０６の平面視の面積で決定され、第２ｎ型コンタクト層１０７の面積には関わらない。言い換えると、電界狭窄のために第２ｎ型コンタクト層１０７の面積を小さくするとともに、受光面積を大きくするためにｐ型コンタクト層１０６の面積をより大きくすることが可能となっている。
　例えば、平面視で円形（真円）とした第２ｎ型コンタクト層１０７の直径を１０μｍとし、平面視で円形としたｐ型コンタクト層１０６の直径を１４μｍとし、ｐ型コンタクト層１０６の上の周縁部に形成された環状の第１電極１１１は、平面視の幅を２μｍとすることができる。この場合、受光径は１０μｍとなる。電界狭窄のために面積を小さくする層の上に電極が形成されている場合、電極幅が２μｍであれば、受光径は１０－２×２＝６μｍとなるが、これに対してより大きな受光径とすることができる。これにより、受光の範囲から入射光が漏れるなどの問題が、大きく抑制できるようになる。
　ところで、この種の受光素子では、電界狭窄されている動作領域と、電極との間のシート抵抗に起因した寄生抵抗が存在する。ｐ型半導体の方がｎ型半導体よりも抵抗率が１ケタ程度高いため、この寄生抵抗は、ｐ型コンタクト層の方が大きくなる。実施の形態１における受光素子では、ｐ型コンタクト層１０６の上において、電界狭窄されている動作領域よりあまり離れることなく第１電極１１１が形成できるので、寄生抵抗をあまり高くすることがない。
　また、受光素子では、高速化のために素子径を小さくするが、これは、動作時の電流密度増加につながり、増倍層１０３での発熱量の増加につながる。この、増倍層１０３で生じた熱は、第２ｎ型コンタクト層１０７、第１ｎ型コンタクト層１０２および基板１０１を介して素子外、例えば、基板１０１に接続したヒートシンクなどに放熱される。
　このため、基板１０１をＳｉＣなどのＩｎＰより高い熱伝導率を有する半導体から構成することで、放熱の効率を向上させることができる。また、第１ｎ型コンタクト層１０２をＳｉＣから構成することで、上述した放熱の効率をより向上させることができる。また、これらに加え、第２ｎ型コンタクト層１０７もＳｉＣから構成することで、上述した放熱の効率をさらに向上させることができる。
　例えば、実施の形態１に係る受光素子において、素子径を１０μｍとすると、第２ｎ型コンタクト層１０７、第１ｎ型コンタクト層１０２および基板１０１を、ＩｎＰ系のＩＩＩ－Ｖ族化合物半導体から構成した場合、第２ｎ型コンタクト層１０７から基板１０１までの領域で見積もられる熱抵抗は、２６００Ｋ／Ｗとなる。なお、基板１０１は、厚さ１００μｍとし、第１ｎ型コンタクト層１０２は、厚さ１００ｎｍとし、第２ｎ型コンタクト層１０７は、厚さ４０ｎｍとしている。また、ＩｎＰの熱伝導率を６８Ｗ／ｍＫとし、ＩｎＧａＡｓＰの熱伝導率を１．０Ｗ／ｍＫとし、熱抵抗を計算した（参考文献１参照）。この場合、２０Ｖ、１ｍＡの動作時に見積もられる増倍層１０３における温度上昇は、５２℃となる。
　これに対し、基板１０１および第１ｎ型コンタクト層１０２をＳｉＣから構成すると、第２ｎ型コンタクト層１０７から基板１０１までの領域で見積もられる熱抵抗は、６７０Ｋ／Ｗとなる。なお、ＳｉＣの熱伝導率を３７０Ｗ／ｍＫとしている。この場合、２０Ｖ、１ｍＡの動作時に見積もられる増倍層１０３における温度上昇は、１３℃となり、温度上昇が抑制できる。
　さらに、基板１０１、第１ｎ型コンタクト層１０２、および第２ｎ型コンタクト層１０７をＳｉＣから構成すると、第２ｎ型コンタクト層１０７から基板１０１までの領域で見積もられる熱抵抗は、１６０Ｋ／Ｗとなる。この場合、２０Ｖ、１ｍＡの動作時に見積もられる増倍層１０３における温度上昇は、３．３℃となり、温度上昇がさらに抑制できる。
　なお、第２ｎ型コンタクト層１０７をＳｉＣから構成すると、ＩｎＰから構成した増倍層１０３と第２ｎ型コンタクト層１０７との間には、伝導帯に約０．５ｅＶのオフセットが存在する。しかしながら、ポテンシャル障壁の幅は薄く、電子はトンネルすることでポテンシャル障壁を通過可能であり、このオフセットによる感度に対する影響は無視できると考えられる。例えば、増倍層１０３の不純物濃度を１ｘ１０16ｃｍ-3、第２ｎ型コンタクト層１０７の不純物濃度（ドーピング濃度）を１ｘ１０19ｃｍ-3と仮定すると、ポテンシャル障壁の幅は１ｎｍ以下と見積もられる。
　各層の材料について、基板１０１としてＳｉＣを用いて説明したが、熱伝導率の高い他の材料、例えばダイヤモンド、ＡｌＮ、Ｓｉなどから基板１０１を構成することもできる。ｐ型コンタクト層１０６、第１ｎ型コンタクト層１０２、第２ｎ型コンタクト層１０７は、ＩｎＡｌＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなどから構成することもできる。また、増倍層１０３はＩｎＡｌＡｓから構成することもできる。また、反射層１２１とｐ型コンタクト層１０６との間に、密着性向上のためにＳｉＮ、ＳｉＯ2などの絶縁層を配置するともできる。
　また、増倍層１０３と第２ｎ型コンタクト層１０７との間に、エッジブレークダウンを抑制するためにエッジ電界緩和層、ｎ型とした電界制御層などを挿入することも、一般的なデバイス設計の範囲内である。
　次に、実施の形態１に係る受光素子の製造方法について、図２Ａ～図２Ｄを参照して説明する。まず、図２Ａに示すように、基板１０１の上に第１ｎ型コンタクト層１０２を形成する（第１工程）。例えば、公知の有機金属気相成長（ＭＯＣＶＤ）法を用いて半導体を成長することで、第１ｎ型コンタクト層１０２が形成できる。
　また、他基板１５１を用意し、図２Ｂに示すように、他基板１５１の上に、ｐ型の半導体からなるｐ型コンタクト層１０６ａ、光吸収層１０５ａ、電界制御層１０４ａ、増倍層１０３ａ、およびｎ型の半導体からなる半導体層１０７ａを、これらの順に形成する（第２工程）。半導体層１０７ａは、第２ｎ型コンタクト層１０７とする層である。次に、半導体層１０７ａを、平面視で所定の面積にパターニングし、図２Ｃに示すように、第２ｎ型コンタクト層１０７を形成する（第３工程）。例えば、よく知られたフォトリソグラフィー技術により形成したマスクパターンを用い、公知のドライエッチング技術により半導体層１０７ａを選択的にエッチングすることで、第２ｎ型コンタクト層１０７の第２メサが形成できる。第２ｎ型コンタクト層１０７後で、上記マスクパターンは除去する。
　次に、図２Ｄに示すように、第１ｎ型コンタクト層１０２が形成されている側と、第２ｎ型コンタクト層１０７が形成されている側とを向かい合わせて、基板１０１と他基板１５１とを貼り合わせる（第４工程）。例えば、アルゴンビームを用い、第１ｎ型コンタクト層１０２と第２ｎ型コンタクト層１０７との、各々の貼り合わせ面の表面活性化処理を実施し、接合を行う（参考文献２参照）。
　上述したように　基板１０１と他基板１５１とを貼り合わせた後、他基板１５１を除去し、基板１０１の上に、第１ｎ型コンタクト層１０２、第２ｎ型コンタクト層１０７、増倍層１０３ａ、電界制御層１０４ａ、光吸収層１０５ａ、およびｐ型コンタクト層１０６ａが、これらの順に積層された状態とする（第５工程）。例えば、よく知られた研磨技術およびエッチング技術により、他基板１５１が除去できる。
　次に、増倍層１０３ａ、電界制御層１０４ａ、光吸収層１０５ａ、およびｐ型コンタクト層１０６ａをパターニングして所定のメサ形状とする（第６工程）。例えば、よく知られたフォトリソグラフィー技術により形成したマスクパターンを用い、公知のドライエッチング技術により、上述した各層をエッチングすることで、上述した第１メサが形成できる。この第１メサは、基板１０１の側より、光吸収層１０５、電界制御層１０４、光吸収層１０５、およびｐ型コンタクト層１０６が積層されたものとなる。この工程では、第１メサを、平面視で第２ｎ型コンタクト層１０７による第２メサより大きい面積とする。面積の具体的な値は、任意である。この工程により、平面視で、光吸収層１０５の内側に第２ｎ型コンタクト層１０７が配置される状態とする。
　上述した製造方法によれば、第２ｎ型コンタクト層１０７の平面視の形状（メサ形状）は、半導体装置の製造において現在一般に用いられているリソグラフィー技術およびエッチング技術によって制御できる。このため、第２ｎ型コンタクト層１０７で規定される動作面積を、高い精度で制御することが可能である。また、各メサを、平面視で円形などの任意の形状とした、受光素子を作製することができる。
　次に、ｐ型コンタクト層１０６の上に第１電極１１１を形成し、光吸収層１０５が形成されている領域の周囲の第１ｎ型コンタクト層１０２の上に第２電極１１２を形成する（第７工程）。また、ｐ型コンタクト層１０６の上に、平面視でｐ型コンタクト層１０６より小さい面積とされ、平面視でｐ型コンタクト層１０６の内側に配置された反射層１２１を形成する（第８工程）。第１電極１１１が、反射層１２１の周囲のｐ型コンタクト層１０６の上に形成された状態とする。例えば、よく知られた蒸着法による金属の堆積と、リフトオフ法によるパターン形成とにより第１電極１１１、第２電極１１２、反射層１２１が形成できる。
［実施の形態２］
　次に、本発明の実施の形態２に係る受光素子について、図３を参照して説明する。この受光素子は、基板１０１の上に、第１ｎ型コンタクト層１０２、第２ｎ型コンタクト層１０７、走行層１０８、光吸収層１０５、およびｐ型コンタクト層１０６が、これらの順に積層されている。実施の形態２に係る受光素子は、よく知られたＰＩＮフォトダイオード（ＰＩＮ－ＰＤ）である。
　基板１０１は、例えば、鉄をドープすることで高抵抗とされた半絶縁性のＩｎＰの単結晶から構成されている。また、基板１０１は、ＳｉＣなどの、ＩｎＰより高い熱伝導率を有する半導体から構成することもできる。
　第１ｎ型コンタクト層１０２は、例えば、ｎ型とされたＳｉＣから構成されている。なお、第１ｎ型コンタクト層１０２は、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成することもできる。
　光吸収層１０５は、例えば、ＩｎＧａＡｓなど、目的とする光の波長に対応するバンドギャップエネルギーのＩＩＩ－Ｖ族化合物半導体から構成されている。ｐ型コンタクト層１０６は、光吸収層１０５の上に形成されている。また、ｐ型コンタクト層１０６は、例えば、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成され、高濃度のｐ型不純物が導入されてｐ型とされている。光吸収層１０５、ｐ型コンタクト層１０６は、前述した実施の形態１と同様である。
　走行層１０８は、第２ｎ型コンタクト層１０７と光吸収層１０５との間に形成されている。また、走行層１０８は、平面視で光吸収層１０５と同じ面積（平面形状）とされている。走行層１０８は、例えば、ＩｎＰなどのＩＩＩ－Ｖ族化合物半導体から構成されている。ここで、走行層１０８は、よく知られているように、受光素子の動作速度向上のために用いられる層であり、動作時に空乏化することが重要となり、実質的にｉ型の半導体から構成する。
　なお、走行層１０８は、前述した実施の形態１における増倍層１０３や電界制御層１０４と同様であり、光吸収層１０５と同じ面積（平面形状）にする必要はないが、一般には、これらの層を同一のメサに形成するため、結果として、これらの各層が同じ面積（平面形状）となる。言い換えると、ｐ型コンタクト層１０６、走行層１０８の各々を、平面視で光吸収層１０５と同じ面積（平面形状）とする構成は、素子の製造が容易となる。
　第２ｎ型コンタクト層１０７は、第１ｎ型コンタクト層１０２と、光吸収層１０５との間に形成され、平面視で光吸収層１０５より小さい面積とされ、平面視で光吸収層１０５の内側に配置されている。また、第２ｎ型コンタクト層１０７は、平面視で第１ｎ型コンタクト層１０２よりも小さい面積とされ、第１ｎ型コンタクト層１０２の内側に配置されている。
　実施の形態２では、他の層より平面視で小さい面積とされている第２ｎ型コンタクト層１０７により、電界狭窄を実現している。第２ｎ型コンタクト層１０７は、ｎ型とされたＳｉＣから構成されている。なお、第２ｎ型コンタクト層１０７は、例えば、ＩｎＧａＡｓＰなどのＩＩＩ－Ｖ族化合物半導体から構成することもできる。
　上述したＩＩＩ－Ｖ族化合物半導体から構成される各層は、ＩｎＰに格子整合するものとすることができる。なお、当然ではあるが、光吸収層１０５以外の層は、光吸収層１０５を構成する半導体とは異なるバンドギャップエネルギーの半導体から構成する。
　なお、実施の形態２に係る受光素子も、前述した実施の形態１と同様に、ｐ型コンタクト層１０６の上に形成された第１電極１１１と、第１ｎ型コンタクト層１０２の上に形成された第２電極１１２とを備える。第１電極１１１は、例えば、環状（リング状）に形成され、ｐ型コンタクト層１０６の上の周縁部に形成されている。また、ｐ型コンタクト層１０６の上に形成された反射層１２１を備える。
　実施の形態２に係る受光素子の製造方法について簡単に説明する。まず、前述した実施の形態１と同様に、基板１０１の上に第１ｎ型コンタクト層１０２を形成する（第１工程）。次に、他基板を用意し、この他基板の上に、ｐ型の半導体からなるｐ型コンタクト層１０６、光吸収層１０５、走行層１０８を、これらの順に形成する。また、走行層１０８の上に、ＳｉＣからなる半導体層を形成する（第２工程）。半導体層は、第２ｎ型コンタクト層１０７とする層である。次に、前述した実施の形態１と同様に、半導体層１０７ａを、平面視で所定の面積にパターニングし、第２ｎ型コンタクト層１０７を形成する（第３工程）。
　次に、第１ｎ型コンタクト層１０２が形成されている側と、第２ｎ型コンタクト層１０７が形成されている側とを向かい合わせて基板１０１と他基板とを貼り合わせる（第４工程）。このように、基板１０１と他基板とを貼り合わせた後、他基板を除去し、基板１０１の上に、第１ｎ型コンタクト層１０２、第２ｎ型コンタクト層１０７、走行層１０８、光吸収層１０５、およびｐ型コンタクト層１０６が、これらの順に積層された状態とする（第５工程）。
　次に、走行層１０８、光吸収層１０５、およびｐ型コンタクト層１０６をパターニングして所定のメサ形状とする（第６工程）。この工程では、走行層１０８、光吸収層１０５、およびｐ型コンタクト層１０６による第１メサを、平面視で第２ｎ型コンタクト層１０７による第２メサより大きい面積とする。面積の具体的な値は、任意である。この工程により、平面視で、光吸収層１０５の内側に第２ｎ型コンタクト層１０７が配置される状態とする。
　次に、ｐ型コンタクト層１０６の上に第１電極１１１を形成し、光吸収層１０５が形成されている領域の周囲の第１ｎ型コンタクト層１０２の上に第２電極１１２を形成する（第７工程）。また、ｐ型コンタクト層１０６の上に、平面視でｐ型コンタクト層１０６より小さい面積とされ、平面視でｐ型コンタクト層１０６の内側に配置された反射層１２１を形成する（第８工程）。第１電極１１１が、反射層１２１の周囲のｐ型コンタクト層１０６の上に形成された状態とする。
　実施の形態２に係る受光素子は、基板１０１の側から入射した光は、光吸収層１０５を通過して反射層１２１で反射し、再度、光吸収層１０５を通過する。光が光吸収層１０５を通過することで、光吸収層１０５では、光励起によってホールおよび電子が生じる。光吸収層１０５で生じたホールは、ｐ型コンタクト層１０６に到達して緩和し、第１電極１１１から取り出される。また、光吸収層１０５で生じた電子は、第２ｎ型コンタクト層１０７（第１ｎ型コンタクト層１０２）に到達して緩和し、第２電極１１２から取り出される。
　このような受光動作において、電界狭窄を実現している第２ｎ型コンタクト層１０７の平面視の面積により、素子容量が決定される。これに対し、受光面積に関わる、第１電極１１１が形成されていない領域（反射層１２１が形成されている領域）は、ｐ型コンタクト層１０６の平面視の面積で決定され、第２ｎ型コンタクト層１０７の面積には関わらない。言い換えると、電界狭窄のために第２ｎ型コンタクト層１０７の面積を小さくするとともに、受光面積を大きくするためにｐ型コンタクト層１０６の面積をより大きくすることが可能となっている。
　例えば、平面視で円形（真円）とした第２ｎ型コンタクト層１０７の直径を１０μｍとし、平面視で円形としたｐ型コンタクト層１０６の直径を１４μｍとし、ｐ型コンタクト層１０６の上の周縁部に形成された環状の第１電極１１１は、平面視の幅を２μｍとすることができる。この場合、受光径は１０μｍとなる。電界狭窄のために面積を小さくする層の上に電極が形成されている場合、電極幅が２μｍであれば、受光径は１０－２×２＝６μｍとなるが、これに対してより大きな受光径とすることができる。これにより、受光の範囲から入射光が漏れるなどの問題が、大きく抑制できるようになる。
　以上に説明したように、本発明によれば、第１ｎ型コンタクト層と光吸収層との間に、ｎ型の半導体からなる第２ｎ型コンタクト層を設け、第２ｎ型コンタクト層を、平面視で光吸収層より小さい面積とし、平面視で光吸収層の内側に配置したので、受光面積の縮小を招くことなく、受光素子の動作速度が向上できるようになる。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
［参考文献］
［参考文献１］F. N. Masana, "Thermal characterisation of power modules", Microelectronics Reliability, vol. 40, pp. 155-161, 2000.
［参考文献２］H. Takagi et al., "Surface activated bonding of silicon wafers at room temperature", Applied Physics Letters, vol. 68, no. 16, pp. 2222-2224, 1996.
　１０１…基板、１０２…第１ｎ型コンタクト層、１０３…増倍層、１０４…電界制御層、１０５…光吸収層、１０６…ｐ型コンタクト層、１０７…第２ｎ型コンタクト層、１０８…走行層、１１１…第１電極、１１２…第２電極、１２１…反射層。

Claims (8)

  1. 　基板の上に形成されたｎ型の半導体からなる第１ｎ型コンタクト層と、
    　前記第１ｎ型コンタクト層の上に形成された半導体からなる光吸収層と、
    　前記光吸収層の上に形成された、ｐ型の半導体からなるｐ型コンタクト層と、
    　前記第１ｎ型コンタクト層と前記光吸収層との間に形成され、平面視で前記光吸収層より小さい面積とされ、平面視で前記光吸収層の内側に配置された、ｎ型の半導体からなる第２ｎ型コンタクト層と、
    　前記ｐ型コンタクト層の上に形成された第１電極と、
    　前記第２ｎ型コンタクト層が形成されている領域の周囲の前記第１ｎ型コンタクト層の上に形成された第２電極と
    　を備える受光素子。
  2. 　請求項１記載の受光素子において、
    　前記ｐ型コンタクト層の上に形成され、平面視で前記ｐ型コンタクト層より小さい面積とされ、平面視で前記ｐ型コンタクト層の内側に配置された反射層をさらに備え、
    　前記第１電極は、前記反射層の周囲の前記ｐ型コンタクト層の上に形成されている
    　ことを特徴とする受光素子。
  3. 　請求項１または２記載の受光素子において、
    　前記第２ｎ型コンタクト層と前記光吸収層との間に形成された、半導体からなる増倍層と、
    　前記増倍層と前記光吸収層との間に形成された、半導体からなる電界制御層と
    　をさらに備えることを特徴とする受光素子。
  4. 　請求項１～３のいずれか１項に記載の受光素子において、
    　前記基板は、ＩｎＰより高い熱伝導率を有する半導体から構成されていることを特徴とする受光素子。
  5. 　基板の上にｎ型の半導体からなる第１ｎ型コンタクト層を形成する第１工程と、
    　他基板の上に、ｐ型の半導体からなるｐ型コンタクト層、半導体からなる光吸収層、ｎ型の半導体からなる半導体層を、これらの順に形成する第２工程と、
    　前記半導体層を、平面視で所定の面積にパターニングして第２ｎ型コンタクト層を形成する第３工程と、
    　前記第１ｎ型コンタクト層が形成されている側と、前記第２ｎ型コンタクト層が形成されている側とを向かい合わせて前記基板と前記他基板とを貼り合わせる第４工程と、
    　前記基板と前記他基板とを貼り合わせた後で前記他基板を除去し、前記基板の上に、前記第１ｎ型コンタクト層、前記第２ｎ型コンタクト層、前記光吸収層、および前記ｐ型コンタクト層が、これらの順に積層された状態とする第５工程と、
    　前記光吸収層および前記ｐ型コンタクト層をパターニングし、平面視で前記第２ｎ型コンタクト層より大きい面積とし、平面視で前記光吸収層の内側に前記第２ｎ型コンタクト層が配置される状態とする第６工程と、
    　前記ｐ型コンタクト層の上に第１電極を形成し、前記第２ｎ型コンタクト層が形成されている領域の周囲の前記第１ｎ型コンタクト層の上に第２電極を形成する第７工程と
    　を備える受光素子の製造方法。
  6. 　請求項５記載の受光素子の製造方法において、
    　前記ｐ型コンタクト層の上に、平面視で前記ｐ型コンタクト層より小さい面積とされ、平面視で前記ｐ型コンタクト層の内側に配置された反射層を形成する第８工程をさらに備え、
    　前記第１電極は、前記反射層の周囲の前記ｐ型コンタクト層の上に形成する
    　ことを特徴とする受光素子の製造方法。
  7. 　請求項５または６記載の受光素子の製造方法において、
    　前記第２工程は、前記ｐ型コンタクト層、前記光吸収層、半導体からなる電界制御層、半導体からなる増倍層、および前記半導体層をこれらの順に形成し、
    　前記第５工程は、前記基板の上に、前記第１ｎ型コンタクト層、前記第２ｎ型コンタクト層、前記増倍層、前記電界制御層、前記光吸収層、および前記ｐ型コンタクト層が、これらの順に積層された状態とし、
    　前記第６工程は、前記増倍層、前記電界制御層、前記光吸収層、および前記ｐ型コンタクト層をパターニングし、平面視で前記第２ｎ型コンタクト層より大きい面積とし、平面視で前記光吸収層の内側に前記第２ｎ型コンタクト層が配置される状態とする
    　ことを特徴とする受光素子の製造方法。
  8. 　請求項５～７のいずれか１項に記載の受光素子の製造方法において、
    　前記基板は、ＩｎＰより高い熱伝導率を有する半導体から構成することを特徴とする受光素子の製造方法。
PCT/JP2019/045059 2019-11-18 2019-11-18 受光素子およびその製造方法 WO2021100082A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021558045A JP7452552B2 (ja) 2019-11-18 2019-11-18 受光素子の製造方法
PCT/JP2019/045059 WO2021100082A1 (ja) 2019-11-18 2019-11-18 受光素子およびその製造方法
US17/776,367 US12009450B2 (en) 2019-11-18 2019-11-18 Optical receiving element and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/045059 WO2021100082A1 (ja) 2019-11-18 2019-11-18 受光素子およびその製造方法

Publications (1)

Publication Number Publication Date
WO2021100082A1 true WO2021100082A1 (ja) 2021-05-27

Family

ID=75981509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045059 WO2021100082A1 (ja) 2019-11-18 2019-11-18 受光素子およびその製造方法

Country Status (3)

Country Link
US (1) US12009450B2 (ja)
JP (1) JP7452552B2 (ja)
WO (1) WO2021100082A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086109A (ja) * 2003-09-10 2005-03-31 Ntt Electornics Corp アバランシ・フォトダイオード
JP2010147177A (ja) * 2008-12-17 2010-07-01 Ntt Electornics Corp アバランシ・フォトダイオード
JP2011187607A (ja) * 2010-03-08 2011-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子
JP2016213362A (ja) * 2015-05-12 2016-12-15 日本電信電話株式会社 アバランシェフォトダイオード
CN108630781A (zh) * 2018-04-28 2018-10-09 中国科学院半导体研究所 3~5μm红外波段雪崩光电二极管探测器及其制作方法
WO2019049718A1 (ja) * 2017-09-06 2019-03-14 日本電信電話株式会社 アバランシェフォトダイオードおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287458B2 (ja) * 1998-06-24 2002-06-04 日本電気株式会社 超高速・低電圧駆動アバランシェ増倍型半導体受光素子
US6894322B2 (en) * 2002-02-11 2005-05-17 Jds Uniphase Corporation Back illuminated photodiodes
US6794631B2 (en) * 2002-06-07 2004-09-21 Corning Lasertron, Inc. Three-terminal avalanche photodiode
JP4234116B2 (ja) 2005-06-27 2009-03-04 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
WO2009048799A1 (en) * 2007-10-11 2009-04-16 Jie Yao Photo-detector array and semiconductor image intensifier
JP5427531B2 (ja) 2009-09-29 2014-02-26 三菱重工業株式会社 光検出素子、光検出装置及び赤外線検出素子、赤外線検出装置
JP6130318B2 (ja) 2014-03-18 2017-05-17 日本電信電話株式会社 アバランシェフォトダイオード
JP2015201504A (ja) 2014-04-07 2015-11-12 日本電信電話株式会社 アバランシ・フォトダイオード
JP2016032034A (ja) 2014-07-29 2016-03-07 Ｎｔｔエレクトロニクス株式会社 アバランシェフォトダイオード
JP6476317B2 (ja) 2015-12-01 2019-02-27 シャープ株式会社 アバランシェフォトダイオード
WO2018022622A1 (en) 2016-07-25 2018-02-01 L-3 Communications Cincinnati Electronics Corportation Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
CN106784132B (zh) * 2016-11-25 2018-09-25 中国科学院上海微系统与信息技术研究所 单行载流子光探测器结构及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086109A (ja) * 2003-09-10 2005-03-31 Ntt Electornics Corp アバランシ・フォトダイオード
JP2010147177A (ja) * 2008-12-17 2010-07-01 Ntt Electornics Corp アバランシ・フォトダイオード
JP2011187607A (ja) * 2010-03-08 2011-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子
JP2016213362A (ja) * 2015-05-12 2016-12-15 日本電信電話株式会社 アバランシェフォトダイオード
WO2019049718A1 (ja) * 2017-09-06 2019-03-14 日本電信電話株式会社 アバランシェフォトダイオードおよびその製造方法
CN108630781A (zh) * 2018-04-28 2018-10-09 中国科学院半导体研究所 3~5μm红外波段雪崩光电二极管探测器及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIU, H. ET AL.: "4H-SiC PIN Recessed-Window Avalanche Photodiode With High Quantum Efficiency", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 20, no. 18, 2008, pages 1551 - 1553, XP011233323 *

Also Published As

Publication number Publication date
JP7452552B2 (ja) 2024-03-19
JPWO2021100082A1 (ja) 2021-05-27
US20220399471A1 (en) 2022-12-15
US12009450B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
JP4220688B2 (ja) アバランシェホトダイオード
JP5109981B2 (ja) 半導体受光素子
WO2006123410A1 (ja) アバランシェフォトダイオード
WO2007105593A1 (ja) フォトダイオード、およびその製造方法、ならびに光通信デバイスおよび光インタコネクションモジュール
JP5857774B2 (ja) 半導体受光素子
JP2010278406A (ja) アバランシェホトダイオード及びこれを用いた光受信モジュール
JP6030416B2 (ja) アバランシェフォトダイオードおよびその製造方法
US20070057299A1 (en) Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer
JP4861887B2 (ja) 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法
CN111987585B (zh) 一种硅波导输出激光器
WO2020195954A1 (ja) アバランシェフォトダイオードおよびその製造方法
JP6560642B2 (ja) アバランシェフォトダイオードおよびその製造方法
US10686093B2 (en) Semiconductor light receiving element including si avalanche multiplication part and compound semiconductor light receiving layer
WO2021100082A1 (ja) 受光素子およびその製造方法
JP2012124404A (ja) フォトダイオードおよびその製造方法
CN111052405B (zh) 雪崩光电二极管及其制造方法
JP7044048B2 (ja) アバランシェフォトダイオードおよびその製造方法
KR20180019269A (ko) 반도체 장치
JP2018182261A (ja) 半導体受光デバイス
JP6563835B2 (ja) 受光素子
JPH05175535A (ja) 量子化Ｓｉ光半導体装置
JP2004179404A (ja) 半導体受光装置およびその製造方法
JPH1117210A (ja) フォトダイオード及びその製造方法
JPH11274545A (ja) 半導体受光装置
JPH1197735A (ja) フォトダイオードおよびその作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19953634

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021558045

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19953634

Country of ref document: EP

Kind code of ref document: A1