WO2019049718A1 - アバランシェフォトダイオードおよびその製造方法 - Google Patents

アバランシェフォトダイオードおよびその製造方法 Download PDF

Info

Publication number
WO2019049718A1
WO2019049718A1 PCT/JP2018/031674 JP2018031674W WO2019049718A1 WO 2019049718 A1 WO2019049718 A1 WO 2019049718A1 JP 2018031674 W JP2018031674 W JP 2018031674W WO 2019049718 A1 WO2019049718 A1 WO 2019049718A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type semiconductor
semiconductor layer
light absorption
avalanche photodiode
Prior art date
Application number
PCT/JP2018/031674
Other languages
English (en)
French (fr)
Inventor
允洋 名田
松崎　秀昭
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US16/643,825 priority Critical patent/US11164986B2/en
Priority to CN201880056887.2A priority patent/CN111052405B/zh
Priority to EP18852882.2A priority patent/EP3680941B1/en
Priority to JP2019540898A priority patent/JP6813690B2/ja
Publication of WO2019049718A1 publication Critical patent/WO2019049718A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to an avalanche photodiode and a method of manufacturing the same.
  • a general light receiver in optical communication is composed of a light receiving element such as a photodiode (PD) or an avalanche photodiode (APD), and a transimpedance amplifier which amplifies the photocurrent generated by the light receiving element.
  • the light receiving element converts incident light into current.
  • the photoelectric conversion efficiency has an upper limit of 100% as a quantum efficiency.
  • an avalanche photodiode has a quantum efficiency of over 100% and is applied to a high sensitivity light receiver (see Non-Patent Document 1).
  • an avalanche photodiode photoelectrons generated in the device are accelerated under a high electric field to collide with lattice atoms, and the lattice atoms are ionized to amplify carriers.
  • the avalanche photodiode a plurality of carriers are output for one photon.
  • the avalanche photodiode can obtain sensitivity exceeding 100% as quantum conversion efficiency.
  • Avalanche photodiodes for optical communication applications mainly consisted of III-V compound semiconductors.
  • InGaAs which is lattice matched to InP has been used for the light absorption layer.
  • InP or InAlAs was used for the multiplication layer. This is based on the premise that InGaAs, which has an absorption band at the communication wavelength and is excellent in carrier transport speed, is used as the light absorption layer material.
  • Non-Patent Document 2 a crystal growth technique for directly growing Ge on Si has been established, and a "Si-based avalanche photodiode" in which the light absorption layer is composed of Ge and the multiplication layer is composed of Si attracts attention.
  • Ge does not reach InGaAs in light absorption coefficient in the communication wavelength band and saturation speed of electrons and holes, constant high-speed operation has been experimentally shown and operation up to 25 Gbit / s has been confirmed.
  • fabricating an avalanche photodiode on a Si substrate using a large-diameter wafer which was difficult in the III-V group semiconductor avalanche photodiode.
  • fabricating an avalanche photodiode on a Si substrate can divert the process line of an electronic device, which has been used in CMOS and bipolar transistors. From these points, Si-based avalanche photodiodes are advantageous in that mass production and cost reduction can be expected.
  • the dark current of the avalanche photodiode is high, not only the reliability of the long-term operation is degraded but also the degradation of the SN ratio of the received signal may be caused. If the dark current of the avalanche photodiode becomes larger than the circuit noise in the optical receiver or other noise current due to the transimpedance amplifier, etc., the reception sensitivity can not be improved according to the gain of the avalanche photodiode.
  • Side dark current is one of the main components of the dark current of avalanche photodiodes.
  • the cause of the side dark current is related to the charge state on the element side of the avalanche photodiode.
  • the Fermi level In the vicinity of the surface of the semiconductor material of group III-V or Si, the Fermi level is generally pinned to the conduction band side. Therefore, electrons in the avalanche photodiode element move toward the element surface (side surface). When the degree of movement of electrons to the side surface is severe, an electron channel layer is formed on the side surface of the device.
  • FIG. 5A shows an avalanche photodiode having a field narrowing structure.
  • an n-type semiconductor layer 202, a Si multiplication layer 203, a p-type Si electric field control layer 204, and a Ge light absorption layer 205 are stacked on a substrate 201.
  • a p-type impurity region 206 is formed on the surface side of the Ge light absorption layer 205.
  • FIG. 5B is a schematic band diagram in the vicinity of the element surface in the planar direction of the avalanche photodiode.
  • the p-type impurity region 206 is a region having a smaller area than the avalanche photodiode element (Ge light absorption layer 205) and is selectively doped to be p-type. By providing the p-type impurity region 206 in this manner, the generated electric field inside the element can be limited to the p-type impurity region 206 at the time of operation of the avalanche photodiode.
  • the present invention has been made to solve the above-described problems, and it is an object of the present invention to be able to suppress the generation of side dark current in an Si-based avalanche photodiode.
  • An avalanche photodiode comprises a p-type semiconductor layer formed of a p-type semiconductor formed on a substrate, a light absorption layer formed of germanium formed on the p-type semiconductor layer, and a light absorption layer.
  • An electric field control layer of p type semiconductor formed thereon, a multiplication layer of silicon formed on the electric field control layer, an n type silicon formed on the multiplication layer, And an n-type semiconductor layer smaller in area than the double layer.
  • the p-type semiconductor layer is disposed on the side of the first substrate, the n-type semiconductor layer is disposed on the top of the device, and the n-type semiconductor layer has an area smaller than the multiplication layer.
  • FIG. 1A is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1B is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1C is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing the avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1A is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1B is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of
  • FIG. 1D is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing the avalanche photodiode according to the first embodiment of the present invention.
  • FIG. 1E is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1F is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1E is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1F is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present
  • FIG. 1G is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 1H is a cross-sectional view showing a state of an intermediate step for illustrating a method of manufacturing an avalanche photodiode according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view showing the configuration of an avalanche photodiode according to a second embodiment of the present invention.
  • FIG. 3A is a cross-sectional view showing a configuration of an avalanche photodiode according to a third embodiment of the present invention.
  • FIG. 3B is an explanatory drawing showing the band structure of the avalanche photodiode in the third embodiment.
  • FIG. 4 is a cross-sectional view showing the configuration of an avalanche photodiode according to the fourth embodiment of the present invention.
  • FIG. 5A is a cross-sectional view showing the configuration of a conventional avalanche photodiode.
  • FIG. 5B is a band diagram showing a schematic state of bands near the device surface in the planar direction of the conventional avalanche photodiode.
  • an n-type semiconductor layer 102 made of n-type silicon (Si) is formed on a growth substrate 101.
  • the growth substrate 101 is made of, for example, single crystal Si. As described later, the growth substrate 101 may be made of n-type silicon.
  • the multiplication layer 103 made of Si is formed on the n-type semiconductor layer 102.
  • an electric field control layer 104 made of a p-type semiconductor (for example, Si) is formed on the multiplication layer 103.
  • the n-type semiconductor layer 102, the multiplication layer 103, and the electric field control layer 104 may be formed by growing Si on the growth substrate 101 by a well-known CVD (Chemical Vapor Deposition) method or the like.
  • CVD Chemical Vapor Deposition
  • the n-type dopant for example, arsenic (As) may be used.
  • the p-type dopant for example, boron (B) may be used.
  • the light absorption layer 105 made of germanium (Ge) is formed on the electric field control layer 104.
  • a p-type semiconductor layer 106 made of a p-type semiconductor is formed on the light absorption layer 105 (first step).
  • the p-type semiconductor layer 106 may be made of, for example, Ge.
  • the light absorption layer 105 and the p-type semiconductor layer 106 may be formed by depositing germanium at a growth temperature of 600 ° C. by a thermal CVD method using GeH 4 as a source gas. Under this growth temperature condition, the lower n-type semiconductor layer 102 made of Si, the multiplication layer 103, and the electric field control layer 104 are not damaged since they are sufficiently lower than the growth temperature condition of Si. .
  • the transfer substrate 107 is preferably made of, for example, a high resistance material from the viewpoint of reducing the parasitic capacitance of the element, and may be made of, for example, high resistance Si, SiC or the like. By forming the transfer substrate 107 from SiC having a higher thermal conductivity, it is possible to improve the heat dissipation of the element.
  • a bonding method such as a surface activation method or an atomic diffusion method may be used.
  • each bonding surface can be activated by irradiation with Ar beam for bonding.
  • the above-described bonding may be performed by metal bonding using a metal layer having a thickness of several hundred nm.
  • the growth substrate 101 is removed. This removed state is shown in FIG. 1F.
  • the growth substrate 101 may be removed by a well-known etching technique.
  • the growth substrate 101 is made of n-type Si, even if the growth substrate 101 is slightly removed, the electrical characteristics are not affected. Further, in this case, the process can be simplified because it is not necessary to provide an etching stop layer.
  • the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, and the light absorption layer 105 are formed on the growth substrate, they are attached to the transfer substrate 107 by bonding.
  • Transfer (second step).
  • the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, the light absorption layer 105, and the p-type semiconductor layer 106 are formed on the growth substrate 101, and thereafter they are transferred.
  • the image is transferred to the substrate 107.
  • the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, the light absorption layer 105, and the p-type semiconductor layer 106 are formed in this order on the growth substrate 101.
  • the p-type semiconductor layer 106 is attached to the transfer substrate 107 to form the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, and the light absorption layer 105 formed on the growth substrate 101.
  • the n-type semiconductor layer 102 is processed into an area smaller than the multiplication layer 103 (third step). Further, as shown in FIG. 1H, the light absorption layer 105, the electric field control layer 104, and the multiplication layer 103 are processed into a mesa 121 having a predetermined shape.
  • the processing described above may be performed by patterning using well-known photolithography technology and dry etching technology / wet etching technology.
  • the n-type semiconductor layer 102 is processed into a shape of a mesa 121 having a circular plan view by reactive ion etching (RIE) generally used.
  • the mesa 121 may be formed in a rectangular shape in plan view.
  • RIE reactive ion etching
  • a mask pattern having a large area than processed n-type semiconductor layer 102 is newly formed using a new mask pattern, the light-absorbing layer 105, an electric field control layer 104, the multiplication layer 103, and for example, CF 4 O
  • a mesa 121 having a circular shape in plan view is formed by RIE using a mixed gas of two .
  • the mesas 121 may also be formed in a rectangular shape in plan view.
  • the first electrode 108 is formed on the n-type semiconductor layer 102.
  • the second electrode 109 is formed on the p-type semiconductor layer 106 around the mesa 121 including the multiplication layer 103.
  • the first electrode 108 and the second electrode 109 may be formed by depositing titanium (Ti) / aluminum (Al) using electron beam evaporation.
  • a protective layer for protecting the element is formed, and a wiring structure which penetrates the protective layer and is connected to each electrode is formed.
  • the protective layer may be made of, for example, SiO 2 or SiN.
  • the wiring structure may be made of, for example, a metal such as Au.
  • the avalanche photodiode in the first embodiment obtained by the above-described configuration has the following configuration.
  • a p-type semiconductor layer 106 made of a p-type semiconductor formed on a transfer substrate 107 is provided.
  • the light absorption layer 105 made of germanium formed on the p-type semiconductor layer 106 is provided.
  • an electric field control layer 104 made of a p-type semiconductor formed on the light absorption layer 105 is provided.
  • the multiplication layer 103 made of Si formed on the electric field control layer 104 is provided.
  • an n-type semiconductor layer 102 made of n-type Si formed on the multiplication layer 103 is provided. Further, the n-type semiconductor layer 102 is smaller in area than the multiplication layer 103.
  • the electric field control layer 104 is made of p-type Si.
  • the avalanche photodiode according to the first embodiment described above includes the p-type semiconductor layer 106, the light absorption layer 105 made of Ge, the p-type electric field control layer 104, the multiplication layer 103, the n-type semiconductor layer on the transfer substrate 107. 102 are stacked in this order. This structure is inverted between p-type and n-type as viewed from the side of the substrate relative to the related art avalanche photodiode described with reference to FIG. 5A. In the first embodiment, the n-type semiconductor layer 102 is smaller in area than the multiplication layer 103. From the above, according to the first embodiment, the generation of the side dark current can be suppressed with respect to the related technology described with reference to FIG. 5A.
  • the avalanche photodiode is operated by increasing the voltage applied between the first electrode 108 and the second electrode 109 so as to be a reverse voltage from 0V.
  • the electric field strength of the multiplication layer 103 is increased while the electric field control layer 104 is depleted.
  • the applied voltage becomes larger than the voltage at which the electric field control layer 104 is fully depleted, an electric field starts to be generated in the light absorption layer 105, and the photocarriers generated in the light absorption layer 105 start drift movement. In this drift, electrons generated in the light absorption layer 105 move toward the n-type semiconductor layer 102, and holes generated in the light absorption layer 105 move toward the p-type semiconductor layer 106.
  • the n-type semiconductor layer 102 has an area smaller than that of the multiplication layer 103 (the electric field control layer 104, the light absorption layer 105, the p-type semiconductor layer 106).
  • the electric field strength in the element is defined by the shape (the formed region) of the n-type semiconductor layer 102.
  • the layer of Si is not formed in the state in which the layer of Ge is formed.
  • the Si layer is formed first, and the Ge layer is formed after the Si layer is formed.
  • the growth temperatures of Ge and Si differ significantly, with Si having a higher growth temperature. If a layer of Si is formed in a state where a layer of Ge is formed, the heat during the growth of Si will damage the layer of Ge.
  • a layer of Si having a higher growth temperature is grown first, and thereafter, a layer of Ge having a lower growth temperature is grown. Thereby, any layer can be formed in the state where damage by heat was suppressed.
  • the insulating layer 110 is further formed on the multiplication layer 103 around the n-type semiconductor layer 102.
  • Form (fourth step) For example, after the second step, a mask pattern covering the region of the n-type semiconductor layer 102 is formed, and in this state, for example, SiO 2 is deposited by sputtering with high perpendicular anisotropy. Thereafter, the insulating layer 110 made of SiO 2 may be formed on the multiplication layer 103 around the n-type semiconductor layer 102 by peeling off (lifting off) the mask pattern.
  • the insulating layer 110 since the insulating layer 110 is provided, it is possible to suppress the formation of the electron channel on the side surface of the element accompanying the thermal excitation at the operating temperature.
  • the avalanche photodiode is operated by increasing the voltage applied between the first electrode 108 and the second electrode 109 from 0 V to a reverse voltage.
  • the operating state when photocarriers generated in the light absorption layer 105 start drift movement, electrons generated in the light absorption layer 105 move toward the n-type semiconductor layer 102 and positive electrons generated in the light absorption layer 105.
  • the holes move toward the p-type semiconductor layer 106.
  • the n-type semiconductor layer 102 has an area smaller than that of the multiplication layer 103 (the electric field control layer 104, the light absorption layer 105, the p-type semiconductor layer 106). Therefore, also in the second embodiment, as in the first embodiment described above, electrons move toward the n-type semiconductor layer 102, which makes it possible to suppress the side dark current. However, in the configuration of the first embodiment, the formation of the electron channel on the side surface of the element accompanying the thermal excitation at the operating temperature can not be suppressed.
  • the insulating layer 110 made of a dielectric is formed on the (toper) portion of the multiplication layer 103 around the n-type semiconductor layer 102.
  • SiO 2 is known to form only very small interface states with respect to Si, and at the interface with SiO 2 , the Fermi level of Si is pinned to almost the mid gap.
  • carrier accumulation hardly occurs at the interface between SiO 2 and Si. This not only prevents the electrons generated on the side surface of the light absorption layer 105 from flowing into the n-type semiconductor layer 102 by electrically separating the same portion from other portions, but also in long-term operation. This leads to the characteristic that the electrical properties of the interface are unlikely to deteriorate. That is, the configuration of the second embodiment contributes not only to suppression of dark current but also to long-term reliability of device operation.
  • Embodiment 3 of the present invention will be described with reference to FIGS. 3A and 3B.
  • a p-type region is formed on the side of the light absorption layer 105 on the p-type semiconductor layer 106 a side in the thickness direction.
  • the third embodiment further includes the step of forming a p-type region on the p-type semiconductor layer 106 a side of the light absorption layer 105.
  • the third embodiment as shown in FIG.
  • the light absorption layer 105 is composed of the p-type light absorption layer 105a in the region on the p-type semiconductor layer 106a side and the undoped light absorption layer 105b. Become.
  • the light absorption layer 105 is formed of a laminated structure of the p-type light absorption layer 105 a and the light absorption layer 105 b.
  • the transfer substrate 107a is made of GaAs
  • the p-type semiconductor layer 106a is made of p-type GaAs.
  • the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, and the light absorption layer 105 are formed on a growth substrate (not shown).
  • Ge is deposited on the electric field control layer 104 to form the light absorption layer 105, and then a p-type impurity is introduced to a predetermined depth from the surface side to form the p-type light absorption layer 105a.
  • the p-type semiconductor layer 106a is formed on the transfer substrate 107a. Thereafter, the p-type semiconductor layer 106a is attached to the light absorption layer 105 (p-type light absorption layer 105a), and the growth substrate is removed.
  • the first step is a step of forming n-type semiconductor layer 102, multiplication layer 103, electric field control layer 104, and light absorption layer 105 in this order on the growth substrate, and p-type semiconductor layer 106a. And the step of forming on the transfer substrate 107a.
  • the p-type semiconductor layer 106a is bonded to the light absorption layer 105 (p-type light absorption layer 105a) to form the n-type semiconductor layer 102, the multiplication layer 103, and the electric field formed on the growth substrate.
  • the n-type semiconductor layer 102 is And the area smaller than the multiplication layer 103.
  • the light absorption layer 105, the electric field control layer 104, and the multiplication layer 103 are processed into a mesa 121 having a predetermined shape.
  • the first electrode 108 is formed on the n-type semiconductor layer 102 as shown in FIG. 3A.
  • the second electrode 109 is formed on the p-type semiconductor layer 106 a around the mesa 121 including the multiplication layer 103.
  • the insulating layer 110 is formed on the multiplication layer 103 around the n-type semiconductor layer 102.
  • Non-patent Document 3 a structure called a MIC (Maximum induced current) structure which achieves both high speed and high sensitivity in the light absorption layer. This is a combination of a diffusion prevention layer made of a relatively wide gap material, a p-type light absorption layer, and an undoped light absorption layer in this order as viewed from the p-type semiconductor layer side.
  • the light absorption layer 105 of the MIC structure is obtained even with an SiGe-based avalanche photodiode. To achieve high speed and high sensitivity.
  • the band structure of the avalanche photodiode in the third embodiment is shown in FIG. 3B.
  • the p-type semiconductor layer 106 a doubles as a diffusion prevention layer. Since the conduction band edge is located on the higher energy side of GaAs compared to Ge, the electrons generated in the p-type light absorption layer 105a are not diffused to the p-type semiconductor layer 106a side, and the multiplication layer is selectively selected. Diffusely moves in the 103 direction.
  • the avalanche photodiode according to the third embodiment can reduce the element resistance as compared to a general Si-based avalanche photodiode.
  • the dark current of the avalanche photodiode can be reduced, the long-term reliability of the device operation can be secured, and high speed and high sensitivity can be obtained.
  • the metal layer 111 is formed on the transfer substrate 107, and the p-type semiconductor layer 106 is provided thereon.
  • the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, the light absorption layer 105, and the p-type semiconductor layer 106 are formed on a growth substrate (not shown).
  • a metal layer 111 composed of a Ti layer of 20 nm in thickness and an Au layer of 400 nm in thickness is formed.
  • a predetermined metal may be deposited by a sputtering method, a vacuum evaporation method, or the like.
  • the n-type semiconductor layer 102, the multiplication layer 103, the electric field control layer 104, the light absorption layer 105, and the p-type semiconductor layer 106 formed on the growth substrate are transferred to the transfer substrate 107 on which the metal layer 111 is formed.
  • the p-type semiconductor layer 106 is attached to the metal layer 111, and then the growth substrate is removed.
  • the p-type semiconductor layer 106, the light absorption layer 105, the electric field control layer 104, the multiplication layer 103, and the n-type semiconductor layer 102 are stacked on the transfer substrate 107 via the metal layer 111,
  • the n-type semiconductor layer 102 is processed into an area smaller than the multiplication layer 103.
  • the p-type semiconductor layer 106, the light absorption layer 105, the electric field control layer 104, and the multiplication layer 103 are processed into the mesa 121 having a predetermined shape.
  • the first electrode 108 is formed on the n-type semiconductor layer 102, and the metal layer 111 around the mesa 121 including the multiplication layer 103 is formed.
  • the second electrode 109 is formed on the top.
  • the insulating layer 110 is formed on the multiplication layer 103 around the n-type semiconductor layer 102.
  • the second step is a step of forming metal layer 111 on transfer substrate 107, an n-type semiconductor layer 102 formed on the growth substrate, multiplication layer 103, electric field control layer 104, and light. Transferring the absorbing layer 105 to the transfer substrate 107 on which the metal layer 111 is formed.
  • the avalanche photodiode of the fourth embodiment further includes the metal layer 111 formed between the transfer substrate 107 and the p-type semiconductor layer 106.
  • electrons generated in the avalanche photodiode are extracted by the first electrode 108 through the n-type semiconductor layer 102, and holes are extracted from the second electrode 109 through the p-type semiconductor layer 106.
  • the sheet resistance in the p-type is larger than the sheet resistance in the n-type. This is due to the difficulty of high p-type doping and the fact that the mobility of holes is smaller than that of electrons.
  • the holes move in the direction perpendicular to the layer thickness direction of the p-type semiconductor layer 106 (the direction parallel to the plane of the transfer substrate 107) and move to the first electrode 108. To reach. In this case, the resistance of holes in the p-type semiconductor layer 106 may increase, which may result in an increase in device resistance.
  • the hole current moves in the layer thickness direction in the p-type semiconductor layer 106 and is extracted from the second electrode 109 via the metal layer 111 having a small resistance. Therefore, in the fourth embodiment, the resistance in p-type semiconductor layer 106 can be essentially reduced, and as a result, the CR band of the avalanche photodiode can be expanded.
  • the metal layer 111 can be used as a reflection mirror.
  • the metal layer 111 can be used as a reflection mirror.
  • there is no need to separately form a reflection mirror in the manufacturing process and it becomes possible to incorporate the reflection mirror without increasing the manufacturing process.
  • a lens structure is provided in advance on the transfer substrate 107, it becomes possible to integrate the lens in the avalanche photodiode. This makes it possible to reduce the number of parts by omitting the lens when manufacturing the optical receiver, and enables easier optical receiver mounting.
  • the p-type semiconductor layer is disposed on the transfer substrate side, the n-type semiconductor layer is disposed on the top of the device, and the n-type semiconductor layer has an area smaller than the multiplication layer.
  • the generation of the side dark current can be suppressed in the Si-based avalanche photodiode.
  • long-term reliability of the device operation can be secured, and by further reducing the device resistance, the CR band can be expanded, and speeding up of the avalanche photodiode can be realized.
  • the present invention is not limited to the embodiments described above, and many modifications and combinations can be made by those skilled in the art within the technical concept of the present invention. It is clear. For example, it goes without saying that the multiplication layer, the light absorption layer, and the electric field control layer may be made of mixed crystals of Si and Ge.
  • a transfer substrate for example, a well-known SOI (Silicon on insulator) substrate may be used to form an optical waveguide.
  • the transfer substrate may be made of diamond in order to maximize the heat radiation efficiency. By doing so, it is possible to suppress the temperature rise inside the avalanche photodiode, and the device performance can be improved. Further, it goes without saying that if the transfer substrate is made of SiC, it is possible to achieve a certain improvement in heat dissipation and a reduction in cost.
  • a bonding method for transfer to a transfer substrate various bonding methods such as fusion bonding, surface activation method, atomic diffusion method, metal bonding and the like can be applied, and the generality of the present invention is lost by these bonding methods. There is no.
  • 101 growth substrate
  • 102 n-type semiconductor layer
  • 103 multiplication layer
  • 104 electric field control layer
  • 105 light absorption layer
  • 106 p-type semiconductor layer
  • 107 transfer substrate
  • 108 first electrode
  • 109 second electrode
  • 121 mesa.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

ｎ型半導体層（１０２）、増倍層（１０３）、電界制御層（１０４）、光吸収層（１０５）、ｐ型半導体層（１０６）を成長基板（１０１）の上に形成した後で、ｐ型半導体層（１０６）を転写基板（１０７）に貼り付ける。この後、成長基板（１０１）を除去し、ｎ型半導体層（１０２）を、増倍層（１０３）より小さい面積に加工する。

Description

アバランシェフォトダイオードおよびその製造方法
　本発明は、アバランシェフォトダイオードおよびその製造方法に関する。
　光通信における一般的な光レシーバは、フォトダイオード（ＰＤ）、またはアバランシェフォトダイオード（ＡＰＤ）などの受光素子、ならびに受光素子により生じる光電流を増幅するトランスインピーダンスアンプにより構成される。受光素子は、入射した光を電流に変換する。フォトダイオードは、光電変換効率は量子効率として１００％が上限となる。
　これに対し、よく知られているように、アバランシェフォトダイオードは、量子効率が１００％を上回り、高感度の光レシーバに適用されている（非特許文献１参照）。アバランシェフォトダイオードでは、素子内において生じた光電子を高電界下で加速することにより格子原子と衝突させ、格子原子をイオン化させることによりキャリアを増幅させる。これにより、アバランシェフォトダイオードでは、１光子に対して複数のキャリアが出力されるようになる。この結果、アバランシェフォトダイオードは、量子変換効率として１００％を上回る感度を得ることが可能となる。
　光通信用途のアバランシェフォトダイオードは、主に、ＩＩＩ－Ｖ族化合物半導体から構成されていた。例えば、光吸収層には、ＩｎＰに格子整合するＩｎＧａＡｓが用いられていた。また、増倍層には、ＩｎＰないしはＩｎＡｌＡｓが用いられていた。これは、光吸収層材料として、通信波長に吸収帯を有し、かつキャリア輸送速度が優れるＩｎＧａＡｓを適用することが前提にあったことによる。
　ところが近年、Ｓｉ上にＧｅを直接成長する結晶成長技術が確立し、光吸収層をＧｅから構成し、増倍層をＳｉから構成する「Ｓｉ系アバランシェフォトダイオード」が注目されている。Ｇｅは、通信波長帯における光吸収係数、および電子、正孔の飽和速度においてＩｎＧａＡｓには及ばないが、一定の高速動作が実験的に示されており、２５Ｇｂｉｔ／ｓまでの動作が確認されている（非特許文献２）。
　Ｓｉ基板上にアバランシェフォトダイオードを作製することは、まず、ＩＩＩ－Ｖ族半導体系のアバランシェフォトダイオードでは困難であった大口径ウエハでの作製が可能である。加えて、Ｓｉ基板上にアバランシェフォトダイオードを作製することは、ＣＭＯＳやバイポーラトランジスタなどで用いられてきた、電子デバイスのプロセスラインを流用できる。これらのことから、Ｓｉ系アバランシェフォトダイオードは、量産化および低コスト化が見込める点で優位性がある。
　ところで、アバランシェフォトダイオードを光通信に応用する場合、最も重要な技術事項の１つが暗電流の低減である。アバランシェフォトダイオードの暗電流が高い場合、長期動作の信頼性の低下をもたらすばかりでなく、受信信号のＳＮ比の劣化を招く可能性があるためである。アバランシェフォトダイオードの暗電流が、光レシーバ内における回路雑音やトランスインピーダンスアンプなどによる他の雑音電流よりも大きくなった場合、アバランシェフォトダイオードの利得に応じた受信感度の改善はできない。
　アバランシェフォトダイオードの暗電流の主要な要素として、側面暗電流が挙げられる。側面暗電流の発生原因は、アバランシェフォトダイオードの素子側面における電荷状態に関係している。ＩＩＩ－Ｖ族やＳｉの半導体材料の表面近傍においては、一般的にフェルミレベルは伝導帯側にピニングされる。従って、アバランシェフォトダイオード素子内における電子は、素子表面（側面）に向かって移動する。この、電子の側面への移動の程度が深刻な場合には、素子の側面に電子チャネル層が形成されるようになる。
　上述したアバランシェフォトダイオードの側面暗電流を抑制するために、しばしばイオン注入や選択拡散などの選択ドーピング技術を適用した、電界狭窄構造が用いられる。図５Ａに、電界狭窄構造のアバランシェフォトダイオードを示す。このアバランシェフォトダイオードは、基板２０１の上に、ｎ型半導体層２０２，Ｓｉ増倍層２０３，ｐ型Ｓｉ電界制御層２０４，Ｇｅ光吸収層２０５が積層されている。また、Ｇｅ光吸収層２０５の表面側には、ｐ型不純物領域２０６が形成されている。なお、図５Ｂに、このアバランシェフォトダイオードの平面方向における、素子表面近傍のバンド概略図を示す。
　ｐ型不純物領域２０６は、アバランシェフォトダイオード素子（Ｇｅ光吸収層２０５）よりも小さい面積の領域に、ｐ型となるよう選択ドーピングを施した領域である。このようにｐ型不純物領域２０６を設けることで、アバランシェフォトダイオードの動作時では、素子内部の発生電界は、ｐ型不純物領域２０６に限定することができる。
J. C. Campbel, "Recent Advances in Telecommunications Avalanche Photodiodes", Journal of Lightwave Technology, vol. 25, no. 1, pp. 109-121, 2007. Mengyuan Huang et al., "25Gb/s Normal Incident Ge/Si Avalanche Photodiode", European Conference on Optical Communication (ECOC), We.2.4.4, 2014. Y. Muramoto and T. Ishibashi, "InP/InGaAs pin photodiode structure maximising bandwidth and efficiency", Electronics Letters, vol. 39, no. 24, pp. 2003.
　しかしながら、上述した電界狭窄構造をもってしても、側面暗電流の発生の懸念は残る。電界狭窄構造とすることで、外部電圧による素子側面における電界の発生が抑制されるようになる。しかしながら、電界狭窄構造としても、フェルミレベルピニングに起因した素子側面へのバンドベンディング（図５Ｂ参照）によって、電子は素子側面へと容易に移動するためである。このように、従来、Ｓｉ系のアバランシェフォトダイオードにおいて、側面暗電流の発生を抑制することが容易ではないという問題があった。
　本発明は、以上のような問題点を解消するためになされたものであり、Ｓｉ系のアバランシェフォトダイオードにおいて、側面暗電流の発生を抑制することができるようにすることを目的とする。
　本発明に係るアバランシェフォトダイオードの製造方法は、転写基板の上に形成されたｐ型の半導体からなるｐ型半導体層と、ｐ型半導体層の上に形成されたゲルマニウムからなる光吸収層と、光吸収層の上に形成されたｐ型の半導体からなる電界制御層と、電界制御層の上に形成されたシリコンからなる増倍層と、増倍層の上に形成されたｎ型のシリコンからなるｎ型半導体層とを備えるアバランシェフォトダイオードの製造方法であって、ｎ型半導体層、増倍層、電界制御層、光吸収層を成長基板の上に形成する第１工程と、成長基板の上に形成したｎ型半導体層、増倍層、電界制御層、光吸収層を転写基板に転写する第２工程と、ｎ型半導体層、増倍層、電界制御層、光吸収層を転写基板に転写した後で、ｎ型半導体層を増倍層より小さい面積に加工する第３工程とを備える。
　本発明に係るアバランシェフォトダイオードは、基板の上に形成されたｐ型の半導体からなるｐ型半導体層と、ｐ型半導体層の上に形成されたゲルマニウムからなる光吸収層と、光吸収層の上に形成されたｐ型の半導体からなる電界制御層と、電界制御層の上に形成されたシリコンからなる増倍層と、増倍層の上に形成され、ｎ型のシリコンからなり、増倍層より面積が小さいｎ型半導体層とを備える。
　以上説明したように、本発明によれば、第１基板の側にｐ型半導体層を配置して素子上部にｎ型半導体層を配置し、このｎ型半導体層を増倍層より小さい面積にしたので、Ｓｉ系のアバランシェフォトダイオードにおいて、側面暗電流の発生を抑制することができるという優れた効果が得られる。
図１Ａは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｂは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｃは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｄは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｅは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｆは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｇは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｈは、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法を説明するための途中工程の状態を示す断面図である。 図２は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を示す断面図である。 図３Ａは、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を示す断面図である。 図３Ｂは、実施の形態３におけるアバランシェフォトダイオードのバンド構造を示す説明図である。 図４は、本発明の実施の形態４におけるアバランシェフォトダイオードの構成を示す断面図である。 図５Ａは、従来のアバランシェフォトダイオードの構成を示す断面図である。 図５Ｂは、従来のアバランシェフォトダイオードの平面方向における、素子表面近傍のバンドの概略的な状態を示すバンド図である。
　以下、本発明の実施の形態について図を参照して説明する。
［実施の形態１］
　はじめに、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法ついて図１Ａ～図１Ｈを参照して説明する。
　まず、図１Ａに示すように、成長基板１０１の上にｎ型のシリコン（Ｓｉ）からなるｎ型半導体層１０２を形成する。成長基板１０１は、例えば、単結晶Ｓｉから構成されている。なお、後述するように、成長基板１０１は、ｎ型のシリコンから構成されているとよい。次に、図１Ｂに示すように、ｎ型半導体層１０２の上にＳｉからなる増倍層１０３を形成する。引き続き、増倍層１０３の上にｐ型の半導体（例えばＳｉ）からなる電界制御層１０４を形成する。
　例えば、よく知られたＣＶＤ（Chemical Vapor Deposition）法などにより、成長基板１０１の上にＳｉを成長させることで、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４を形成すればよい。また、ｎ型ドーパントとしては、例えばヒ素（Ａｓ）を用いればよい。また、ｐ型ドーパントとしては、例えばボロン（Ｂ）を用いればよい。
　次に、図１Ｃに示すように、電界制御層１０４の上にゲルマニウム（Ｇｅ）からなる光吸収層１０５を形成する。次に、図１Ｄに示すように、光吸収層１０５の上にｐ型の半導体からなるｐ型半導体層１０６を形成する（第１工程）。ｐ型半導体層１０６は、例えばＧｅから構成すればよい。例えば、ＧｅＨ4をソースガスとした熱ＣＶＤ法により、成長温度条件６００℃でゲルマニウムを堆積することで、光吸収層１０５、ｐ型半導体層１０６を形成すればよい。この成長温度条件であれば、Ｓｉの成長温度条件より十分に低いので、Ｓｉから構成されている下層のｎ型半導体層１０２、増倍層１０３、電界制御層１０４は、損傷を受けることがない。
　次に、図１Ｅに示すように、ｐ型半導体層１０６を転写基板１０７に貼り付ける。転写基板１０７は、例えば、素子の寄生容量削減の観点から、高抵抗材料から構成することが好ましく、例えば、高抵抗Ｓｉ、ＳｉＣなどから構成すればよい。転写基板１０７を、熱伝導率がより高いＳｉＣから構成することで、素子の放熱性を向上させることが可能である。
　転写基板１０７へのｐ型半導体層１０６の貼り合わせは、例えば、表面活性化法や原子拡散法などの接合方法を用いればよい。例えば、各接合面にＡｒビームを照射して活性化して接合することができる。また、厚さ数１００ｎｍの金属層を用いた金属接合により、上述した貼り合わせを実施してもよい。
　以上のように、ｐ型半導体層１０６を転写基板１０７に貼り付けた後で、成長基板１０１を除去する。この除去した状態を図１Ｆに示す。例えば、よく知られたエッチング技術により、成長基板１０１を除去すればよい。ここで、成長基板１０１をｎ型のＳｉから構成していれば、成長基板１０１を除去する時に若干残っていても、電気特性に影響がない。また、この場合、エッチングストップ層を設ける必要が無いので、工程の簡略化が可能となる。
　本発明では、上述したように、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５を成長基板の上に形成した後で、貼り合わせにより、これらを転写基板１０７に転写する（第２工程）。実施の形態１では、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５、ｐ型半導体層１０６を、成長基板１０１の上に形成し、この後で、これらを転写基板１０７に転写する。
　実施の形態１では、第１工程は、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５、ｐ型半導体層１０６をこれらの順に成長基板１０１の上に形成する。また、第２工程は、ｐ型半導体層１０６を転写基板１０７に貼り合わせることで、成長基板１０１の上に形成したｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５を転写基板１０７に転写する工程と、ｐ型半導体層１０６を転写基板１０７に貼り合わせた後で成長基板１０１を除去する工程とを含む。
　以上のように転写基板１０７に転写し、成長基板１０１を除去した後、図１Ｇに示すように、ｎ型半導体層１０２を、増倍層１０３より小さい面積に加工する（第３工程）。また、図１Ｈに示すように、光吸収層１０５、電界制御層１０４、増倍層１０３を所定の形状のメサ１２１に加工する。例えば、よく知られたフォトリソグラフィ技術およびドライエッチング技術・ウエットエッチング技術によるパターニングで、上述した加工を実施すればよい。
　例えば、フォトリソグラフィ技術で形成したマスクパタンを用い、ｎ型半導体層１０２を、一般に用いられている反応性イオンエッチング（ＲＩＥ）によって、平面視円形のメサ１２１の形状に加工する。メサ１２１は、平面視矩形に形成してもよい。次に、加工したｎ型半導体層１０２より大きな面積のマスクパタンを新たに形成し、新たなマスクパタンを用い、光吸収層１０５、電界制御層１０４、増倍層１０３を、例えばＣＦ4とＯ2の混合ガスを用いたＲＩＥによって、平面視円形のメサ１２１を形成する。メサ１２１も、平面視矩形に形成してもよい。
　また、上述した素子構造を形成した後、図１Ｈに示すように、ｎ型半導体層１０２の上に、第１電極１０８を形成する。また、増倍層１０３を含むメサ１２１の周囲のｐ型半導体層１０６の上に、第２電極１０９を形成する。例えば、電子ビーム蒸着を用いてチタン（Ｔｉ）／アルミニウム（Ａｌ）を堆積することで、第１電極１０８，第２電極１０９を形成すればよい。なお、この後、素子を保護するための保護層を形成し、また、保護層を貫通して各電極に接続する配線構造を形成する。保護層は、例えば、ＳｉＯ2やＳｉＮから構成すればよい。また、配線構造は、例えば、Ａｕなどの金属から構成すればよい。
　上述したことにより得られる実施の形態１おけるアバランシェフォトダイオードは、次に示す構成となる。まず、転写基板１０７の上に形成されたｐ型の半導体からなるｐ型半導体層１０６を備える。また、ｐ型半導体層１０６の上に形成されたゲルマニウムからなる光吸収層１０５を備える。また、光吸収層１０５の上に形成されたｐ型の半導体からなる電界制御層１０４を備える。また、電界制御層１０４の上に形成されたＳｉからなる増倍層１０３を備える。また、増倍層１０３の上に形成されたｎ型のＳｉからなるｎ型半導体層１０２を備える。また、ｎ型半導体層１０２は、増倍層１０３より小さい面積とされている。なお、実施の形態１では、電界制御層１０４は、ｐ型のＳｉから構成されている。
　上述した実施の形態１におけるアバランシェフォトダイオードは、転写基板１０７の上に、ｐ型半導体層１０６，Ｇｅからなる光吸収層１０５，ｐ型の電界制御層１０４，増倍層１０３，ｎ型半導体層１０２がこれらの順に積層されている。この構造は、図５Ａを用いて説明した関連する技術のアバランシェフォトダイオードに対し、基板の側から見てｐ型とｎ型とが反転している。また、実施の形態１では、ｎ型半導体層１０２が、増倍層１０３より小さい面積とされている。これらのことより、実施の形態１によれば、図５Ａを用いて説明した関連する技術に対し、側面暗電流の発生が抑制できるようになる。
　アバランシェフォトダイオードでは、第１電極１０８と第２電極１０９との間に印加する電圧を、０Ｖから逆電圧となるように大きくしていくことで動作させる。この電圧印加において、電界制御層１０４の空乏化を伴いながら、増倍層１０３の電界強度が上昇していく。電界制御層１０４が完全空乏化する電圧よりも印加電圧が大きくなると、光吸収層１０５に電界が生じ始め、光吸収層１０５において生成されたフォトキャリアはドリフト移動を始める。このドリフトにおいて、光吸収層１０５で生じた電子は、ｎ型半導体層１０２に向かって移動し、光吸収層１０５で生じた正孔は、ｐ型半導体層１０６に向かって移動する。
　実施の形態１によれば、ｎ型半導体層１０２は増倍層１０３（電界制御層１０４、光吸収層１０５、ｐ型半導体層１０６）より小さい面積としている。ここで、アバランシェフォトダイオードの動作電圧領域において、増倍層１０３が空乏化する場合、素子内における電界強度は、ｎ型半導体層１０２の形状（形成されている領域）によって規定される。
　先述したように、基本的には、伝導帯に寄ったフェルミレベルの表面ピニングに起因した素子側面へのバンドベンディングによって、光吸収によって生成した電子の一部が、素子の側面側の表面に移動しようとする。しかしながら、実施の形態１のように、ｎ型半導体層１０２によって内部電界が規定された場合には、より大きい内部電界によって、電子はｎ型半導体層１０２に向かって移動することになる。この結果、実施の形態１によれば、側面暗電流を抑制することが可能となる。
　また、実施の形態１によれば、Ｇｅの層が形成されている状態で、Ｓｉの層を形成することがない。実施の形態１では、Ｓｉの層が先に形成され、Ｓｉの層が形成された後でＧｅの層が形成される。ＧｅとＳｉとは、成長温度が著しく異なり、Ｓｉの方が成長温度が高い。Ｇｅの層が形成されている状態で、Ｓｉの層を形成すると、Ｓｉの操の成長時の熱によりＧｅの層が損傷を受けることになる。これに対し、実施の形態１によれば、成長温度がより高いＳｉの層を先に成長し、この後で成長温度がより低いＧｅの層を成長している。これにより、いずれの層も熱による損傷が抑制された状態で形成できる。
［実施の形態２］
　次に、本発明の実施の形態２について図２を参照して説明する。実施の形態２では、前述した実施の形態１のアバランシェフォトダイオードの製造方法において、更に、図２に示すように、ｎ型半導体層１０２の周囲の増倍層１０３の上に、絶縁層１１０を形成する（第４工程）。例えば、第２工程の後で、ｎ型半導体層１０２の領域を覆うマスクパタンを形成し、この状態で、垂直異方性の高い状態としたスパッタ法により、例えば、ＳｉＯ2を堆積する。この後、上記マスクパタンを剥離（リフトオフ）することで、ｎ型半導体層１０２の周囲の増倍層１０３の上に、ＳｉＯ2からなる絶縁層１１０を形成すればよい。
　実施の形態２によれば、絶縁層１１０を備えるので、動作温度における熱励起に伴う素子側面への電子チャネルの形成が、抑制できるようになる。
　前述したように、アバランシェフォトダイオードでは、第１電極１０８と第２電極１０９との間に印加する電圧を、０Ｖから逆電圧となるように大きくしていくことで動作させる。動作状態において、光吸収層１０５において生成されたフォトキャリアがドリフト移動を始めると、光吸収層１０５で生じた電子は、ｎ型半導体層１０２に向かって移動し、光吸収層１０５で生じた正孔は、ｐ型半導体層１０６に向かって移動する。
　実施の形態２においても、ｎ型半導体層１０２は増倍層１０３（電界制御層１０４、光吸収層１０５、ｐ型半導体層１０６）より小さい面積としている。従って、実施の形態２においても、前述した実施の形態１と同様に、電子はｎ型半導体層１０２に向かって移動することになり、側面暗電流を抑制することが可能となる。ただし、実施の形態１の構成では、動作温度における熱励起に伴う素子側面への電子チャネルの形成は抑制できない。
　これに対し、実施の形態２では、ｎ型半導体層１０２の周囲の増倍層１０３の上（テラス）の部分に、誘電体（例えばＳｉＯ2）からなる絶縁層１１０を形成している。例えば、ＳｉＯ2は、Ｓｉに対して非常に小さい界面準位しか形成しないことが知られており、ＳｉＯ2との界面において、Ｓｉのフェルミレベルはほぼミッドギャップにピニングされる。この結果、ＳｉＯ2とＳｉとの界面では、キャリアの蓄積は生じにくい。これは、同箇所を電気的に他の箇所と分離することで、光吸収層１０５の側面に生じた電子が、ｎ型半導体層１０２へ流入することを抑制するばかりでなく、長期動作においても界面の電気特性が劣化しにくいという特徴につながる。すなわち、実施の形態２の構成とすることで、暗電流を抑制するばかりでなく、素子動作の長期信頼性に寄与するものとなる。
［実施の形態３］
　次に、本発明の実施の形態３について図３Ａ，図３Ｂを参照して説明する。実施の形態３では、前述した実施の形態２のアバランシェフォトダイオードにおいて、厚さ方向に、光吸収層１０５のｐ型半導体層１０６ａの側に、ｐ型の領域を形成する。このように、実施の形態３では、光吸収層１０５のｐ型半導体層１０６ａの側に、ｐ型の領域を形成する工程を更に備える。実施の形態３では、図３Ａに示すように、光吸収層１０５は、ｐ型半導体層１０６ａの側の領域のｐ型光吸収層１０５ａと、アンドープの光吸収層１０５ｂとから構成されたものとなる。光吸収層１０５は、ｐ型光吸収層１０５ａと光吸収層１０５ｂとの積層構造から構成されたものとなる。
　また、実施の形態３では、転写基板１０７ａを、ＧａＡｓから構成し、ｐ型半導体層１０６ａを、ｐ型のＧａＡｓから構成する。この場合、まず、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５を成長基板（不図示）の上に形成する。なお、電界制御層１０４の上にＧｅを堆積して光吸収層１０５を形成した後、この表面側より所定深さまでｐ型不純物を導入することで、ｐ型光吸収層１０５ａを形成する。一方、ｐ型半導体層１０６ａを転写基板１０７ａの上に形成する。この後、光吸収層１０５（ｐ型光吸収層１０５ａ）にｐ型半導体層１０６ａを貼り合わせ、成長基板を除去する。
　実施の形態３では、第１工程は、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５をこれらの順に成長基板の上に形成する工程と、ｐ型半導体層１０６ａを転写基板１０７ａの上に形成する工程とを含む。また、第２工程は、ｐ型半導体層１０６ａを光吸収層１０５（ｐ型光吸収層１０５ａ）に貼り合わせることで、成長基板の上に形成したｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５を転写基板１０７ａに転写する工程と、 ｐ型半導体層１０６ａを光吸収層１０５（ｐ型光吸収層１０５ａ）に貼り合わせた後で成長基板を除去する工程とを含む。
　このようにして、転写基板１０７ａの上に、ｐ型半導体層１０６ａ、光吸収層１０５、電界制御層１０４、増倍層１０３、ｎ型半導体層１０２が積層された後、ｎ型半導体層１０２を、増倍層１０３より小さい面積に加工する。また、光吸収層１０５、電界制御層１０４、増倍層１０３を所定の形状のメサ１２１に加工する。このようにして素子構造を形成した後、図３Ａに示すように、ｎ型半導体層１０２の上に、まず、第１電極１０８を形成する。また、増倍層１０３を含むメサ１２１の周囲のｐ型半導体層１０６ａの上に、第２電極１０９を形成する。また、ｎ型半導体層１０２の周囲の増倍層１０３の上に、絶縁層１１０を形成する。
　上述した構成の実施の形態３では、第１電極１０８と第２電極１０９との間に印加する電圧を、０Ｖから逆電圧となるように大きくしていくことで動作させると、まず、電界制御層１０４の空乏化を伴いながら、増倍層１０３の電界強度が上昇していく。電界制御層１０４が完全空乏化する電圧よりも印加電圧が大きくなると、アンドープの光吸収層１０５ｂに電界が生じ始め、光吸収層１０５ｂにおいて生成されたフォトキャリアは、ドリフト移動を始める。また、ｐ型光吸収層１０５ａで生じたフォトキャリアのうち、電子は拡散移動し、正孔は誘電緩和時間をもってｐ型半導体層１０６ａへと移動する。
　ところで、Ｓｉ／Ｇｅ系のアバランシェフォトダイオードにおいては、その層構成の自由度は必ずしも高くない。例えばＩＩＩ－Ｖ族半導体においては、ＭＩＣ（Maximum induced current）構造と呼ばれる、光吸収層における高速性と高感度性を両立する構造が知られている（非特許文献３）。これは、ｐ型半導体層側から見て、比較的ワイドギャップの材料からなる拡散防止層、ｐ型光吸収層、アンドープ光吸収層をこの順に組み合わせたものである。ｐ型光吸収層におけるフォトキャリアは、基本的には電子のみが有効キャリアとなり、拡散機構によって電荷輸送されるが、ワイドギャップ材料からなる拡散防止層によって電子がｐ型半導体層方向へ逆流することを防いでいる。
　しかしＳｉ／Ｇｅ系で光吸収層を形成する場合、Ｓｉ，Ｇｅ、およびＳｉＧｅ混晶のいずれの材料形態であっても、伝導帯のエネルギー位置はほとんど変化しないことが知られている。これはすなわち、Ｓｉ／Ｇｅ系の材料では、上記のＭＩＣ光吸収層構造を形成しようとしても、拡散防止層を形成することができないことを意味している。拡散防止層が無い場合、ｐ型光吸収層で発生した電子は、ｐ型半導体層側にも拡散移動し、有効キャリアとして取り出すことができないため、感度の低下につながる。
　これに対し、実施の形態３では、比較的ワイドギャップなＩＩＩ－Ｖ族化合物半導体からｐ型半導体層１０６ａを構成することで、ＳｉＧｅ系のアバランシェフォトダイオードであってもＭＩＣ構造の光吸収層１０５を実現し、高速高感度化を可能としている。
　実施の形態３におけるアバランシェフォトダイオードのバンド構造を図３Ｂに示す。実施の形態３においては、ｐ型半導体層１０６ａが拡散防止層を兼ねている。Ｇｅと比べて、ＧａＡｓはより高エネルギー側に伝導帯端が位置するため、ｐ型光吸収層１０５ａで生じた電子は、ｐ型半導体層１０６ａ側には拡散せず、選択的に増倍層１０３方向へと拡散移動する。
　更に、ＧａＡｓは、Ｓｉと比較してより高濃度のドーピングが可能である。このため、一般的なＳｉ系のアバランシェフォトダイオードと比較して、実施の形態３のアバランシェフォトダイオードは、素子抵抗を低減することができる。このように、実施の形態３によれば、アバランシェフォトダイオードの暗電流を低減し、素子動作の長期信頼性を確保することが可能となり、更に高速高感度性が得られるようになる。
［実施の形態４］
　次に、本発明の実施の形態４について図４を参照して説明する。実施の形態４では、前述した実施の形態１において、転写基板１０７の上に、金属層１１１を形成し、この上に、ｐ型半導体層１０６を設ける。まず、前述した実施の形態１と同様に、ｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５、ｐ型半導体層１０６を、成長基板（不図示）の上に形成する。一方で、転写基板１０７の上に、厚さ２０ｎｍのＴｉ層と厚さ４００ｎｍのＡｕ層からなる金属層１１１を形成する。例えば、スパッタ法や真空蒸着法などにより、所定の金属を堆積すればよい。
　次いで、成長基板の上に形成したｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５、ｐ型半導体層１０６を、金属層１１１が形成されている転写基板１０７に転写する。例えば、ｐ型半導体層１０６を金属層１１１に貼り合わせ、この後、成長基板を除去する。
　このようにして、転写基板１０７の上に、金属層１１１を介してｐ型半導体層１０６、光吸収層１０５、電界制御層１０４、増倍層１０３、ｎ型半導体層１０２が積層された後、ｎ型半導体層１０２を、増倍層１０３より小さい面積に加工する。また、実施の形態４では、ｐ型半導体層１０６、光吸収層１０５、電界制御層１０４、増倍層１０３を所定の形状のメサ１２１に加工する。このようにして素子構造を形成した後、図４に示すように、ｎ型半導体層１０２の上に、第１電極１０８を形成し、増倍層１０３を含むメサ１２１の周囲の金属層１１１の上に、第２電極１０９を形成する。また、ｎ型半導体層１０２の周囲の増倍層１０３の上に、絶縁層１１０を形成する。
　実施の形態４では、第２工程が、転写基板１０７の上に金属層１１１を形成する工程と、成長基板の上に形成したｎ型半導体層１０２、増倍層１０３、電界制御層１０４、光吸収層１０５を、金属層１１１を形成した転写基板１０７に転写する工程とを含む。実施の形態４のアバランシェフォトダイオードは、転写基板１０７とｐ型半導体層１０６との間に形成された金属層１１１を更に備えるものとなる。
　上述した構成の実施の形態４でも、第１電極１０８と第２電極１０９との間に印加する電圧を、０Ｖから逆電圧となるように大きくしていくことで動作させると、まず、電界制御層１０４の空乏化を伴いながら、増倍層１０３の電界強度が上昇していく。電界制御層１０４が完全空乏化する電圧よりも印加電圧が大きくなると、光吸収層１０５に電界が生じ始め、光吸収層１０５において生成されたフォトキャリアは、ドリフト移動を始める。
　上述したようにアバランシェフォトダイオード内で生じた電子は、ｎ型半導体層１０２を介して第１電極１０８で取り出され、正孔はｐ型半導体層１０６を介して第２電極１０９より取り出される。
　ここで、一般的にＳｉやＧｅなどの半導体材料において、ｐ型とした場合のシート抵抗は、ｎ型とした場合のシート抵抗よりも大きくなる。これは、ｐ型の高濃度ドーピングが困難であること、および正孔の移動度が電子に比べて小さいことに起因する。ここで、実施の形態１～３の場合では、正孔は、ｐ型半導体層１０６の層厚方向に垂直な方向（転写基板１０７の平面に平行な方向）に移動して第１電極１０８に到達する。この場合、ｐ型半導体層１０６における正孔の抵抗が増大し、ひいては素子抵抗の増大を招く恐れがある。
　これに対し、実施の形態４では、正孔電流は、ｐ型半導体層１０６内を、層厚方向に移動し、抵抗の小さい金属層１１１を経由して第２電極１０９より取り出される。このため、実施の形態４では、本質的にｐ型半導体層１０６における抵抗を低減することができ、結果アバランシェフォトダイオードのＣＲ帯域を拡大することができる。
　また、金属層１１１の材料を適宜に設定することで、金属層１１１を反射ミラーとして用いることが可能となる。これにより、製造プロセスにおいて、別途に反射ミラーを形成する必要が無く、製造プロセスを増やすことなく、反射ミラーを組み込むことが可能となる。更に、例えば、転写基板１０７に予めレンズの構造を設けておけば、アバランシェフォトダイオードにレンズを集積することが可能となる。このことは、光レシーバを作製する上で、レンズを省略することで部品点数を削減することが可能となり、より容易な光レシーバ実装が可能になる。
　以上に説明したように、本発明では、転写基板の側にｐ型半導体層を配置して素子上部にｎ型半導体層を配置し、このｎ型半導体層を増倍層より小さい面積にした。この結果、本発明によれば、Ｓｉ系のアバランシェフォトダイオードにおいて、側面暗電流の発生を抑制することができるようになる。また、本発明によれば、素子動作の長期信頼性が確保可能となり、更に素子抵抗を低減することでＣＲ帯域を拡大することができ、アバランシェフォトダイオードの高速化が実現できる。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、増倍層や光吸収層、電界制御層は、ＳｉとＧｅの混晶から構成してもよいことは言うまでもない。
　また、転写基板は、例えば光導波路を形成する目的で、よく知られたＳＯＩ（Silicon on insulator）基板を利用してもよい。また、転写基板は、放熱効率を極限まで高める目的でダイアモンドから構成してもよい。このようにすることで、アバランシェフォトダイオードの内部の温度上昇を抑えることが可能となり、素子性能を向上することができる。また、転写基板をＳｉＣから構成すれば、一定の放熱性の向上と低コスト化を両立できることは言うまでもない。また、転写基板に対する転写における接合方法についても、フュージョン接合や表面活性化法、原子拡散法、金属接合など様々な接合方法が適用可能であり、これら接合方法によって本発明の一般性が失われることは無い。
　１０１…成長基板、１０２…ｎ型半導体層、１０３…増倍層、１０４…電界制御層、１０５…光吸収層、１０６…ｐ型半導体層、１０７…転写基板、１０８…第１電極、１０９…第２電極、１２１…メサ。

Claims (10)

  1. 　転写基板の上に形成されたｐ型の半導体からなるｐ型半導体層と、
    　前記ｐ型半導体層の上に形成されたゲルマニウムからなる光吸収層と、
    　前記光吸収層の上に形成されたｐ型の半導体からなる電界制御層と、
    　前記電界制御層の上に形成されたシリコンからなる増倍層と、
    　前記増倍層の上に形成されたｎ型のシリコンからなるｎ型半導体層と
    　を備えるアバランシェフォトダイオードの製造方法であって、
    　前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層を成長基板の上に形成する第１工程と、
    　前記成長基板の上に形成した前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層を前記転写基板に転写する第２工程と、
    　前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層を前記転写基板に転写した後で、前記ｎ型半導体層を前記増倍層より小さい面積に加工する第３工程と
    　を備えることを特徴とするアバランシェフォトダイオードの製造方法。
  2. 　請求項１記載のアバランシェフォトダイオードの製造方法において、
    　前記第１工程は、前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層、前記ｐ型半導体層をこれらの順に前記成長基板の上に形成し、
    　前記第２工程は、
    　前記ｐ型半導体層を前記転写基板に貼り合わせることで、前記成長基板の上に形成した前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層を前記転写基板に転写する工程と、
    　前記ｐ型半導体層を前記転写基板に貼り合わせた後で前記成長基板を除去する工程とを含む
    　ことを特徴とするアバランシェフォトダイオードの製造方法。
  3. 　請求項１記載のアバランシェフォトダイオードの製造方法において、
    　前記第１工程は、
    　前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層をこれらの順に前記成長基板の上に形成する工程と、
    　前記ｐ型半導体層を前記転写基板の上に形成する工程とを含み、
    　前記第２工程は、
    　前記ｐ型半導体層を前記光吸収層に貼り合わせることで、前記成長基板の上に形成した前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層を前記転写基板に転写する工程と、
    　前記ｐ型半導体層を前記光吸収層に貼り合わせた後で前記成長基板を除去する工程とを含む
    　ことを特徴とするアバランシェフォトダイオードの製造方法。
  4. 　請求項１～３のいずれか１項に記載のアバランシェフォトダイオードの製造方法において、
    　前記ｎ型半導体層を前記増倍層より小さい面積に加工した後で、前記ｎ型半導体層の周囲の前記増倍層の上に絶縁層を形成する第４工程を更に備えることを特徴とするアバランシェフォトダイオードの製造方法。
  5. 　請求項１～４のいずれか１項に記載のアバランシェフォトダイオードの製造方法において、
    　前記光吸収層の前記ｐ型半導体層の側にｐ型の領域を形成する工程を更に備えることを特徴とするアバランシェフォトダイオードの製造方法。
  6. 　請求項１～５のいずれか１項に記載のアバランシェフォトダイオードの製造方法において、
    　前記第２工程は、
    　前記転写基板の上に金属層を形成する工程と、
    　前記成長基板の上に形成した前記ｎ型半導体層、前記増倍層、前記電界制御層、前記光吸収層を、前記金属層を形成した前記転写基板に転写する工程と
    　を含むことを特徴とするアバランシェフォトダイオードの製造方法。
  7. 　基板の上に形成されたｐ型の半導体からなるｐ型半導体層と、
    　前記ｐ型半導体層の上に形成されたゲルマニウムからなる光吸収層と、
    　前記光吸収層の上に形成されたｐ型の半導体からなる電界制御層と、
    　前記電界制御層の上に形成されたシリコンからなる増倍層と、
    　前記増倍層の上に形成され、ｎ型のシリコンからなり、前記増倍層より面積が小さいｎ型半導体層と
    　を備えることを特徴とするアバランシェフォトダイオード。
  8. 　請求項７記載のアバランシェフォトダイオードにおいて、
    　前記ｎ型半導体層の周囲の前記増倍層の上に形成された絶縁層を更に備えることを特徴とするアバランシェフォトダイオード。
  9. 　請求項７または８記載のアバランシェフォトダイオードにおいて、
    　前記光吸収層は、前記ｐ型半導体層の側にｐ型の領域を含むことを特徴とするアバランシェフォトダイオード。
  10. 　請求項７～９のいずれか１項に記載のアバランシェフォトダイオードにおいて、
    　前記基板と前記ｐ型半導体層との間に形成された金属層を更に備えることを特徴とするアバランシェフォトダイオード。
PCT/JP2018/031674 2017-09-06 2018-08-28 アバランシェフォトダイオードおよびその製造方法 WO2019049718A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/643,825 US11164986B2 (en) 2017-09-06 2018-08-28 Avalanche photodiode and method of manufacturing the same
CN201880056887.2A CN111052405B (zh) 2017-09-06 2018-08-28 雪崩光电二极管及其制造方法
EP18852882.2A EP3680941B1 (en) 2017-09-06 2018-08-28 Avalanche photodiode and method for manufacturing same
JP2019540898A JP6813690B2 (ja) 2017-09-06 2018-08-28 アバランシェフォトダイオードおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017170988 2017-09-06
JP2017-170988 2017-09-06

Publications (1)

Publication Number Publication Date
WO2019049718A1 true WO2019049718A1 (ja) 2019-03-14

Family

ID=65634869

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/031674 WO2019049718A1 (ja) 2017-09-06 2018-08-28 アバランシェフォトダイオードおよびその製造方法

Country Status (6)

Country Link
US (1) US11164986B2 (ja)
EP (1) EP3680941B1 (ja)
JP (1) JP6813690B2 (ja)
CN (1) CN111052405B (ja)
TW (1) TWI686961B (ja)
WO (1) WO2019049718A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100082A1 (ja) * 2019-11-18 2021-05-27 日本電信電話株式会社 受光素子およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012104A1 (en) * 2006-07-17 2008-01-17 Alexandre Pauchard Inverted planar avalanche photodiode
US20080017883A1 (en) * 2006-07-20 2008-01-24 Gadi Sarid Semi-planar avalanche photodiode
US20130292741A1 (en) * 2012-05-05 2013-11-07 Sifotonics Technologies Co., Ltd. High Performance GeSi Avalanche Photodiode Operating Beyond Ge Bandgap Limits
US20160351743A1 (en) * 2014-02-12 2016-12-01 Huawei Technologies Co., Ltd. Avalanche Photodiode and Manufacturing Method Thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226973A (ja) * 1985-04-01 1986-10-08 Hitachi Ltd アバランシエホトダイオ−ド
JP4291521B2 (ja) * 2001-03-23 2009-07-08 日本オプネクスト株式会社 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置
KR100463416B1 (ko) * 2002-09-05 2004-12-23 한국전자통신연구원 아발란치 포토트랜지스터
JP3723177B2 (ja) * 2002-12-24 2005-12-07 株式会社東芝 光素子アレイの製造方法
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
JP4755854B2 (ja) * 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
JP2009525619A (ja) * 2006-02-01 2009-07-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ガイガーモード・アバランシェ・フォトダイオード
FR2939967B1 (fr) * 2008-12-12 2011-03-18 Thales Sa Detecteur infrarouge a reponse spectrale etendue dans le visible
JP4728386B2 (ja) * 2008-12-17 2011-07-20 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
JP2010278406A (ja) * 2009-06-01 2010-12-09 Opnext Japan Inc アバランシェホトダイオード及びこれを用いた光受信モジュール
JP5432060B2 (ja) * 2010-05-17 2014-03-05 日本電信電話株式会社 アバランシェフォトダイオード
CN102683475B (zh) * 2011-03-18 2015-05-27 浙江大立科技股份有限公司 一种基于临时释放保护层的红外探测器制作方法
WO2013111173A1 (ja) * 2012-01-23 2013-08-01 株式会社日立製作所 半導体受光素子および光受信器
US9780248B2 (en) 2012-05-05 2017-10-03 Sifotonics Technologies Co., Ltd. High performance GeSi avalanche photodiode operating beyond Ge bandgap limits
JP2014013844A (ja) * 2012-07-04 2014-01-23 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子およびその製造方法
CN102820368B (zh) * 2012-08-30 2014-12-03 中山大学 三族氮化物基光电晶体管探测器件及其制作方法
JP6030416B2 (ja) * 2012-11-15 2016-11-24 日本電信電話株式会社 アバランシェフォトダイオードおよびその製造方法
US9397243B2 (en) * 2013-07-23 2016-07-19 Sifotonics Technologies Co., Ltd. Ge—Si avalanche photodiode with silicon carrier-energy-relaxation layer and edge electric field buffer region
WO2016088668A1 (ja) * 2014-12-05 2016-06-09 日本電信電話株式会社 アバランシェ・フォトダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012104A1 (en) * 2006-07-17 2008-01-17 Alexandre Pauchard Inverted planar avalanche photodiode
US20080017883A1 (en) * 2006-07-20 2008-01-24 Gadi Sarid Semi-planar avalanche photodiode
US20130292741A1 (en) * 2012-05-05 2013-11-07 Sifotonics Technologies Co., Ltd. High Performance GeSi Avalanche Photodiode Operating Beyond Ge Bandgap Limits
US20160351743A1 (en) * 2014-02-12 2016-12-01 Huawei Technologies Co., Ltd. Avalanche Photodiode and Manufacturing Method Thereof

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J.C. CAMPBEL: "Recent Advances in Telecommunications Avalanche Photodiodes", JOURNAL OF LIGHTWAVE TECHNOLOGY, vol. 25, no. 1, 2007, pages 109 - 121, XP011175450, DOI: 10.1109/JLT.2006.888481
MENGYUAN HUANG ET AL.: "25 Gb/s Normal Incident Ge/Si Avalanche Photodiode", EUROPEAN CONFERENCE ON OPTICAL COMMUNICATION (ECOC, 2014
See also references of EP3680941A4
Y. MURAMOTOT. ISHIBASHI: "InP/InGaAs pin photodiode structure maximising bandwidth and efficiency", ELECTRONICS LETTERS, vol. 39, no. 24, 2003, XP006024476, DOI: 10.1049/el:20031116

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100082A1 (ja) * 2019-11-18 2021-05-27 日本電信電話株式会社 受光素子およびその製造方法

Also Published As

Publication number Publication date
EP3680941A1 (en) 2020-07-15
EP3680941B1 (en) 2022-09-28
JP6813690B2 (ja) 2021-01-13
CN111052405B (zh) 2023-03-31
TW201921712A (zh) 2019-06-01
TWI686961B (zh) 2020-03-01
CN111052405A (zh) 2020-04-21
US11164986B2 (en) 2021-11-02
US20210066528A1 (en) 2021-03-04
EP3680941A4 (en) 2020-12-30
JPWO2019049718A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
CA2985057C (en) Light-receiving element and optical integrated circuit
US6384462B1 (en) Planar hetero-interface photodetector
US8963169B2 (en) CMOS pixels comprising epitaxial layers for light-sensing and light emission
US6784466B2 (en) Si/SiGe optoelectronic integrated circuits
WO1997042665A1 (en) Semiconductor hetero-interface photodetector
Zhao et al. Design impact on the performance of Ge PIN photodetectors
US20190019903A1 (en) SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR
US7205525B2 (en) Light conversion apparatus with topside electrode
JP2015046429A (ja) 受光素子およびその製造方法
JP2005032843A (ja) アバランシェホトダイオード
WO2020195954A1 (ja) アバランシェフォトダイオードおよびその製造方法
JP6813690B2 (ja) アバランシェフォトダイオードおよびその製造方法
JP6705762B2 (ja) アバランシェフォトダイオード
Masini et al. Germanium thin films on silicon for detection of near-infrared light
US11749773B2 (en) Avalanche photodiode and method for manufacturing same
Lin et al. Germanium Photodetector with Enhanced Photo-Response at the L-Band and Beyond for Integrated Photonic Applications
Chiu et al. Enhanced optical responsivity of InAlAs∕ InGaAs metamorphic high mobility electron mobility using indium tin oxide transparent gate technology
Zimmermann et al. SiGe Photodetectors
CN115377135A (zh) 一种红外探测器、成像芯片及其制备方法
Schneider et al. Photodetectors
Zimmermann et al. SiGe Photodetectors
Ge et al. 8.3 Fabrication of p-MODFETs
JPH0537002A (ja) 受光素子
JP2010027938A (ja) 金属−半導体−金属型受光素子
JPS6373677A (ja) 半導体受光装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18852882

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019540898

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018852882

Country of ref document: EP

Effective date: 20200406