CN111052405A - 雪崩光电二极管及其制造方法 - Google Patents
雪崩光电二极管及其制造方法 Download PDFInfo
- Publication number
- CN111052405A CN111052405A CN201880056887.2A CN201880056887A CN111052405A CN 111052405 A CN111052405 A CN 111052405A CN 201880056887 A CN201880056887 A CN 201880056887A CN 111052405 A CN111052405 A CN 111052405A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- multiplication
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 230000005684 electric field Effects 0.000 claims abstract description 69
- 238000012546 transfer Methods 0.000 claims abstract description 49
- 230000031700 light absorption Effects 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 339
- 238000009792 diffusion process Methods 0.000 description 12
- 239000000969 carrier Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
- H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
根据本发明，在生长衬底(101)上形成n型半导体层(102)、倍增层(103)、电场控制层(104)、光吸收层(105)和p型半导体层(106)，然后将p型半导体层(106)粘合到转移衬底(107)上。之后，去除生长衬底(101)，并且将n型半导体层(102)加工为具有比倍增层(103)的面积小的面积。
Description
技术领域
本公开涉及一种雪崩光电二极管及其制造方法。
背景技术
光通信中的一般光电接收器包括光接收器件(例如，光电二极管(PD)或雪崩光电二极管(APD))、以及用于放大由光接收器件产生的光电流的跨阻放大器。光接收装器件将入射光转换为电流。光电二极管的光电转换效率的上限作为量子效率为100％。
另一方面，众所周知，雪崩光电二极管具有超过100％的量子效率，并且被应用于高灵敏度的光电接收器(参见非专利文献1)。在雪崩光电二极管中，在器件内部产生的光电子通过在高电场下加速而与晶格原子碰撞，从而使晶格原子电离并放大载流子。因此，雪崩光电二极管关于一个光子输出多个载流子。因此，雪崩光电二极管可以具有作为量子转换效率的超过100％的灵敏度。
用于光通信的雪崩光电二极管主要由III-V族化合物半导体制成。例如，在光吸收层中使用与InP晶格匹配的InGaAs。而且，在倍增层中使用InP或InAlAs。这是因为假设将具有通信波长下的吸收带并具有高载流子传输速率的InGaAs应用为光吸收层的材料。
然而，近来，已建立了在Si上直接生长Ge的晶体生长技术，并且其中光吸收层由Ge制成且倍增层由Si制成的“基于Si的雪崩光电二极管”引起关注。在通信波段中的光吸收系数以及电子和空穴饱和率方面Ge不如InGaAs，但是已实验地呈现了预定的高速操作，并且已确认了高达25Gbit/s的操作(非专利文献2)。
在Si衬底上形成雪崩光电二极管使得使用大直径晶片的制造成为可能，这对于基于III-V族半导体的雪崩光电二极管而言是困难的。另外，可以通过使用已用于CMOS或双极晶体管的电子器件生产线在Si衬底上形成雪崩光电二极管。这些优点提供了基于Si的雪崩光电二极管可以实现大批量生产和低成本的优势。
当应用雪崩光电二极管光通信时，减少暗电流是最重要的技术问题之一。这是因为当雪崩光电二极管的暗电流高时，不仅长期操作的可靠性劣化，而且所接收的信号的S/N比会降低。当雪崩光电二极管的暗电流变得大于光电接收器中的电路噪声或由跨阻放大器产生的另一噪声电流等时，不能根据雪崩光电二极管的增益来提高接收灵敏度。
雪崩光电二极管的暗电流的主要要素的示例是侧暗电流。产生侧暗电流的原因与雪崩光电二极管的器件侧表面上的电荷状态有关。在诸如III-V族半导体或Si之类的半导体材料的表面附近，费米能级通常固定在导带侧。因此，雪崩光电二极管器件中的电子朝向器件表面(侧表面)移动。在该电子向侧表面的移动的程度严重的情况下，在器件的侧表面上形成电子沟道层。
为了抑制上述雪崩光电二极管的侧暗电流，通常使用电场压缩结构，所述电场压缩结构使用离子注入或选择性掺杂技术(例如，选择性扩散)。图5A示出了具有电场压缩结构的雪崩光电二极管。在该雪崩光电二极管中，n型半导体层202、Si倍增层203、p型Si电场控制层204和Ge光吸收层205堆叠在衬底201上。另外，p型杂质区域206形成在Ge光吸收层205的表面上。注意，图5B是器件表面附近的在该雪崩光电二极管的平面的方向上的示意性能带图。
p型杂质区域206是通过在具有比雪崩光电二极管器件的面积小的面积的区域(Ge光吸收层205)中执行选择性掺杂以用于获得p型而形成的区域。通过这样形成p型杂质区域206，可以在雪崩光电二极管操作时将在器件内部产生的电场限制到p型杂质区域206。
相关技术文献
专利文献
非专利文献1：J.C.Campbel，“Recent Advances in TelecommunicationsAvalanche Photodiodes”，Journal of Lightwave Technology，vol.25，no.1，pp.109-121，2007.
非专利文献2：Mengyuan Huang et al.，“25Gb/s Normal Incident Ge/SiAvalanche Photodiode”，European Conference on Optical Communication(ECOC)，We.2.4.4，2014.
非专利文献3：Y.Muramoto and T.Ishibashi，“InP/InGaAs pin photodiodestructure maximising bandwidth and efficiency”，Electronics Letters，vol.39，no.24，pp.2003.
发明内容
本发明要解决的技术问题
不幸的是，即使当使用上述电场压缩结构时，仍然担心会产生侧暗电流。电场压缩结构通过器件的侧表面上的外部电压来抑制电场的产生。然而，即使当使用电场压缩结构时，由费米能级固定引起的朝向器件侧表面的能带弯曲(见图5B)允许电子容易地移动到器件侧表面。因此，存在常规上难以抑制基于Si的雪崩光电二极管中的侧暗电流的产生的问题。
本发明旨在解决上述问题，其目的在于使得可以抑制基于Si的雪崩光电二极管中的侧暗电流的产生。
解决技术问题的技术方案
根据本发明的制造雪崩光电二极管的方法是制造包括下列层的雪崩光电二极管的方法，所述层包括：p型半导体层，形成在转移衬底上并由p型半导体制成；光吸收层，形成在p型半导体层上并由锗制成；电场控制层，形成在光吸收层上并由p型半导体制成；倍增层，形成在电场控制层上并由硅制成；以及n型半导体层，形成在倍增层上并由n型硅制成，所述方法包括：在生长衬底上形成n型半导体层、倍增层、电场控制层和光吸收层的第一步骤；将在生长衬底上形成的n型半导体层、倍增层、电场控制层和光吸收层转移到转移衬底上的第二步骤；以及在将n型半导体层、倍增层、电场控制层和光吸收层转移到转移衬底上之后，将n型半导体层加工为具有比倍增层的面积小的面积的第三步骤。
根据本发明的雪崩光电二极管包括：p型半导体层，形成在衬底上并由p型半导体制成；光吸收层，形成在p型半导体层上并由锗制成；电场控制层，形成在光吸收层上并由p型半导体制成；倍增层，形成在电场控制层上并由硅制成；以及n型半导体层，形成在倍增层上，由n型硅制成，并且具有比倍增层的面积小的面积。
本发明的技术效果
在如上所述的本发明中，在第一衬底的一侧上形成p型半导体层，在器件的上部中形成n型半导体层，并且n型半导体层的面积被制成为小于倍增层的面积。这实现了优异的效果，即可以在基于Si的雪崩光电二极管中抑制侧暗电流的产生。
附图说明
图1A是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1B是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1C是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1D是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1E是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1F是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1G是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图1H是示出了用于说明根据本发明的第一实施例的雪崩光电二极管制造方法的中间步骤的状态的截面图；
图2是示出了根据本发明的第二实施例的雪崩光电二极管的布置的截面图；
图3A是示出了根据本发明的第三实施例的雪崩光电二极管的布置的截面图；
图3B是用于说明根据第三实施例的雪崩光电二极管的能带结构的图；
图4是示出了根据本发明的第四实施例的雪崩光电二极管的布置的截面图；
图5A是示出了常规雪崩光电二极管的布置的截面图；以及
图5B是示出了器件表面附近的能带在常规雪崩光电二极管的平面的方向上的状态的概况的能带图。
具体实施方式
下面将参考附图说明本发明的实施例。
[第一实施例]
首先，将参考图1A至图1H说明根据本发明的第一实施例的雪崩光电二极管制造方法。
首先，如图1A中所示，在生长衬底101上形成由n型硅(Si)制成的n型半导体层102。生长衬底101由例如单晶Si制成。注意，如稍后将描述的，生长衬底101优选地由n型硅制成。然后，如图1B中所示，在n型半导体层102上形成由Si制成的倍增层103。随后，在倍增层103上形成由p型半导体(例如，Si)制成的电场控制层104。
可以通过例如通过公知的CVD(化学气相沉积)等在生长衬底101上生长Si来形成n型半导体层102、倍增层103和电场控制层104。而且，砷(As)等可以用作n型掺杂剂。另外，硼(B)等可以用作p型掺杂剂。
然后，如图1C中所示，在电场控制层104上形成由锗(Ge)制成的光吸收层105。如图1D中所示，在光吸收层105上形成由p型半导体制成的p型半导体层106(第一步骤)。p型半导体层106可以由Ge等制成。例如，可以通过使用GeH4作为原料气体通过热CVD在600℃的生长温度下沉积锗来形成光吸收层105和p型半导体层106。由于该生长温度条件充分低于Si的生长温度条件，因此不会对作为由Si制成的下层的n型半导体层102、倍增层103和电场控制层104造成损伤。
随后，如图1E中所示，将p型半导体层106粘合在转移衬底107上。从例如减小器件的寄生电容的角度来看，转移衬底107优选地由高电阻材料制成。例如，转移衬底107可以由高电阻的Si或SiC制成。当转移衬底107由具有较高导热率的SiC制成时，可以改善器件的散热。
可以通过使用诸如表面活化方法或原子扩散方法之类的接合方法将p型半导体层106粘合在转移衬底107上。例如，可以通过用Ar束照射每个接合表面使每个接合表面活化来粘合接合表面。也可以通过使用具有几百nm的厚度的金属层进行金属接合来执行上述粘合。
在如上所述地将p型半导体层106粘合在转移衬底107上之后去除生长衬底101。图1F示出了该去除之后的状态。可以通过例如公知的蚀刻技术去除生长衬底101。当生长衬底101由n型Si制成时，即使在去除之后生长衬底101稍微残留，对电特性也没有影响。在这种情况下，因为不需要形成任何蚀刻停止层，因此也可以简化工艺。
在如上所述的本发明中，在生长衬底上形成n型半导体层102、倍增层103、电场控制层104和光吸收层105之后，通过粘合将这些层转移到转移衬底107上(第二步骤)。在第一实施例中，在生长衬底101上形成n型半导体层102、倍增层103、电场控制层104、光吸收层105和p型半导体层106，并且在此之后将这些层转移到转移衬底107上。
在第一实施例的第一步骤中，在生长衬底101上依次形成n型半导体层102、倍增层103、电场控制层104、光吸收层105和p型半导体层106。而且，第二步骤包括将在生长衬底101上形成的n型半导体层102、倍增层103、电场控制层104和光吸收层105转移到转移衬底107上的步骤，以及将p型半导体层106粘合在转移衬底107上并且在此之后去除生长衬底101的步骤。
如图1G中所示，在如上所述地将这些层转移到转移衬底107上并去除生长衬底101之后，将n型半导体层102加工为具有比倍增层103的面积小的面积(第三步骤)。另外，如图1H中所示，将光吸收层105、电场控制层104和倍增层103加工为具有预定形状的台面121。例如，可以通过公知的光刻、干蚀刻或湿蚀刻技术进行图案化来执行上述加工。
例如，通过使用由光刻技术形成的掩模图案通过通常使用的反应离子蚀刻(RIE)将n型半导体层102加工为在平面图中具有圆形形状的台面121的形状。台面121也可以被形成为在平面图中是矩形形状。然后，重新形成具有比加工后的n型半导体层102的面积大的面积的掩模图案，并且该新的掩模图案用于使用例如CF4和O2的气体混合物通过RIE对光吸收层105、电场控制层104和倍增层103进行加工，从而形成在平面图中具有圆形形状的台面121。台面121也可以被形成为在平面图中是矩形形状。
此外，如图1H中所示，在形成上述器件结构之后，在n型半导体层102上形成第一电极108。另外，在p型半导体层106上在包括倍增层103的台面121周围形成第二电极109。可以通过例如通过使用电子束蒸发沉积钛(Ti)/铝(Al)来形成第一电极108和第二电极109。然后，形成用于保护器件的保护层，并且形成通过保护层连接到每个电极的互连结构。保护层可以由例如SiO2或SiN制成。互连结构可以由诸如Au之类的金属制成。
如上所述地获得的第一实施例的雪崩光电二极管具有以下结构。首先，雪崩光电二极管包括在转移衬底107上形成并由p型半导体制成的p型半导体层106。而且，雪崩光电二极管包括在p型半导体层106上形成并由锗制成的光吸收层105。雪崩光电二极管还包括在光吸收层105上形成并由p型半导体制成的电场控制层104。另外，雪崩光电二极管包括在电场控制层104上形成并由Si制成的倍增层103。雪崩光电二极管也包括在倍增层103上形成并由n型Si制成的n型半导体层102。n型半导体层102的面积被制成为小于倍增层103的面积。注意，在第一实施例中电场控制层104由p型Si制成。
在上述根据第一实施例的雪崩光电二极管中，在转移衬底107上依次堆叠有p型半导体层106、由Ge制成的光吸收层105、p型电场控制层104、倍增层103和n型半导体层102。相对于参考图5A说明的现有技术的雪崩光电二极管，在该结构中，从衬底侧观察时p型和n型颠倒。而且，在第一实施例中，n型半导体层102的面积被制成为小于倍增层103的面积。因此，与参考图5A说明的现有技术相比，第一实施例可以抑制侧暗电流的产生。
通过将要施加在第一电极108与第二电压109之间的电压从0V增加到反向电压来操作雪崩光电二极管。在该电压施加中，在电场控制层104被耗尽的同时，倍增层103的场强升高。当施加电压变得比电场控制层104的全部耗尽电压高时，光吸收层105开始产生电场，并且在光吸收层105中产生的光载流子开始漂移移动。在该漂移中，在光吸收层105中产生的电子朝向n型半导体层102移动，并且在光吸收层105中产生的空穴朝向p型半导体层106移动。
在第一实施例中，n型半导体层102的面积被制成为小于倍增层103(电场控制层104、光吸收层105和p型半导体层106)的面积。当倍增层103在雪崩光电二极管的操作电压区域中被耗尽时，器件中的场强由n型半导体层102的形状(形成区域)限定。
如前所述，由偏向于导带的费米能级的表面固定引起的朝向器件侧表面的能带弯曲允许由光吸收产生的一些电子移动到器件的侧表面侧上的表面。然而，当如第一实施例中那样，n型半导体层102限定内部电场时，较大的内部电场允许电子朝向n型半导体层102移动。因此，第一实施例可以抑制侧暗电流。
此外，在第一实施例中，在已经形成Ge层的状态下不形成Si层。在第一实施例中，首先形成Si层，并且在形成Si层之后形成Ge层。Ge和Si的生长温度明显不同，即Si的生长温度更高。如果在已经形成Ge层的状态下形成Si层，则当生长Si层时，Ge层会被热损坏。另一方面，在第一实施例中，首先生长具有较高生长温度的Si层，并且在此之后生长具有较低生长温度的Ge层。这使得可以在抑制热损伤的同时形成两个层。
[第二实施例]
接下来，将参考图2说明本发明的第二实施例。在如图2中所示的第二实施例中，在上述第一实施例的雪崩光电二极管的制造方法中，在倍增层103上在n型半导体层102周围进一步形成绝缘层110(第四步骤)。例如，在第二步骤之后，形成覆盖n型半导体层102的区域的掩模图案，并且在该状态下通过在垂直各向异性高的状态下进行溅射沉积SiO2等。在此之后，可以通过去除(剥离)掩模图案在半导体层103上在n型半导体层102周围形成SiO2绝缘层110。
由于第二实施例包括绝缘层110，因此当在操作温度下发生热激发时，可以抑制到器件侧表面的电子沟道的形成。
如前所述，通过将要施加在第一电极108与第二电极109之间的电压从0V增加到反向电压来操作雪崩光电二极管。当在操作状态下在光吸收层105中产生的光载流子开始漂移移动时，在光吸收层105中产生的电子朝向n型半导体层102移动，并且在光吸收层105中产生的空穴朝向p型半导体层106移动。
在第二实施例中，n型半导体层102的面积也小于倍增层103(电场控制层104、光吸收层105和p型半导体层106)的面积。因此，在第二实施例中，电子朝向n型半导体层102移动，因此与上述第一实施例中一样，可以抑制侧暗电流。然而，当在操作温度下发生热激发时，第一实施例的布置不能抑制到器件侧表面的电子沟道的形成。
另一方面，在第二实施例中，由电介质(例如，SiO2)制成的绝缘层110形成在倍增层103上方的在n型半导体层102周围的一部分(露台(terrace))中。例如，已知SiO2仅形成比Si的界面态小得多的界面态，因此Si的费米能级几乎固定到与SiO2的界面中的中间带隙。结果是，在SiO2与Si之间的界面中几乎不发生载流子积累。因此，使该部分与其他部分电隔离不仅抑制了在光吸收层105的侧表面上产生的电子流向n型半导体层102，而且即使在长期操作中也可以防止界面的电特性容易劣化。也就是说，第二实施例的布置不仅抑制了暗电流而且还有助于器件操作的长期可靠性。
[第三实施方式]
下面将参考图3A和图3B说明本发明的第三实施例。在第三实施例中，在上述第二实施例的雪崩光电二极管中，在光吸收层105的在厚度方向上面向p型半导体层106a的侧面上形成p型区域。因此，第三实施例还包括在光吸收层105的面向p型半导体层106a的侧面上形成p型区域的步骤。在如图3A中所示的第三实施例中，光吸收层105包括在p型半导体层106a的一侧上的区域中的p型光吸收层105a以及未掺杂的光吸收层105b。光吸收层105具有包括p型光吸收层105a和光吸收层105b的多层结构。
而且，在第三实施例中，转移衬底107a由GaAs制成，并且p型半导体层106a由p型GaAs制成。在这种情况下，首先在生长衬底(未示出)上形成n型半导体层102、倍增层103、电场控制层104和光吸收层105。注意，在通过在电场控制层104上沉积Ge来形成光吸收层105之后，通过将p型杂质从表面侧掺杂到预定深度来形成p型光吸收层105a。另一方面，在转移衬底107a上形成p型半导体层106a。在此之后，将p型半导体层106a粘合在光吸收层105(p型光吸收层105a)上，并且去除生长衬底。
在第三实施例中，第一步骤包括：在生长衬底上依次形成n型半导体层102、倍增层103、电场控制层104和光吸收层105的步骤；以及在转移衬底107a上形成p型半导体层106a的步骤。而且，第二步骤包括：通过将p型半导体层106a粘合在光吸收层105(p型光吸收层105a)上，将在生长衬底上形成的n型半导体层102、倍增层103、电场控制层104和光吸收层105转移到转移衬底107a上的步骤；以及在将p型半导体层106a粘合在光吸收层105(p型光吸收层105a)上之后，去除生长衬底的步骤。
在如上所述地将p型半导体层106a、光吸收层105、电场控制层104、倍增层103和n型半导体层102堆叠在转移衬底107a上之后，将n型半导体层102加工为具有比倍增层103的面积小的面积。而且，将光吸收层105、电场控制层104和倍增层103加工为具有预定形状的台面121。在如上所述地形成器件结构之后，如图3A中所示，首先在n型半导体层102上形成第一电极108。然后，在p型半导体层106a上在包括倍增层103的台面121周围形成第二电极109。另外，在倍增层103上在n型半导体层102周围形成绝缘层110。
在具有上述布置的第三实施例中，当通过将要施加在第一电极108与第二实施例109之间的电压从0V增加到反向电压来操作雪崩光电二极管时，在电场控制层104被耗尽的同时，倍增层103的场强升高。当施加电压变得比电场控制层104的全部耗尽电压高时，未掺杂的光吸收层105b开始产生电场，并且在光吸收层105b中产生的光载流子开始漂移移动。而且，在p型光吸收层105a中产生的光载流子中，电子通过扩散而移动，并且空穴以介电弛豫时间移动到p型半导体层106a。
在基于Si/Ge的雪崩光电二极管中，层配置的自由度不一定很高。例如，在III-V族半导体中，已知在光吸收层中实现高速和高灵敏度两者的被称为MIC(最大感应电流)结构的结构(非专利文献3)。当从p型半导体层观察时，这是通过将由具有相对较宽的带隙(gap)的材料制成的防扩散层、p型光吸收层和未掺杂的光吸收层依次组合而获得的结构。在p型光吸收层中的光载流子中，仅电子基本上是有效载流子，并且扩散机制通过电荷传输来移动电子。由宽带隙材料制成的防扩散层防止电子在p型半导体层的方向上倒流。
然而，当形成基于Si/Ge的光吸收层时，已知导带的能量位置几乎保持不变，而与材料形式是Si、Ge或Si/Ge混合晶体无关。这意味着即使当通过使用基于的Si/Ge的材料形成上述MIC光吸收层结构时，也不能形成防扩散层。当不存在防扩散层时，在p型光吸收层中产生的电子也通过扩散而移动到p型半导体层，因此不能被提取为有效载流子，结果是灵敏度降低。
另一方面，在第三实施例中，p型半导体层106a由相对较宽带隙的III-V族化合物半导体制成。即使在基于SiGe的雪崩光电二极管中也实现了具有MIC结构的光吸收层105，并且使得高速和高灵敏度成为可能。
图3B示出了根据第三实施例的雪崩光电二极管的能带结构。在第三实施例中，p型半导体层106a也用作防扩散层。与Ge相比，GaAs的导带的端部的位置靠近高能量侧。因此，在p型光吸收层105a中产生的电子不扩散到p型半导体层106a，而是通过扩散在倍增层103的方向上选择性地移动。
此外，GaAs可以比Si掺杂得更重。因此，与普通的基于Si的雪崩光电二极管的器件电阻相比，可以减小第三实施例的雪崩光电二极管的器件电阻。因此，第三实施例可以减小雪崩光电二极管的暗电流，可以确保器件操作的长期可靠性，并且还可以获得高速和高灵敏度。
[第四实施例]
下面将参考图4说明本发明的第四实施例。在第四实施例中，在前述第一实施例中，在转移衬底107上形成金属层111，并且在金属层111上形成p型半导体层106。首先，如上述第一实施例中那样，在生长衬底(未示出)上形成n型半导体层102、倍增层103、电场控制层104、光吸收层105和p型半导体层106。另一方面，在转移衬底107上形成包括20nm厚的Ti层和400nm厚的Au层的金属层111。例如，可以通过溅射、真空气相沉积等来沉积预定金属。
然后，将在生长衬底上形成的n型半导体层102、倍增层103、电场控制层104、光吸收层105和p型半导体层106转移在其上形成有金属层111的转移衬底107上。例如，将p型半导体层106粘合在金属层111上，并且在此之后去除生长衬底。
在如上所述地将p型半导体层106、光吸收层105、电场控制层104、倍增层103和n型半导体层102堆叠在转移衬底107上的金属层111上之后，将n型半导体层102加工为具有比倍增层103的面积小的面积。而且，在第四实施例中，将p型半导体层106、光吸收层105、电场控制层104和倍增层103加工为具有预定形状的台面121。在如上所述地形成器件结构之后，如图4中所示，在n型半导体层102上形成第一电极108，并且在金属层111上在包括倍增层103的台面121周围形成第二电极109。另外，在倍增层103上在n型半导体层102周围形成绝缘层110。
在第四实施例中，第二步骤包括：在转移衬底107上形成金属层111的步骤；以及将在生长衬底上形成的n型半导体层102、倍增层103、电场控制层104和光吸收层105转移到其上形成有金属层111的转移衬底107上的步骤。第四实施例的雪崩光电二极管还包括在转移衬底107与p型半导体层106之间形成的金属层111。
在具有上述结构的第四实施例中，当通过将要施加在第一电极108与第二电极109之间的电压从0V增加到反向电压来操作雪崩光电二极管时，在电场控制层104被耗尽的同时，倍增层103的场强升高。当施加电压变得比电场控制层104的全部耗尽电压高时，光吸收层105开始产生电场，并且在光吸收层105中产生的光载流子开始漂移移动。
如上所述的在雪崩光电二极管中产生的电子经由n型半导体层102从第一电极108提取，并且空穴经由p型半导体层106从第二电极109提取。
在诸如Si或Ge之类的半导体材料中，p型的方块电阻通常高于n型的方块电阻。之所以如此，是因为难以进行p型重掺杂，并且空穴的迁移率低于电子的迁移率。在第一实施例至第三实施例中，空穴在与p型半导体层106的层厚度方向垂直的方向(与转移衬底107的平面平行的方向)上移动，并且到达第一电极108。在这种情况下，p型半导体层106中的空穴的电阻增加，并且这可以增加器件电阻。
另一方面，在第四实施例中，空穴电流在p型半导体层106中在层厚度方向上移动，并且经由具有低电阻的金属层111从第二电极109提取。因此，第四实施例可以实质上减小p型半导体层106的电阻，从而加宽雪崩光电二极管的CR能带。
而且，通过适当地设置金属层111的材料，可以将金属层111用作反射镜。这使得不需要在制造工艺中单独形成反射镜，并且在不增加制造工艺的情况下并入反射镜。此外，当预先在转移衬底107上形成透镜结构时，可以将透镜集成在雪崩光电二极管中。因此，当制造光电接收器时，可以通过省略透镜来减少部件的数量，并且更容易地实现光电接收器。
在如上所述的本发明中，在转移衬底上布置p型半导体层，在器件的上部中布置n型半导体层，并且该n型半导体层的面积被制成为小于倍增层的面积。因此，本发明可以抑制基于Si的雪崩光电二极管中的侧暗电流的产生。另外，本发明可以确保器件操作的长期可靠性，通过减小器件电阻来加宽CR能带，并且提高雪崩光电二极管的速度。
注意，本发明不限于上述实施例，并且显而易见的是，本领域技术人员可以在不脱离本发明的精神和范围的情况下进行许多修改和组合。例如，当然也可以通过使用Si和Ge的混合晶体来形成倍增层、光吸收层和电场控制层。
另外，可以使用公知的SOI(绝缘体上硅)衬底作为转移衬底，以便形成例如光波导。转移衬底也可以由金刚石形成，以便将散热效率提高到最大极限。这使得可以抑制雪崩光电二极管中的温度升高，并且改善器件性能。而且，当由SiC来形成转移衬底时，当然可以实现散热的预定改善和低成本。此外，作为要在到转移衬底的转移中使用的接合方法，可以应用各种接合方法，比如熔融接合、表面活化、原子扩散和金属接合，并且本发明不会由于这些接合方法而失去其一般性。
附图标记和符号的说明
101...生长衬底，102...n型半导体层，103...倍增层，104...电场控制层，105...光吸收层，106...p型半导体层，107...转移衬底，108...第一电极，109...第二电极，121...台面。
Claims (10)
1.一种制造雪崩二极管的方法，所述雪崩二极管包括：
p型半导体层，形成在转移衬底上并由p型半导体制成；
光吸收层，形成在所述p型半导体层上并由锗制成；
电场控制层，形成在所述光吸收层上并由p型半导体制成；
倍增层，形成在所述电场控制层上并由硅制成；以及
n型半导体层，形成在所述倍增层上并由n型硅制成，
所述方法包括：
第一步骤：在生长衬底上形成所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层；
第二步骤：将在所述生长衬底上形成的所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层转移到所述转移衬底上；以及
第三步骤：在将所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层转移到所述转移衬底上之后，将所述n型半导体层加工为具有比所述倍增层的面积小的面积。
2.根据权利要求1所述的制造雪崩二极管的方法，其中
所述第一步骤包括在所述生长衬底上依次形成所述n型半导体层、所述倍增层、所述电场控制层、所述光吸收层和所述p型半导体层，并且
所述第二步骤包括：
通过将所述p型半导体层粘合在所述转移衬底上，将在所述生长衬底上形成的所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层转移到所述转移衬底上的步骤；以及
在将所述p型半导体层粘合在所述转移衬底上之后去除所述生长衬底的步骤。
3.根据权利要求1所述的制造雪崩二极管的方法，其中
所述第一步骤包括：
在所述生长衬底上依次形成所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层的步骤；以及
在所述转移衬底上形成所述p型半导体层的步骤，并且
所述第二步骤包括：
通过将所述p型半导体层粘合在所述光吸收层上，将在所述生长衬底上形成的所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层转移到所述转移衬底上的步骤；以及
在将所述p型半导体层粘合在所述光吸收层上之后去除所述生长衬底的步骤。
4.根据权利要求1至3中任一项所述的制造雪崩二极管的方法，还包括第四步骤：将所述n型半导体层加工为具有比所述倍增层的面积小的面积，并且在此之后在所述倍增层上在所述n型半导体层周围形成绝缘层。
5.根据权利要求1至4中任一项所述的制造雪崩光电二极管的方法，还包括在所述光吸收层的面向所述p型半导体层的侧面上形成p型区域的步骤。
6.根据权利要求1至5中任一项所述的制造雪崩光电二极管的方法，其中，所述第二步骤包括：
在所述转移衬底上形成金属层的步骤；以及
将在所述生长衬底上形成的所述n型半导体层、所述倍增层、所述电场控制层和所述光吸收层转移到其上形成有所述金属层的所述转移衬底上的步骤。
7.一种雪崩光电二极管，包括：
p型半导体层，形成在衬底上并由p型半导体制成；
光吸收层，形成在所述p型半导体层上并由锗制成；
电场控制层，形成在所述光吸收层上并由p型半导体制成；
倍增层，形成在所述电场控制层上并由硅制成；以及
n型半导体层，形成在所述倍增层上，由n型硅制成，并且具有比所述倍增层的面积小的面积。
8.根据权利要求7所述的雪崩光电二极管，还包括绝缘层，所述绝缘层是在所述倍增层上在所述n型半导体层周围形成的。
9.根据权利要求7或8所述的雪崩光电二极管，其中所述光吸收层包括在所述p型半导体层的一侧上的p型区域。
10.根据权利要求7至9中的任一项所述的雪崩光电二极管，还包括在所述衬底与所述p型半导体层之间形成的金属层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017170988 | 2017-09-06 | ||
| JP2017-170988 | 2017-09-06 | ||
| PCT/JP2018/031674 WO2019049718A1 (ja) | 2017-09-06 | 2018-08-28 | アバランシェフォトダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111052405A true CN111052405A (zh) | 2020-04-21 |
| CN111052405B CN111052405B (zh) | 2023-03-31 |
Family
ID=65634869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880056887.2A Active CN111052405B (zh) | 2017-09-06 | 2018-08-28 | 雪崩光电二极管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11164986B2 (zh) |
| EP (1) | EP3680941B1 (zh) |
| JP (1) | JP6813690B2 (zh) |
| CN (1) | CN111052405B (zh) |
| TW (1) | TWI686961B (zh) |
| WO (1) | WO2019049718A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7452552B2 (ja) * | 2019-11-18 | 2024-03-19 | 日本電信電話株式会社 | 受光素子の製造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020135036A1 (en) * | 2001-03-23 | 2002-09-26 | Hitachi, Ltd. | Semiconductor photodetector, semiconductor photo receiver and semiconductor device |
| US20040046176A1 (en) * | 2002-09-05 | 2004-03-11 | Gyung-Ock Kim | Avalanche phototransistor |
| US20060110844A1 (en) * | 2004-11-19 | 2006-05-25 | Sharp Laboratories Of America, Inc. | Fabrication of thin film germanium infrared sensor by bonding to silicon wafer |
| CN101379615A (zh) * | 2006-02-01 | 2009-03-04 | 皇家飞利浦电子股份有限公司 | 盖革式雪崩光电二极管 |
| JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
| US20110248316A1 (en) * | 2008-12-12 | 2011-10-13 | Thales | Infrared detector with extended spectral response in the visible field |
| JP2011243675A (ja) * | 2010-05-17 | 2011-12-01 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオード |
| CN102683475A (zh) * | 2011-03-18 | 2012-09-19 | 浙江大立科技股份有限公司 | 一种基于临时释放保护层的红外探测器制作方法 |
| CN102820368A (zh) * | 2012-08-30 | 2012-12-12 | 中山大学 | 三族氮化物基光电晶体管探测器件及其制作方法 |
| JP2014013844A (ja) * | 2012-07-04 | 2014-01-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体受光素子およびその製造方法 |
| JP2014099527A (ja) * | 2012-11-15 | 2014-05-29 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
| US20150001581A1 (en) * | 2012-01-23 | 2015-01-01 | Hitachi, Ltd. | Semiconductor light receiving element and light receiver |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226973A (ja) * | 1985-04-01 | 1986-10-08 | Hitachi Ltd | アバランシエホトダイオ−ド |
| JP3723177B2 (ja) * | 2002-12-24 | 2005-12-07 | 株式会社東芝 | 光素子アレイの製造方法 |
| JP4755854B2 (ja) * | 2005-06-02 | 2011-08-24 | 富士通株式会社 | 半導体受光装置及びその製造方法 |
| US7741657B2 (en) * | 2006-07-17 | 2010-06-22 | Intel Corporation | Inverted planar avalanche photodiode |
| US7683397B2 (en) | 2006-07-20 | 2010-03-23 | Intel Corporation | Semi-planar avalanche photodiode |
| JP4728386B2 (ja) * | 2008-12-17 | 2011-07-20 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| US8786043B2 (en) * | 2012-05-05 | 2014-07-22 | SiFotonics Technologies Co, Ltd. | High performance GeSi avalanche photodiode operating beyond Ge bandgap limits |
| US9780248B2 (en) | 2012-05-05 | 2017-10-03 | Sifotonics Technologies Co., Ltd. | High performance GeSi avalanche photodiode operating beyond Ge bandgap limits |
| US9397243B2 (en) * | 2013-07-23 | 2016-07-19 | Sifotonics Technologies Co., Ltd. | Ge—Si avalanche photodiode with silicon carrier-energy-relaxation layer and edge electric field buffer region |
| WO2015120583A1 (zh) | 2014-02-12 | 2015-08-20 | 华为技术有限公司 | 一种雪崩光电二极管及其制造方法 |
| EP3229279B1 (en) * | 2014-12-05 | 2020-10-28 | Nippon Telegraph and Telephone Corporation | Avalanche photodiode |
-
2018
- 2018-08-28 CN CN201880056887.2A patent/CN111052405B/zh active Active
- 2018-08-28 JP JP2019540898A patent/JP6813690B2/ja active Active
- 2018-08-28 EP EP18852882.2A patent/EP3680941B1/en active Active
- 2018-08-28 WO PCT/JP2018/031674 patent/WO2019049718A1/ja unknown
- 2018-08-28 US US16/643,825 patent/US11164986B2/en active Active
- 2018-09-04 TW TW107130944A patent/TWI686961B/zh active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020135036A1 (en) * | 2001-03-23 | 2002-09-26 | Hitachi, Ltd. | Semiconductor photodetector, semiconductor photo receiver and semiconductor device |
| US20040046176A1 (en) * | 2002-09-05 | 2004-03-11 | Gyung-Ock Kim | Avalanche phototransistor |
| US20060110844A1 (en) * | 2004-11-19 | 2006-05-25 | Sharp Laboratories Of America, Inc. | Fabrication of thin film germanium infrared sensor by bonding to silicon wafer |
| CN101379615A (zh) * | 2006-02-01 | 2009-03-04 | 皇家飞利浦电子股份有限公司 | 盖革式雪崩光电二极管 |
| US20110248316A1 (en) * | 2008-12-12 | 2011-10-13 | Thales | Infrared detector with extended spectral response in the visible field |
| JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
| JP2011243675A (ja) * | 2010-05-17 | 2011-12-01 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオード |
| CN102683475A (zh) * | 2011-03-18 | 2012-09-19 | 浙江大立科技股份有限公司 | 一种基于临时释放保护层的红外探测器制作方法 |
| US20150001581A1 (en) * | 2012-01-23 | 2015-01-01 | Hitachi, Ltd. | Semiconductor light receiving element and light receiver |
| JP2014013844A (ja) * | 2012-07-04 | 2014-01-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体受光素子およびその製造方法 |
| CN102820368A (zh) * | 2012-08-30 | 2012-12-12 | 中山大学 | 三族氮化物基光电晶体管探测器件及其制作方法 |
| JP2014099527A (ja) * | 2012-11-15 | 2014-05-29 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| FARZAN GITY等: "Modeling the Effects of Interface Traps on the Static and Dynamic Characteristics of Ge/Si Avalanche Photodiodes", 《IEEE JOURNAL OF QUANTUM ELECTRONICS》 * |
| MASAHIRO NADA等: "Inverted InAlAs/InGaAs Avalanche Photodiode with Low–High–Low Electric Field Profile", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6813690B2 (ja) | 2021-01-13 |
| EP3680941A4 (en) | 2020-12-30 |
| EP3680941B1 (en) | 2022-09-28 |
| US20210066528A1 (en) | 2021-03-04 |
| WO2019049718A1 (ja) | 2019-03-14 |
| EP3680941A1 (en) | 2020-07-15 |
| JPWO2019049718A1 (ja) | 2020-02-27 |
| TWI686961B (zh) | 2020-03-01 |
| US11164986B2 (en) | 2021-11-02 |
| TW201921712A (zh) | 2019-06-01 |
| CN111052405B (zh) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384462B1 (en) | Planar hetero-interface photodetector | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| CA2985057C (en) | Light-receiving element and optical integrated circuit | |
| US20190019903A1 (en) | SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR | |
| CN111403505B (zh) | 一种双极型可见光探测器及其制备方法 | |
| US7205525B2 (en) | Light conversion apparatus with topside electrode | |
| Zhu et al. | Low-cost and high-speed SOI waveguide-based silicide Schottky-barrier MSM photodetectors for broadband optical communications | |
| Colace et al. | Waveguide photodetectors for the near-infrared in polycrystalline germanium on silicon | |
| WO2020195954A1 (ja) | アバランシェフォトダイオードおよびその製造方法 | |
| CN111052405B (zh) | 雪崩光电二极管及其制造方法 | |
| Kanbe et al. | Ge/Si heterojunction photodiodes fabricated by low temperature wafer bonding | |
| US11749773B2 (en) | Avalanche photodiode and method for manufacturing same | |
| JP6705762B2 (ja) | アバランシェフォトダイオード | |
| Chiu et al. | Enhanced optical responsivity of InAlAs∕ InGaAs metamorphic high mobility electron mobility using indium tin oxide transparent gate technology | |
| Zimmermann et al. | SiGe Photodetectors | |
| CN115377135A (zh) | 一种红外探测器、成像芯片及其制备方法 | |
| WO2021100082A1 (ja) | 受光素子およびその製造方法 | |
| Schneider et al. | Photodetectors | |
| Zimmermann et al. | SiGe Photodetectors | |
| JPH0537002A (ja) | 受光素子 | |
| JPS6373677A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |