JP4728386B2 - アバランシ・フォトダイオード - Google Patents

Description

本発明は超高速動作に適した電子注入形のアバランシ・フォトダイオード（なだれ増倍形ダイオード、以下、ＡＰＤと略記する。）の素子構造に関するものである。

ＡＰＤは、高感度の光受信デバイスとして、長波長帯（１．５ミクロン帯）を使った１０Ｇｂ／ｓシステムなど広く導入されている。長波長帯で動作する典型的なＡＰＤは、ＩｎＰをなだれ増倍層とするホール注入形である。ホール注入形のＡＰＤは、ほとんどの場合、ＩｎＰへのＺｎ熱拡散によってなだれ増倍領域を規定する製作プロセスをとる。しかし、Ｚｎ熱拡散の精密な制御が困難であり、素子製作歩留まりが一般的に悪く大きな技術的課題となっている。

一方、高速化と過剰ノイズ特性の点で原理的に有利な電子注入形のＡＰＤも知られている。電子注入形のＡＰＤは、ＩｎＡｌＡｓをなだれ増倍層とする構造が一般的である。電子注入形のＡＰＤは、利得帯域幅積（ＧＢ積）がホール注入形よりも大きく、受信感度も優れている。

電子注入形のＡＰＤの課題は、接合周辺のエッジブレークダウンを抑制するための、いわゆる「ガードリング技術」がホール注入形のＡＰＤほどの完成度には達していない点である。これは、ホール注入形のＡＰＤで通常用いられる「イオン注入タイプのガードリング構造」、すなわち、Ｂｅなどのアクセプタイオンの深さ分布を調整して増倍係数を低減（ブレークダウン電圧を増大）する構造、を電子注入形のＡＰＤに形成するのが難しいためである。

このため、「イオン注入タイプのガードリング構造」に代わる様々な構造が提案されている。例えば、意図的なガードリングを作らずに、吸収層メサの側面にＩｎＰを再成長した構造、プレーナ状の光吸収層の面内の一部にｐ電極層を形成し電界集中を光吸収層側に配置する構造、埋め込みｎ電極構造などがある。

図６は従来の埋め込みｎ電極構造の電子注入形ＡＰＤの例であり、基板側に配置されたｎ電極の一部に凸部を設けた、いわゆる、埋め込みｎ電極構造の断面である（特許文献１及び２、４を参照。）。図６のＡＰＤは、ｎ電極層３１、ｎ電極接続層３２、なだれ増倍層３４、電界制御層３５、バンドギャップ傾斜層３６、低濃度光吸収層３７ａ、ｐ形光吸収層３７ｂ、ｐ電極層３８、ｐ電極３９を順次積層し、低濃度光吸収層３７ａとｐ形光吸収層３７ｂからなる光吸収部がメサ形状をなしている。さらにｎ電極層３１にはｎ電極４０が配置される。ｎ電極接続層３２は、ｎ形領域３２ａ、及びｎ形領域３２ａを取り囲む低ドーピング濃度の領域からなる。ｎ形領域３２ａが埋め込み形のｎ形領域である。破線で示した部分は、局所的に電界が集中する電界集中部２１である。

低濃度光吸収層３７ａとｐ形光吸収層３７ｂを組み合わせた光吸収部は、両層の厚さの比率を最適化することにより、同じ受光感度において帯域を最大にすることができる（特許文献３を参照。）。すなわち、同じ帯域において光吸収率を最大とし、受光感度を最大とする素子を設計することができる。この構造は電子注入形のＡＰＤで効果を発揮するが、ホール注入形のＡＰＤではほとんど効果が望めない。

ｎ形領域３２ａがメサ形の光吸収部の内側に配置されるので、光吸収部の周辺部の電界を下げることができ、メサの側面表面の電界も低下する。このため、図６のＡＰＤは、なだれ領域を内部に閉じ込めることができ、メサの側面と表面の経時劣化も同時に抑制することができるという利点がある。

一方、埋め込みｎ電極構造の電子注入形ＡＰＤは、動作状態において、ｎ形領域３２ａが凸状であることに起因するｎ形領域３２ａの外周部の角に電界集中（エッジ電界）が発生しやすい。エッジ電界の電気力線は２次元的に広がるので、なだれ増倍層３４の上部側はｎ形領域３２ａから離れているため電界が低下する傾向にある。しかし、ｎ形領域３２ａの外周部の角付近にはエッジ電界が集中しており（電界集中部２１）、電界集中部２１の電界がなだれ増倍層３４に及んだ場合、イオン化率の電界依存性は急峻であるため、なだれ増倍層３４は素子中心部の活性領域よりも低い電圧でブレークダウンが起こる現象、いわゆる、エッジブレークダウンを起こしやすい。エッジブレークダウンが起こると、活性領域のなだれ増倍率が十分に大きく取れず、ブレークダウン電圧と動作電圧の差が小さくなるため、なだれ過剰ノイズが大きくなる。また、低濃度光吸収層３７ａを厚くするほど、電界集中部２１によるエッジブレークダウンの影響は大きくなる。

ｎ形領域３２ａのドーピングプロファイルを制御することで、原理的には電界集中部２１がなだれ増倍層３４へ侵入することを抑えることができ、エッジブレークダウンを抑制できることが知られている（特許文献２を参照。）。

特開２００５−０８６１０９号公報 特開２００７−００５６９７号公報 特開２００５−２２３０２２号公報 特開平８―１８１３４９号公報

しかし、現実のＡＰＤ製作においては、様々なプロセス変動があるため、埋め込みｎ電極構造のｎ形領域のドーピングプロファイルを高い精度で制御するのは難しく、エッジブレークダウンの発生を抑制したＡＰＤを製造することが困難となるという課題があった。

そこで、本発明は、埋め込みｎ電極構造を基本としつつ上記の課題を解決し、そのｎ形領域のドーピングプロファイルを高い精度で制御することなく、エッジブレークダウンを抑制できる電子注入形ＡＰＤを提供することを目的とする。

上記目的を達成するために、本発明に係るＡＰＤは、ｎ電極接続層となだれ増倍層との間にイオン化率の低いバッファ層を挿入することとした。

具体的には、本発明に係るＡＰＤは、ｎ電極層、ｎ電極接続層、なだれ増倍層、電界制御層、バンドギャップ傾斜層、低濃度光吸収層、ｐ形光吸収層及びｐ電極層を含む積層構造をなし、前記ｎ電極接続層は、積層方向から見て、前記なだれ増倍層の外周よりも内側に配置されたｎ形領域を有する半導体構造である。前記積層構造は、前記ｎ電極接続層と前記なだれ増倍層との間に、イオン化率が前記なだれ増倍層よりも低いバッファ層が挿入されており、前記ｐ形光吸収層は、前記ｐ電極層と前記ｎ電極層との間が逆バイアスされたときに、前記ｐ電極層側に中性常態を保つ領域が生ずる。なお、ｐ形光吸収層のうちｐ電極層側の略全面に中性常態を保つ領域が生ずるが、ｐ電極層側であっても特定の一部には中性常態を保つ領域は生じない。

バッファ層が挿入されることで、エッジ電界が発生しても電界集中部はなだれ増倍層から離れているため、エッジブレークダウンを回避することができる。

従って、本発明は、埋め込みｎ電極構造を基本としつつ、そのｎ形領域のドーピングプロファイルを高い精度で制御することなく、エッジブレークダウンを抑制できる電子注入形ＡＰＤを提供することができる。

本発明に係るＡＰＤは基板上に形成することができる。基板側をｎ電極層とした場合、ＡＰＤは、基板上に前記ｎ電極層を前記基板側として前記積層構造を形成し、前記低濃度光吸収層と前記ｐ形光吸収層からなる光吸収部がメサ形状をなし、前記ｎ電極接続層の前記ｎ形領域が、積層方向から見て前記光吸収部のメサ形状の外周よりも内側に配置される。

また、基板側をｐ電極層とすることもできる。具体的には、本発明に係るＡＰＤは、ｎ電極層、ｎ電極接続層、なだれ増倍層、電界制御層、バンドギャップ傾斜層、低濃度光吸収層、ｐ形光吸収層及びｐ電極層を含む積層構造であり、前記積層構造は、前記ｎ電極接続層と前記なだれ増倍層との間に、イオン化率が前記なだれ増倍層よりも低いバッファ層が挿入されており、前記ｐ形光吸収層は、前記ｐ電極層と前記ｎ電極層との間が逆バイアスされたときに、前記ｐ電極層側の一部を除き中性常態を保つ領域が生じている。そして、本ＡＰＤは、基板上に前記ｐ電極層を前記基板側として前記積層構造を形成し、前記ｎ電極接続層及び前記ｎ電極層がメサ形状をなし、前記メサ形状が、積層方向から見て前記バッファ層の外周よりも内側に配置される。

本発明に係るＡＰＤの前記バッファ層は、少なくとも前記なだれ増倍層側に不純物がドーピングされたドーピング部があることが好ましい。前記なだれ増倍層側に高濃度で薄いドナードーピング層を設けると段差上の電界変化を作ることができ、電界集中による電界上昇を抑制すべくドナードーピング量を調整することにより、イオン化を抑制することが可能となる。

本発明に係るＡＰＤの前記バッファ層と前記なだれ増倍層とは異なる組成の半導体であり、前記バッファ層が前記なだれ増倍層より広いバンドギャップとすることができる。バッファ層のバンドギャップが大きいため、バッファ層となだれ増倍層とで電界強度が同程度であっても、バッファ層のイオン化率を相対的に低くすることができる。前述の高濃度で薄いドナードーピングを設ける手法を組み合わせることもできる。

本発明は、埋め込みｎ電極構造を基本としつつ、そのｎ形領域のドーピングプロファイルを高い精度で制御することなく、エッジブレークダウンを抑制できる電子注入形ＡＰＤを提供することができる。

以下、具体的に実施形態を示して本発明を詳細に説明するが、本願の発明は以下の記載に限定して解釈されない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（第１実施形態）
図１は、第１実施形態のＡＰＤを説明する素子断面の模式図である。図１のＡＰＤは、ｎ電極層３１、ｎ電極接続層３２、バッファ層３３、なだれ増倍層３４、電界制御層３５、バンドギャップ傾斜層３６、低濃度光吸収層３７ａ、ｐ形光吸収層３７ｂ及びｐ電極層３８が順次積層され、少なくとも低濃度光吸収層３７ａとｐ形光吸収層３７ｂからなる光吸収部３７がメサ形状をなす電子注入形のＡＰＤである。また、図１のＡＰＤは、ｎ電極接続層３２が、積層方向から見て、なだれ増倍層３４の外周、及び、光吸収部３７のメサの外周よりも内側に配置されたｎ形領域３２ａと、積層方向と垂直な方向においてｎ形領域３２ａの周囲にドーピング濃度が低い低ドープ領域３２ｂと、をもつ埋め込みｎ電極構造を採用する。

ｎ電極層３１は、ｎ−ＩｎＰである。ｎ電極接続層３２は、ｎ形領域３２ａと低ドープ領域３２ｂとからなり、双方ともｎ−ＩｎＡｌＡｓである。バッファ層３３はＩｎＡｌＡｓである。バッファ層３３は電界の変化を少なくするため、ドーピング濃度は低くしておく。本実施例では、バッファ層３３は、電界段差を狭くするため、なだれ増倍層３４側に不純物のＳｉがドーピングされたドーピング部３３ａがある。なだれ増倍層３４は低不純物濃度に保たれる。なだれ増倍層３４の不純物濃度が高すぎると、なだれ増倍層３４の電界Ｅが大きく変化し、一定の増倍係数を得る際に、電界の不均一によるトンネル電流発生の原因となる。このため、電界の変化が少ないようになだれ増倍層３４のドーピング濃度は低くしておく。例えば、なだれ増倍層３４は、低ドーピング濃度のＩｎＡｌＡｓである。

電界制御層３５は、ｐ−ＩｎＡｌＡｓである。バンドギャップ傾斜層３６は、ＩｎＡｌＧａＡｓである。低濃度光吸収層３７ａはＩｎＧａＡｓである。ｐ形光吸収層３７ｂはｐ形にドーピングしたＩｎＧａＡｓである。また、ｐ形光吸収層３７ｂは、ｐ電極層３８とｎ電極層３１との間が逆バイアスされたときに、少なくともｐ電極層３８側の一部を除きほとんどの領域が中性常態となる。例えば、ｐ形光吸収層３７ｂのメサの側壁近傍は、逆バイアス時でも中性常態とならない部分である。また、ｐ形光吸収層３７ｂの低濃度光吸収層３７ａ側も中性常態とならない部分である。ｐ電極層３８はｐ−ＩｎＡｌＧａＡｓである。

図１のＡＰＤを製作するには、まず基板３０上に、ｎ電極層３１と、ｎ電極接続層３２となる低濃度層を、ＭＯ−ＶＰＥ法などを用いてエピタキシャル成長させる。その後、ｎ形領域３２ａとなる部分にＳｉをイオン注入し、この部分を埋め込みｎ電極構造のｎ形領域とする。活性化アニールを施したあと、再び、バッファ層３３、ドーピング部３３ａ、さらに続けて、ｐ電極層３８までをエピタキシャル成長させる。素子加工は、基本的には通常のＡＰＤの製作工程と変わらず、化学エッチングを用いてダブルメサを形成した後、ｎ電極４０、ｐ電極３９を蒸着し、必要に応じて配線分離などを行う。

逆バイアスされた動作状態においては、電極接続層３２のｎ形領域３２ａを含め、その上部の低濃度光吸収層３７ａまでの各層は空乏化し、素子の中心部は図２に示す様な積層方向の電界強度分布を持つ。バッファ層３３からなだれ増倍層３４までの間の段差状の電界変化は、バッファ層３３に形成する薄いドーピング部３３ａのドーピング濃度と層厚を調整することによって容易に形成することができる。例えば、Ｓｉドナー濃度を１０^１８ｃｍ^−３、厚さを１４ｎｍとすると、電界強度の段差量は２００ｋＶ／ｃｍとなり、バッファ層のイオン化率は十分に下がる状態となる。ここで、電界強度の段差量はドナー濃度と厚さの積で決まるので、両者は適宜決めることができる。

この構造においても、ｎ形領域３２ａの角に、電界集中部２１が発生する。しかし、バッファ層３３を挿入したことにより、電界集中部２１がなだれ増倍層３４から離れるため、素子中心部の活性領域よりも低い電圧でブレークダウンが起こる現象は大幅に緩和される。また、バッファ層３３はイオン化率が低いため、電界集中部２１が存在してもブレークダウンは発生し難い。従って、図１のＡＰＤは、エッジブレークダウンの発生を抑制することが可能である。

（第２実施形態）
図３は、第２実施形態のＡＰＤを説明する素子断面の模式図である。図３のＡＰＤも図１のＡＰＤと同様に埋め込みｎ電極構造を採用する電子注入形のＡＰＤである。図３のＡＰＤと図１のＡＰＤとの違いは、図３のＡＰＤのバッファ層３３にはドーピング部３３ａが必ずしも形成される必要はなく、バッファ層３３となだれ増倍層３４とは異なる組成の半導体であり、バッファ層３３がなだれ増倍層３４より広いバンドギャップであることである。

ｎ電極層３１からバッファ層３３までは、図１のＡＰＤと同じ組成である。なだれ増倍層３４は、低ドーピング濃度のＩｎＡｌＧａＡｓである。電界制御層３５は、ｐ−ＩｎＡｌＧａＡｓである。バンドギャップ傾斜層３６は、電界制御層３５と低濃度光吸収層３７ａとのバンドギャップをつなぐ様に組成を調整したＩｎＡｌＧａＡｓ層であり、低濃度光吸収層３７ａからｐ電極層３８までは、図１のＡＰＤと同じ組成である。図３のＡＰＤも図１で説明したように作成することができる。

図４は、図３のＡＰＤの動作状態における中心部分のバンドダイアグラムである。この実施例では、電極接続層３２となだれ増倍層３４との間に、ＩｎＡｌＧａＡｓよりもバンドギャップの大きなＩｎＡｌＡｓのバッファ層３３が挿入されている。同じ電界強度であった場合、バンドギャップの大きなＩｎＡｌＡｓの方がＩｎＡｌＧａＡｓよりもイオン化率は相対的に低くなる。このため、図３のＡＰＤもバッファ層３３はなだれ増倍層３４よりイオン化率が低くなる。

この構造においても、ｎ形領域３２ａの角に、電界集中する電界集中部２１が発生する。しかし、バッファ層３３を挿入したことにより、電界集中部２１がなだれ増倍層３４から離れるため、素子中心部の活性領域よりも低い電圧でブレークダウンが起こる現象は大幅に緩和される。また、バッファ層３３はイオン化率が低いため、電界集中部２１が存在してもブレークダウンは発生し難い。従って、図３のＡＰＤは、エッジブレークダウンの発生を抑制することが可能である。

（第３実施形態）
図５は第３実施形態のＡＰＤを説明する素子断面の模式図である。基板３０の上に、ｐ電極層３８、ｐ形光吸収層３７ｂ、低濃度光吸収層３７ａ、バンドギャップ傾斜層３６、電界制御層３５、なだれ増倍層３４、バッファ層３３、ｎ電極接続層３２及びｎ電極層３１が順次積層され、ｐ電極３９とｎ電極４０が形成される。この構造は、おおむね、前述の第２の実施例の半導体構造を上下逆に配置したものに相当である。ここでは、ｎ電極接続層３２は基板側ではなく上部にあるため、必ずしも、第１、第２の実施例の場合の様なＳｉイオン注入による選択的なｎ層として形成する必要はなく、単にメサとして形状を決めれば良い。すなわち、ｎ電極接続層３２は、バッファ層３３から下のメサの外周よりも内側に配置することにより、埋め込みｎ電極構造を持つＡＰＤと同様の機能を持たせることができる。

この構造においても、ｎ形領域３２の角に、電界集中する電界集中部２１が発生する。しかし、バッファ層３３を挿入したことにより、電界集中部２１がなだれ増倍層３４から離れるため、素子中心部の活性領域よりも低い電圧でブレークダウンが起こる現象は大幅に緩和される。また、バッファ層３３はイオン化率が低いため、電界集中部２１が存在してもブレークダウンは発生し難い。従って、図５のＡＰＤは、エッジブレークダウンの発生を抑制することが可能である。

なお、実施形態においては、ＩｎＡｌＡｓ及びＩｎＡｌＧａＡｓをなだれ増倍層、ＩｎＧａＡｓを光吸収層とするＡＰＤの例を述べたが、半導体材料の種類を制限するものではなく、他の半導体材料の組み合わせによるＡＰＤにおいても、同様の効果を得ることができる。

本発明に係るＡＰＤを説明する素子断面の模式図である。 本発明に係るＡＰＤの中心部における電界強度分布を説明する図である。 本発明に係るＡＰＤを説明する素子断面の模式図である。 本発明に係るＡＰＤの動作状態における中心部分のバンドダイアグラムである。 本発明に係るＡＰＤを説明する素子断面の模式図である。 従来のＡＰＤを説明する素子断面の模式図である。

符号の説明

２１：電界集中部
３０：基板
３１：ｎ電極層
３２：ｎ電極接続層
３２ａ：ｎ形領域
３３：バッファ層
３４：なだれ増倍層
３５：電界制御層
３６：バンドギャップ傾斜層
３７：光吸収部
３７ａ：低濃度光吸収層
３７ｂ：ｐ形光吸収層
３８：ｐ電極層
３９：ｐ電極
４０：ｎ電極

Claims (5)

1. ｎ電極層、ｎ電極接続層、なだれ増倍層、電界制御層、バンドギャップ傾斜層、低濃度光吸収層、ｐ形光吸収層及びｐ電極層を含む積層構造をなし、前記ｎ電極接続層は、積層方向から見て、前記なだれ増倍層の外周よりも内側に配置されたｎ形領域を有する半導体構造のアバランシ・フォトダイオードであって、
   前記積層構造は、前記ｎ電極接続層と前記なだれ増倍層との間に、イオン化率が前記なだれ増倍層よりも低いバッファ層が、前記ｎ電極接続層と前記なだれ増倍層とが接することがないように挿入されており、
   前記ｐ形光吸収層は、前記ｐ電極層と前記ｎ電極層との間が逆バイアスされたときに、前記ｐ電極層側に中性状態を保つ領域が生ずることを特徴とするアバランシ・フォトダイオード。
2. 基板上に前記ｎ電極層を前記基板側として前記積層構造を形成し、前記低濃度光吸収層と前記ｐ形光吸収層からなる光吸収部がメサ形状をなし、前記ｎ電極接続層の前記ｎ形領域が、積層方向から見て前記光吸収部のメサ形状の外周よりも内側に配置されたことを特徴とする請求項１に記載のアバランシ・フォトダイオード。
3. ｎ電極層、ｎ電極接続層、なだれ増倍層、電界制御層、バンドギャップ傾斜層、低濃度光吸収層、ｐ形光吸収層及びｐ電極層を含む積層構造を備えるアバランシ・フォトダイオードであって、
   前記積層構造は、前記ｎ電極接続層と前記なだれ増倍層との間に、イオン化率が前記なだれ増倍層よりも低いバッファ層が、前記ｎ電極接続層と前記なだれ増倍層とが接することがないように挿入されており、
   前記ｐ形光吸収層は、前記ｐ電極層と前記ｎ電極層との間が逆バイアスされたときに、前記ｐ電極層側に中性状態を保つ領域が生じ、
   基板上に前記ｐ電極層を前記基板側として前記積層構造を形成し、前記ｎ電極接続層及び前記ｎ電極層がメサ形状をなし、前記メサ形状が、積層方向から見て前記バッファ層の外周よりも内側に配置されることを特徴とするアバランシ・フォトダイオード。
4. 前記バッファ層は、少なくとも前記なだれ増倍層側に不純物がドーピングされたドーピング部があることを特徴とする請求項１から３のいずれかに記載のアバランシ・フォトダイオード。
5. 前記バッファ層と前記なだれ増倍層とは異なる組成の半導体であり、前記バッファ層のバンドギャップが前記なだれ増倍層のバンドギャップより広いことを特徴とする請求項１から４のいずれかに記載のアバランシ・フォトダイオード。

Images