JP5844445B2

JP5844445B2 - アバランシ・フォトダイオード

Info

Publication number: JP5844445B2
Application number: JP2014184271A
Authority: JP
Inventors: 石橋　忠夫; 忠夫石橋; 精後安藤; 允洋名田; 好史村本; 横山　春喜; 春喜横山
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2014-09-10
Filing date: 2014-09-10
Publication date: 2016-01-20
Anticipated expiration: 2030-09-02
Also published as: JP2014239257A

Description

本発明は、アバランシ・フォトダイオードのデバイス構造に関するものである。

１０−Ｇｂ／ｓ光通信システム用の高感度な受信デバイスとして、なだれ増倍形フォトダイオード（アバランシ・フォトダイオード、ＡＰＤ）は広範に使用されている。ＩｎＰをなだれ増倍層（アバランシ層）とするホール注入形が典型的なＡＰＤ構造であるが、近年、高速性とアバランシ過剰ノイズ特性の点で、ＩｎＡｌＡｓをなだれ増倍層に用いた電子注入形ＡＰＤが注目されている。これは、電子注入形の方が、電子とホール間のイオン化率比がより大きいため、アバランシ過剰雑音が低く、合わせて利得帯域積（ＧＢ積）が大きくなるので、ホール注入形ＡＰＤよりも受信感度に優れることによる。

ＡＰＤの正常な動作を確保する上で、接合周辺のエッジブレークダウンを抑制するための、いわゆる“ガードリング技術”は必須のものである。ホール注入形は、いわゆる“イオン注入タイプのガードリング構造”が用いられるが、同様の形態のガードリングを電子注入形ＡＰＤに適用するのは一般的には難しい。

そこで、意図的なガードリングを作らずにエッジブレークダウンを避ける構造がいくつか提案されている。特許文献１はそれらの一つであり、基板側に埋め込みｎ電極層を配置してアバランシ領域を規定する構成である。この構造は、ｐ形のＩｎＧａＡｓ光吸収層を使用可能なため受光感度に優れる。また、特許文献１の構造を修正することで、より安定にエッジ電界を抑制する方法も提案されている（例えば、特許文献２を参照。）。

図１０は、特許文献２に開示される反転形ＡＰＤ構造である。この構造は、基板側にＩｎＧａＡｓのｐ形光吸収層３３Ａ、ＩｎＧａＡｓの光吸収層３３Ｂを配置し、なだれ増倍層３６とｎ形電極バッファ層３８Ａとの間に、なだれ増倍層３６よりも電界を低くした「電子走行層３７Ｂ」を設けている。ＡＰＤの内部電界分布を“低（光吸収層（３３Ａ、３３Ｂ））−高（なだれ増倍層３６）−低（電子走行層３７Ｂ）”として、エッジ電界をｎ形電極バッファ層３８Ａと電子走行層（３７Ｂ）に発生させた構造である。電子走行層３７ＢのバンドギャップをＩｎＧａＡｓよりも十分に大きく取る（例えばＩｎＰやＩｎＡｌＡｓ）ことが可能となるため、ｎ形電極バッファ層３８Ａ及びｎ形電極層３８Ｂの形状に依存した電界集中があっても、その部分の電界集中によるブレークダウンに到ることはない。同時に、ｎ形電極バッファ層３８Ａとなだれ増倍層３６の間に電子走行層３７Ｂを挿入して距離を離すことにより、なだれ増倍層３６にエッジ電界が及ぶことがなく、エッジブレークダウンを抑えることができる。

特許４２３４１１６号特開２０１０−１４７１７７号公報

しかし、特許文献２の反転形ＡＰＤ構造は、光吸収層（３３Ａ、３３Ｂ）を含む第１メサ１０１側面のｐ形光吸収層３３Ａ及び低濃度の光吸収層３３Ｂの表面が露出しているので、メサ表面に由来する暗電流を常に低いレベルに抑えることができるとは限らない。これは、化合物半導体の表面に起因するギャップ中準位のため、ｐ形半導体の表面に電子チャネルが形成されてしまうことに関連する。すなわち、熱平衡状態においても一定の電子が表面に誘起される状態となり、電圧が印加された動作状態において、その表面チャネル電子がなだれ増倍層３６の表面に沿ってｎ形電極バッファ層３８Ａ側に流れ込むことが、暗電流の発生原因となり得る。

この暗電流の発生を抑えるには、ｎ形電界制御層３７Ａ部分の電界変化をｐ形電界制御層３５の電界変化よりも十分小さくする、という手法が考えられる。図１１及び図１２は、それぞれ、図１０のデバイスのバイアス時におけるＹ３−Ｙ３’断面、Ｙ４−Ｙ４’断面の模式的なバンドダイアグラムである。ｎ形電界制御層３７Ａが先に空乏化し、ｐ形電界制御層３５のｐ形光吸収層３３Ａ側に中性層が残留する状態とすると、図１２に示す様に、第１メサ１０１の側面近傍（Ｙ４−Ｙ４’）のｐ形光吸収層３３Ａに電圧が発生しない状態とすることが、原理的には可能である。しかしながら、この様な構造は、電子走行層３７Ｂの電界降下が大きく、動作電圧が高くなることにより電子走行層３７Ｂのエッジブレークダウンが発生するという危険性がある。すなわち、特許文献２に記載の反転形ＡＰＤ構造は、暗電流を低減させようとすると、動作電圧が上昇したり、エッジブレークダウンやエッジトンネル電流が発生しやすい、という課題があった。

そこで、本発明は、メサ表面に由来する、トンネル電流を含む暗電流を低減することができるＡＰＤを提供することを目的とする。

上記目的を達成するために、本発明に係るＡＰＤは、バイアス印加時に前記ｐ形電界制御層の前記包囲部分が空乏化することを防止する空乏化抑制領域を備えることとした。

具体的には、本発明に係るＡＰＤは、半絶縁性基板と、前記半絶縁性基板面上に、ｐ形電極層、ｐ形光吸収層、低不純物濃度の光吸収層、バンドギャップ傾斜層、ｐ形電界制御層、なだれ増倍層、ｎ形電界制御層、及び低不純物濃度の電子走行層の順で積層された第１積層構成からなる第１メサと、積層方向から見て、外周が前記第１メサの外周の内側にあり、前記第１メサの前記電子走行層側の表面上に、ｎ形電極バッファ層、及びｎ形電極層の順で積層された第２積層構成からなる第２メサと、前記第１メサの前記ｐ形電界制御層より前記第２メサ側にある層の、積層方向から見たときに前記第１メサの外周の内側で前記第２メサの外周を取り囲む包囲部分に形成され、バイアス印加時に前記ｐ形電界制御層の前記包囲部分が空乏化することを防止する空乏化抑制領域と、を備える。

空乏化抑制領域の存在によりｐ形電界制御層の空乏化は不完全な状態に保たれる。このため、光吸収層は電位降下せず、光吸収層の表面に起因する暗電流を低く抑えることができる。従って、本発明は、メサ表面に由来する暗電流を低減することができるＡＰＤを提供することができる。

本発明に係るＡＰＤの前記空乏化抑制領域は、前記ｎ形電界制御層の前記包囲部分にあるドナーを不活性化して形成されていることを特徴とする。包囲範囲のｎ形電界制御層のドナーを不活性化することで空乏化抑制領域を形成することができる。

本発明に係るＡＰＤの前記空乏化抑制領域は、前記第１メサから前記電子走行層及び前記ｎ形電界制御層の前記包囲部分を除去した切り欠き部であることを特徴とする。包囲範囲のｎ形電界制御層を除去することで空乏化抑制領域を形成することができる。

本発明に係るＡＰＤの前記第１メサは、前記包囲部分の内周より外側に前記電子走行層から前記ｐ形光吸収層まで達するｐ形不純物領域を有することを特徴とする。ｐ形不純物領域は第１メサ側面を全て同電位にすることができる。従って、暗電流をの発生をより低減することができる。

本発明は、メサ表面に由来する暗電流を低減することができるＡＰＤを提供することができる。

本発明に係るＡＰＤを説明する図である。（ａ）は上面図、（ｂ）は断面図である。本発明に係るＡＰＤを説明する図である。本発明に係るＡＰＤを説明するバンドダイアグラムである。本発明に係るＡＰＤを説明するバンドダイアグラムである。本発明に係るＡＰＤを説明する図である。本発明に係るＡＰＤを説明するバンドダイアグラムである。本発明に係るＡＰＤを説明する図である。本発明に係るＡＰＤを説明する図である。本発明に係るＡＰＤを説明する図である。従来のＡＰＤを説明する図である。従来のＡＰＤを説明するバンドダイアグラムである。従来のＡＰＤを説明するバンドダイアグラムである。

以下、具体的に実施形態を示して本発明を詳細に説明するが、本願の発明は以下の記載に限定して解釈されない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態１）
図１は、ＡＰＤ３０１を説明する素子の模式図である。図１（ａ）は上面図であり、図１（ｂ）は断面図である。なお、本明細書では、半絶縁性基板１に対し、ｎ電極９側を上側及び積層方向として説明する。

ＡＰＤ３０１は、半絶縁性基板１と、半絶縁性基板１面上に、ｐ形電極層２、ｐ形光吸収層３Ａ、低不純物濃度の光吸収層３Ｂ、バンドギャップ傾斜層４、ｐ形電界制御層５、なだれ増倍層６、ｎ形電界制御層７Ａ、及び低不純物濃度の電子走行層７Ｂの順で積層された第１積層構成からなる第１メサ１０１と、積層方向から見て、外周が第１メサ１０１の外周の内側にあり、第１メサ１０１の電子走行層７Ｂ側の表面上に、ｎ形電極バッファ層８Ａ、及びｎ形電極層８Ｂの順で積層された第２積層構成からなる第２メサ１０２と、第１メサ１０１のｐ形電界制御層５より第２メサ１０２側にある層の、積層方向から見たときに第１メサ１０１の外周の内側で第２メサ１０２の外周を取り囲む包囲部分１４に形成され、バイアス印加時にｐ形電界制御層５の包囲部分が空乏化することを防止する空乏化抑制領域１１と、を備える。さらに、ＡＰＤ３０１は、ｎ形電極層８Ｂの上にリング状のｎ電極９と、第１メサ１０１と異なる部分のｐ形電極層２の上にｐ電極１０を備える。ＡＰＤ３０１は、電子注入形ＡＰＤ素子である。

例えば、半絶縁性基板１はＩｎＰ、ｐ形電極層２はｐ−ＩｎＡｌＧａＡｓ、ｐ形光吸収層３Ａはｐ形にドーピングしたＩｎＧａＡｓ、光吸収層３ＢはＩｎＧａＡｓ、バンドギャップ傾斜層４はバンドギャップを積層方向（上側方向）に徐々に広げたＩｎＡｌＧａＡｓ、ｐ形電界制御層５はｐ−ＩｎＡｌＡｓ、なだれ増倍層６はＩｎＡｌＡｓ、ｎ形電界制御層７Ａはｎ−ＩｎＡｌＡｓ、電子走行層７Ｂは低不純物濃度のＩｎＰ、ｎ形電極バッファ層８Ａは低不純物濃度のＩｎＧａＡｓＰ、ｎ形電極層８ＢはＩｎＧａＡｓＰである。

ＡＰＤ３０１の空乏化抑制領域１１は、ｎ形電界制御層７Ａの包囲部分１４にあるドナーをイオン注入等で不活性化して形成されている。

ＡＰＤ３０１を製作するには、例えば、半絶縁性基板１上に、ｐ形電極層２からｎ形電極層８Ｂまで順次ＭＯ−ＶＰＥ法などを用いてエピタキシャルを成長する。メサ構造を形成する前に、包囲部分１４で示したリング形状の領域に酸素のイオン注入を行い、ｎ形電界制御層７Ａのドナーを一部不活性化させる。ｎ形電界制御層７Ａを含むこの部分が空乏化抑制領域１１となる。

続いて、エピタキシャル成長させた各層に対してメサ加工を施し、第１メサ１０１及び第２メサ１０２を形成する。メサ加工は通常のメサ形のＡＰＤの製作工程と変わらない。例えば、化学エッチングを用いて、上部から順に、ｎ形電極層８Ｂとｎ形電極バッファ層８Ａから円筒状の第２メサ１０２を形成する。次に、電子走行層７Ｂとその下部を順次メサ加工し、円筒状の第１メサ１０１を形成する。その後、ｎ電極９、及びｐ電極１０を形成し、必要に応じて配線や素子分離などを行う。

図２は、ＡＰＤ３０１にバイアスを印加した動作状態における、デバイス構造内の空乏化の様子を説明する図である。各層は、電圧印加された動作状態において、破線部１２Ａで示す部分（ｐ形光吸収層３Ａのｎ形電極層８Ｂ側の一部から、光吸収層３Ｂ、バンドギャップ傾斜層４、ｐ形電界制御層５、なだれ増倍層６、ｎ形電界制御層７Ａ、電子走行層７Ｂ、ｎ形電極バッファ層８Ａの半絶縁性基板１側の一部）が空乏化するようにドーピング濃度が調整されている。

ｎ電極９とｐ電極１０との間に十分な電圧を印加したとき、空乏領域１２Ａ、活性領域１２Ｂ及び中性領域１３が形成される。空乏領域１２Ａは電圧の印加にともない空乏化したｐ形光吸収層３Ａの一部分である。活性領域１２Ｂは、ｎ形電極バッファ層８Ａのなだれ増倍層６側が一部空乏化した部分で、特にエッジ電界で空乏化が増大する部分である。中性領域１３は、空乏化抑制領域１１の下部にあり、ホールが残留したｐ形電界制御層５の一部分である。

図２、図３及び図４を用いて、ＡＰＤ３０１にバイアスを印加した動作状態における、デバイス構造内の空乏化の様子を説明する。上述のように動作時に、第２メサ１０２の下部が活性領域となる。すなわち、第２メサ１０２の下部については、ｐ形光吸収層３Ａに生ずる空乏領域１２Ａからｎ形電極バッファ層８Ａに生ずる活性領域１２Ｂまで空乏化して、光吸収層３Ｂから、なだれ増倍層６、電子走行層７Ｂにわたって適正な電界が誘起される。図３は、図２のＹ１−Ｙ１’断面のバンドダイアグラムである。ｎ形電界制御層７Ａのドナー濃度とｐ形電界制御層５のアクセプタ濃度は同程度に設定しているが、ｎ形電界制御層７Ａのドナー濃度の方を大きくしてもかまわない。電子走行層７Ｂがなだれ増倍層６とｎ形電極バッファ層８Ａの間に挿入されているので、第２メサ１０２の形状に起因するエッジ電界がなだれ増倍層６に及ぶことを抑制できる。

一方、空乏化抑制領域１１に酸素のイオン注入を行い、ｎ形電界制御層７Ａのドナーを一部不活性化しているので、当該箇所のｎ形電界制御層７Ａの電界変化は小さく、図４に示す様に、ｐ形電界制御層５の空乏化は不完全な状態に保たれる。このため、光吸収層（３Ａ，３Ｂ）の電位降下はなく、光吸収層（３Ａ，３Ｂ）の表面に起因する暗電流を低く抑えると同時に、動作電圧を低減できる。

（実施形態２）
図５は、ＡＰＤ３０２を説明する素子の模式図（断面図）である。ＡＰＤ３０２と図１及び図２のＡＰＤ３０１との違いは、ＡＰＤ３０２の空乏化抑制領域１１’がｎ形電界制御層７Ａのドナーを一部不活性化して形成されているのではなく、ｎ形電界制御層７Ａを、電子走行層７Ｂと共にリング状にエッチングで取り除いて形成されている点である。すなわち、空乏化抑制領域１１’は、第１メサ１０１から電子走行層７Ｂ及びｎ形電界制御層７Ａの包囲部分１４を除去した切り欠き部である。

ＡＰＤ３０２を製作するには、ＡＰＤ３０１と同様に、半絶縁性基板１上に、ｐ形電極層２からｎ形電極層８Ｂまで順次ＭＯ−ＶＰＥ法などを用いてエピタキシャルを成長する。第２メサ１０２を形成後、リング状の包囲部分１４をｎ形電界制御層７Ａまで達するまでエッチングで除去して切り欠きを形成する。この切り欠き部分が空乏化抑制領域１１’となる。その後、第１メサ１０１の形成を行う。電極の形成はＡＰＤ３０１の場合と同様である。

空乏化抑制領域１１’のようにｐ形電界制御層５の上にｎ形電界制御層７Ａが存在しないため、バイアスを印加した状態であっても、空乏化抑制領域１１’の下にｐ形電界制御層５の空乏化が抑制されて中性を保つ領域が残留する。このため、ｐ形電界制御層５の半絶縁性基板１側は、バンドギャップ傾斜層４、光吸収層３Ｂ及びｐ形光吸収層３Ａと同電位を保つ状態となる。

このため、ＡＰＤ３０２は、ｎ形電界制御層７Ａの包囲領域１４部分の側面表面の電位変化が少なく、光吸収層（３Ａ、３Ｂ）表面から見た電子に対して有効なバリアが形成されることになる。この結果、ＡＰＤ３０２の暗電流を低く保ち、同時に動作電圧の上昇を抑えることができる。

図６は、リング状の包囲部分１４をｎ形電界制御層７Ａまで達するまでエッチングで除去した部分のバンドダイアグラムである。ｎ形電界制御層７Ａが存在せず、また、なだれ増倍層６が半導体層の最表面となり、その上は低誘電率の層となっているため、ｐ形電界制御層５の半絶縁性基板１側には中性領域が残留しやすい状態となる。

（実施形態３）
図７から図９は、それぞれＡＰＤ３０３からＡＰＤ３０５を説明する素子の模式図（断面図）である。ＡＰＤ（３０３、３０４、３０５）と図５及び図６のＡＰＤ３０２（実施形態２）との違いは、少なくともなだれ増倍層６からｐ形光吸収層３Ａに達するｐ形不純物領域１５を形成している点である。すなわち、第１メサ１０１は、包囲部分１４の内周より外側に電子走行層７Ｂからｐ形光吸収層３Ａまで達するｐ形不純物領域１５を有する。

ＡＰＤ３０３を製作するには、ＡＰＤ３０１と同様に、半絶縁性基板１上に、ｐ形電極層２からｎ形電極層８Ｂまで順次ＭＯ−ＶＰＥ法などを用いてエピタキシャルを成長する。次に、Ｂｅをリング状にイオン注入（Ｂｅ濃度は１０^１７〜１０^１９／ｃｍ^３の範囲）し、ｐ形光吸収層３Ａまで達するｐ形不純物領域１５を形成する。その後、熱処理でＢｅイオンを活性化させる。そして、図５のＡＰＤ３０２と同様なメサ加工、電極加工を行う。

図１及び図２のＡＰＤ３０１と図５のＡＰＤ３０２の場合、第２メサ１０２と第１メサ１０１の外周との距離にもよるが、なだれ増倍層６の包囲部分１４の電位とそれ以下のｐ電極層（ｐ形電界制御層５、バンドギャップ傾斜層４、光吸収層３Ｂ、ｐ形光吸収層３Ａ）の側面電位とは完全に一致していない。このため、第１メサ１０１の側面にはある程度の電位降下が存在する。

一方、ＡＰＤ３０３の場合、空乏化抑制領域１１’の形成でなだれ増倍層６表面にｐｎ接合端が配置され、第１メサ１０１側面がｐ形の中性領域であるｐ形不純物領域１５で覆われているので、第１メサ１０１側面の電位降下は起こらない。このため、一方、ＡＰＤ３０３は、ｐ形光吸収層３Ａを含む第１メサ１０１の側面は完全に同電位になる。

従って、ＡＰＤ３０３は、第１メサ１０１側面の表面における電子の影響を排除することができ、暗電流を低く保ち、同時に動作電圧の上昇を抑えることができる。

ｐ形不純物領域１５の形状は図７以外にも様々なものがある。図８は、包囲部分１４が第１メサ１０１の外周から離れているＡＰＤ３０４を説明する図である。ＡＰＤ３０４は、リング状のＢｅ注入部分１５が第１メサ１０１の側面と離れている。この構造では、第１メサ１０１の側面がｐ形とはなっていないが、第１メサ１０１の側面の電位降下が生じないことは自明である。

図９は、ｐ形不純物領域１５をＺｎの熱拡散で形成したＡＰＤ３０５を説明する図である。ＡＰＤ３０５は図７のＡＰＤ３０３と同様にｐ形不純物領域１５がなだれ増倍層６の包囲部分１４及び第１メサ１０１の側面を覆うので、図７のＡＰＤ３０３で説明したように第１メサ１０１の側面の電位降下は起こらない。

従って、図８のＡＰＤ３０４及び図９のＡＰＤ３０５は、図７のＡＰＤ３０３と同様に第１メサ１０１側面の表面における電子の影響を排除することができ、暗電流を低く保ち、同時に動作電圧の上昇を抑えることができる。

実施形態１から３において、ＩｎＡｌＡｓをなだれ増倍層、ＩｎＧａＡｓを光吸収層とするＡＰＤ（３０１〜３０５）の例を述べたが、半導体材料の種類を制限するものではない。ＡＰＤ（３０１〜３０５）で説明した構造は、他の半導体材料の組み合わせによるＡＰＤ素子においても同様に適用することができる。

１、３１：半絶縁性基板
２、３２：ｐ形電極層
３Ａ、３３Ａ：ｐ形光吸収層
３Ｂ、３３Ｂ：光吸収層
４、３４：バンドギャップ傾斜層
５、３５：ｐ形電界制御層
６、３６：なだれ増倍層
７Ａ、３７Ａ：ｎ形電界制御層
７Ｂ、３７Ｂ：電子走行層
８Ａ、３８Ａ：ｎ形電極バッファ層
８Ｂ、２８Ｂ、３８Ｂ：ｎ形電極層
９、３９：ｎ電極
１０、４０：ｐ電極
１１、１１’：空乏化抑制領域
１２Ａ、２２Ｂ：空乏領域
１２Ｂ：活性領域
１３：ホールが残留した部分
１４：包囲部分
１５：ｐ形不純物領域
１０１：第１メサ
１０２：第２メサ
３００、３０１、３０２、３０３、３０４、３０５：ＡＰＤ

Claims

半絶縁性基板と、
前記半絶縁性基板面上に、ｐ形電極層、ｐ形光吸収層、低不純物濃度の光吸収層、バンドギャップ傾斜層、ｐ形電界制御層、なだれ増倍層、ｎ形電界制御層、及び低不純物濃度の電子走行層の順で積層された第１積層構成からなる第１メサと、
積層方向から見て、外周が前記第１メサの外周の内側にあり、前記第１メサの前記電子走行層側の表面上に、ｎ形電極バッファ層、及びｎ形電極層の順で積層された第２積層構成からなる第２メサと、
を備え、
積層方向から見たときに前記第１メサの外周の内側で前記第２メサの外周を取り囲む包囲部分のうち、前記ｎ形電界制御層のドナーが不活性化された部分により、バイアス印加時に前記ｐ形電界制御層の前記包囲部分の空乏化を防止することを特徴とするアバランシ・フォトダイオード。
前記ｎ形電界制御層のドナーが不活性化された部分は、
バイアス印加時、該部分の電界強度変化を、前記ｎ形電界制御層の前記第２メサ中央の電界変化量より小さくすることを特徴とする請求項１に記載のアバランシ・フォトダイオード。