WO2013111173A1 - 半導体受光素子および光受信器 - Google Patents

半導体受光素子および光受信器 Download PDF

Info

Publication number
WO2013111173A1
WO2013111173A1 PCT/JP2012/000364 JP2012000364W WO2013111173A1 WO 2013111173 A1 WO2013111173 A1 WO 2013111173A1 JP 2012000364 W JP2012000364 W JP 2012000364W WO 2013111173 A1 WO2013111173 A1 WO 2013111173A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
undoped
substrate
light receiving
undoped semiconductor
Prior art date
Application number
PCT/JP2012/000364
Other languages
English (en)
French (fr)
Inventor
克矢 小田
斎藤　慎一
和樹 谷
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2012/000364 priority Critical patent/WO2013111173A1/ja
Priority to US14/374,193 priority patent/US20150001581A1/en
Publication of WO2013111173A1 publication Critical patent/WO2013111173A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table

Definitions

  • the present invention relates to improvement of characteristics of a semiconductor light receiving element and an optical receiver.
  • One conventional semiconductor light receiving element is an avalanche photodiode using germanium as a light receiving layer.
  • a conventional avalanche photodiode is described in Non-Patent Document 1, for example.
  • a silicon layer serving as an electrode and an undoped silicon layer serving as a carrier multiplication layer are purely formed, and then an undoped single crystal germanium layer serving as a light absorption layer is provided.
  • a p-type germanium layer is formed.
  • FIG. 11 shows a cross-sectional structure of a conventional avalanche photodiode.
  • a high concentration n-type silicon layer 102, an undoped silicon layer 103, a p-type silicon layer 104, an undoped germanium layer 105, and a high concentration n-type germanium layer 106 are sequentially stacked on the surface of the silicon substrate 101.
  • the whole is covered with an insulating film 107 to form a contact hole to be an electrode so that the high concentration n-type silicon layer 102 and the high concentration p-type germanium layer 106 are in contact with each other.
  • Electrodes 108 and 109 are formed, respectively.
  • the undoped germanium layer 105 has many crystal defects near the interface with the p-type silicon layer 104. As a result, carriers generated by absorbing light in the undoped germanium layer 105 are recombined before reaching the p-type silicon layer 104, and the dark current is greatly increased. Therefore, the light receiving sensitivity of the avalanche photodiode is increased. descend.
  • An object of the present invention is to improve the light receiving sensitivity and responsiveness of a semiconductor light receiving element and an optical receiver.
  • This application is provided with a plurality of means that can achieve the above-mentioned purpose.
  • the light receiving sensitivity and responsiveness of the semiconductor light receiving element and the optical receiver using the same can be improved.
  • FIG. 1 is a cross-sectional view of an avalanche photodiode according to Example 1.
  • FIG. FIG. 3 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment.
  • FIG. 3 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment. It is the bird's-eye view which looked at the avalanche photodiode concerning Example 1 from the surface side.
  • 6 is a cross-sectional view of an avalanche photodiode according to Example 2.
  • FIG. 6 is a manufacturing process diagram of an avalanche photodiode according to Example 2.
  • FIG. 7 is a bird's-eye view from the surface of a surface incident type avalanche photodiode array according to Example 3.
  • FIG. 6 is a cross-sectional view of an avalanche photodiode according to Example 4.
  • FIG. FIG. 10 is a bird's-eye view of an optical transceiver according to a fifth embodiment.
  • FIG. 10 is a bird's-eye view of an optical transceiver according to a sixth embodiment. It is sectional drawing of the conventional avalanche photodiode.
  • FIG. 1 is a cross-sectional view of the avalanche photodiode according to the first embodiment.
  • 2 (a) to 2 (c) and FIGS. 3 (a) to 3 (c) are manufacturing process diagrams of the avalanche photodiode of the first embodiment.
  • FIG. 4 is a bird's-eye view of the avalanche photodiode according to the first embodiment as viewed from the front side.
  • an SOI substrate in which a laminated structure of the insulating film 2 and the undoped single crystal silicon layer 3 is formed on the surface side of the silicon substrate 1 is used.
  • the film thickness of the undoped single crystal silicon layer 3 was set to 10 nm or more and 1 ⁇ m or less.
  • the lower limit value of 10 nm was set so as to make the resistor practically function as a multiplication layer, and the upper limit value of 1 ⁇ m was set as a practical capacity range.
  • An insulating film 4 made of a silicon oxide film, an insulating film 5 made of a silicon nitride film, and an insulating film 6 made of a silicon oxide film are formed on the undoped single crystal silicon layer 3, and then a region that becomes a light absorption region of the avalanche photodiode An opening of an insulating film is provided in (FIG. 2A).
  • the undoped single crystal silicon layer 3 exposed at the opening of the insulating film is oxidized (FIG. 2B).
  • the controllability is enhanced by thinning the single crystal silicon layer 3 in advance only in this region 3b.
  • an undoped single crystal silicon / germanium layer 8 is formed (FIG. 2C).
  • the silicon substrate surface is covered with hydrogen atoms by washing with pure water immediately after that.
  • silicon atoms present on the outermost surface of the substrate are bonded to hydrogen, it is difficult to form a natural oxide film on the surface between the substrate cleaning and the start of growth.
  • the substrate Transport in nitrogen. The same is true for the following embodiments with respect to the substrate cleaning and transfer method performed before epitaxial growth.
  • the cleaned substrate is placed in the load lock chamber of the epitaxial apparatus, and evacuation of the load lock chamber is started. After the evacuation of the load lock chamber is completed, the substrate is transferred to the growth chamber via the transfer chamber.
  • the transfer chamber and the growth chamber be flushed with clean N2 or H2, or that they are in a high vacuum state or an ultra-high vacuum state.
  • the pressure is preferably about 1 ⁇ 10 ⁇ 5 Pa or less.
  • oxygen, moisture, or gas containing organic contaminants is mixed into the transfer chamber or growth chamber. Need to prevent.
  • the silicon substrate 1 is always transported in a state where clean N2 is being supplied, or when transporting in a vacuum, it is performed after the pressure in the load lock chamber is about 1 ⁇ 10 ⁇ 5 Pa or less. It is desirable. Even if the surface of the undoped single crystal silicon layer 3 is hydrogen-terminated, it is not possible to completely prevent the formation of an oxide film on the surface and the attachment of contaminants during transportation. Therefore, the surface is cleaned before epitaxial growth. As a cleaning method, for example, by heating the silicon substrate 1 in a vacuum, the natural oxide film on the silicon surface can be removed by the reaction of the formula (1).
  • the substrate surface can also be cleaned by heating the substrate while clean hydrogen is supplied into the growth chamber.
  • the cleaning by heating in a vacuum described above, when the substrate temperature is about 500 ° C. or higher, hydrogen that has terminated the substrate surface is desorbed, and the silicon atoms exposed on the substrate surface are exposed to the atmosphere in the growth chamber. The contained moisture and oxygen react to reoxidize the substrate surface. Then, the oxide film is reduced again, thereby increasing the unevenness of the substrate surface as well as cleaning, thereby deteriorating the uniformity and crystallinity of the subsequent epitaxial growth.
  • hydrogen gas is first supplied to the growth chamber.
  • the substrate temperature be lower than 500 ° C. from which hydrogen is desorbed.
  • the flow rate of hydrogen gas is preferably 10 ml / min or more so that the gas can be supplied with good controllability, and 100 liters / min or less is preferable in order to safely treat the exhausted gas.
  • the lower limit of the partial pressure of hydrogen gas in the growth chamber is set to 10 Pa so that the gas is uniformly supplied to the substrate surface, and the upper limit may be set to atmospheric pressure in order to maintain the safety of the apparatus.
  • the substrate is heated to the cleaning temperature.
  • any mechanism or structure may be used as long as there is no contamination of the substrate during heating or an extreme temperature difference in the substrate.
  • induction heating that heats a work coil by applying a high frequency, heating by a resistance heater, etc. can be applied.
  • a heating method using radiation from a lamp is used as a method that enables temperature control in a short time. Can do. This heating method is not limited to cleaning, and the same applies to heating during the growth of a single crystal described later.
  • the surface natural oxide film and contaminants can be removed.
  • the cleaning temperature may be 600 ° C. or higher as a temperature at which the cleaning effect is obtained, but it is necessary to reduce the cleaning temperature to 900 ° C. or lower in order to reduce the influence on the surface structure formed before epitaxial growth.
  • the removal efficiency of the natural oxide film and contaminants on the substrate surface varies depending on the cleaning temperature, and the higher the temperature, the shorter the effect.
  • the cleaning temperature is 700 ° C., the cleaning effect is small, and therefore the cleaning time needs to be 30 minutes.
  • the cleaning time is 900 ° C., the cleaning time may be 2 minutes or more.
  • the cleaning temperature is preferably about 800 ° C. or less, and the cleaning time at this time is It takes about 10 minutes.
  • cleaning using atomic hydrogen can be performed as a method that enables the cleaning temperature to be lowered.
  • this method by irradiating the surface of the substrate with active hydrogen atoms, it is possible to cause an oxygen reduction reaction without raising the substrate temperature, and a cleaning effect can be obtained even at room temperature.
  • atomic hydrogen generation methods hydrogen molecules are thermally dissociated by irradiating hydrogen gas to a filament such as tungsten heated to a high temperature, or hydrogen molecules are electrically generated by generating plasma in hydrogen gas. Can be dissociated, and atomic hydrogen can be generated by irradiation with ultraviolet rays.
  • the cleaning temperature may be 650 ° C.
  • the natural oxide film on the surface can be removed by a chemical reaction that does not require heating.
  • the oxide film is removed by an etching reaction, so that the surface can be cleaned at room temperature.
  • the substrate temperature is lowered to a temperature at which epitaxial growth is performed, and a time for stabilizing the substrate temperature at the temperature at which epitaxial growth is performed is provided.
  • the temperature stabilization step it is desirable to continue supplying hydrogen gas to keep the cleaned silicon substrate surface clean.
  • hydrogen gas has the effect of cooling the substrate surface, If the conditions are the same, the substrate surface temperature changes according to the gas flow rate. Therefore, even if the temperature is stable in a state where hydrogen gas having a flow rate significantly different from the total flow rate of the gas used for epitaxial growth is supplied, the substrate temperature greatly fluctuates due to the change in the gas flow rate when epitaxial growth is started. .
  • the hydrogen flow rate that is substantially the same as the total flow rate of the gas used for epitaxial growth.
  • the flow rate of hydrogen gas is adjusted while lowering the substrate temperature, and when the substrate temperature reaches the epitaxial growth temperature, It is preferable that the flow rate be equal to the flow rate of the growth gas. In this case, since the epitaxial growth can be started at the same time as the substrate temperature is lowered, the throughput can be greatly improved.
  • the epitaxial growth of the single crystal silicon / germanium layer 8 is started by supplying the source gas of the epitaxial layer.
  • a compound composed of silicon, germanium, hydrogen, chlorine, fluorine, or the like can be used as the source gas used here.
  • a raw material of silicon monosilane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), silicon trichloride (SiHCl 3 ), silicon tetrachloride (SiCl 4 ), and the like can be given.
  • Examples of the raw material for germanium include monogermane (GeH 4 ), digermane (Ge 2 H 6 ), and germane tetrachloride (GeCl 4 ).
  • the undoped single crystal silicon / germanium layer 8 is deposited not only on the undoped single crystal silicon layer 3b but also on the insulating film 5, it is necessary to oxidize all the portions deposited on the insulating film 5 in the next oxidation step. There is. However, in that case, there is a possibility that gas and particles are generated at the oxidation stage. Therefore, it is preferable to selectively epitaxially grow only on the undoped single crystal silicon layer 3b without depositing undoped silicon / germanium on the sidewall of the insulating film 4 or on the insulating film 5. On the silicon oxide film, the silicon source gas reacts with the surface molecules to cause the following reaction.
  • Si 2 H 6 when disilane (Si 2 H 6 ) is used as a silicon source gas, Si 2 H 6 + 2SiO 2 ⁇ 4SiO ⁇ + 3H 2 ⁇ (2)
  • SiH 4 monosilane (SiH 4 ) is used as the silicon source gas
  • dichlorosilane (SiH 2 Cl 2 ) is used as a source gas
  • SiH 2 Cl 2 + SiO 2 ⁇ 2SiO ⁇ + 2HCl ⁇ (4) A reduction reaction occurs.
  • germanium (GeH 4 ), which is a germanium source gas.
  • the reduction reaction for germanium is GeH 4 + SiO 2 ⁇ SiO ⁇ + GeO ⁇ + 2H 2 ⁇ (5) It becomes.
  • the above reduction reaction is a part of a large number of reactions, and there are also other reduction reactions between radical molecules in which the source gas is decomposed to a high energy state and an oxide film.
  • etching due to the reduction reaction and deposition caused by decomposition of the source gas proceed simultaneously on the oxide film, and the magnitude relationship between etching and deposition changes depending on the growth temperature and pressure.
  • the germanium composition ratio in the undoped single crystal silicon / germanium layer 8 can be controlled by changing the flow ratio of the silicon source gas and the germanium source gas. In order to select only silicon in the subsequent process, a higher germanium composition ratio is preferable, but if the germanium composition ratio is too high, surface morphology deteriorates or crystal defects occur, so the germanium composition ratio is actually May be about 35%.
  • the film thickness of the undoped single crystal silicon / germanium layer 8 may be not more than the critical film thickness that can maintain the crystallinity according to the germanium composition ratio. Specifically, when the germanium composition ratio is 35%, it is about 100 nm or less, and when the germanium composition ratio is 20%, it is 1 ⁇ m or less.
  • the epitaxial growth temperature is lowered.
  • a raw material gas such as disilane, monosilane and germane, which has high reactivity and a low growth temperature, is used, and the temperature range is 500 ° C. or higher where the raw material gas starts to thermally decompose, and the upper limit is a good surface morphology. Is preferably 650 ° C. or lower at which the temperature is maintained.
  • the growth pressure is preferably 0.1 Pa or higher, which is determined by the reaction at the surface, and the upper limit is preferably atmospheric pressure or lower in order to ensure the safety of the epitaxial growth apparatus.
  • the undoped single crystal silicon / germanium layer 8 is oxidized.
  • silicon / germanium is oxidized, silicon is preferentially oxidized, and a phenomenon called oxidation concentration in which the germanium composition ratio in the silicon / germanium layer 8 is increased, and the undoped single crystal silicon / germanium layer 8 is used.
  • An undoped single crystal germanium layer 10 is formed under the silicon oxide film 11. Similar to silicon oxidation, wet oxidation or dry oxidation may be used, but the upper limit of the oxidation temperature needs to be determined according to the Ge composition ratio. Since silicon has a melting point of about 1410 ° C., Ge has a melting point of about 940 ° C., and therefore the melting point decreases as the Ge composition ratio increases as oxidation proceeds.
  • the undoped single crystal silicon layer 8 is required to have high film thickness uniformity. As long as a uniform film thickness is obtained, the thickness of the undoped single crystal silicon layer may be 1 nm or more so that the outermost surface can be covered with a stable silicon oxide film.
  • the thickness of the undoped single crystal silicon layer 8 may be about 50 nm or less.
  • the undoped single crystal silicon / germanium layer 8 is oxidized, a silicon oxide film 11 is formed on the surface, and the Ge composition ratio in the undoped single crystal silicon / germanium layer 8 is increased. For example, when oxidation is started at 1050 ° C., Ge When the composition ratio is increased to about 60%, the melting point is close to the melting point. Therefore, by reducing the oxidation temperature to 900 ° C., the oxidation can be continued while maintaining the crystal.
  • an undoped single crystal germanium 10 is formed.
  • germanium starts to be oxidized, and unstable GeOx is formed to cause defects. Therefore, oxidation is performed more than necessary. That must be avoided.
  • the undoped single crystal germanium layer 10 formed by oxidation concentration indicates a state in which the germanium composition ratio on the surface is approximately 90% or more. Also in the following examples, the germanium composition ratio in the undoped single crystal germanium layer 10 after oxidation concentration is the same.
  • Region 12 is formed (FIG. 3A).
  • the undoped single crystal germanium layer 10 formed by oxidizing and enriching germanium from the undoped single crystal silicon / germanium layer 8 on the silicon oxide film 2.
  • the silicon oxide film 2 has a thermal expansion coefficient of 0.5 ⁇ 10 ⁇ 6 / ° C., and does not expand much even when oxidation is performed as a high-temperature heat treatment, but germanium has a thermal expansion coefficient of 6. Since it is as large as 1 ⁇ 10 ⁇ 6 / ° C., it expands when it is oxidized.
  • the strain of the single crystal germanium layer 10 is relaxed, but the oxide film does not shrink much in the process of cooling after oxidation, and conversely, the single crystal germanium layer 10 tends to shrink greatly.
  • Tensile strain remains in the surface without further shrinkage at the part in contact with the film. If tensile strain remains in the single crystal germanium layer 10, the band gap is reduced. Therefore, when the distorted single crystal germanium layer 10 is used as a light absorption layer, it is effective for light with low energy, that is, light with a long wavelength. Sensitivity is improved. As a result, sufficient light receiving sensitivity can be obtained even for light having a wavelength of 1.55 ⁇ m generally used in optical communication.
  • the silicon oxide film 11 formed by oxidation concentration is removed by etching, and an undoped single crystal germanium layer is regrown on the exposed undoped single crystal germanium layer 10 to form an undoped single crystal germanium layer 13 on the silicon oxide film 2.
  • a compound composed of germanium and hydrogen, chlorine, fluorine, or the like can be used.
  • monogermane (GeH 4 ), digermane (Ge 2 H 6 ), germane tetrachloride (GeCl 4 ) and the like can be mentioned, but the use method is the same for other gases.
  • monogermane GaH 4
  • digermane Ge 2 H 6
  • germaneCl 4 germane tetrachloride
  • the temperature range for epitaxial growth is 300 ° C. or higher at which monogermane reacts on the substrate surface.
  • the upper limit of the growth temperature may be 940 ° C. or less.
  • the growth pressure may be 0.1 Pa or higher, where the growth rate is determined by the reaction on the surface, and the upper limit may be 10000 Pa or lower at which the reaction in the gas phase begins to occur.
  • germanium is not deposited on the side wall of the insulating film 4 or the surface of the insulating film 5, as in the case of the undoped single crystal silicon / germanium layer 8, by using a germane reduction reaction and a halogen-based etching gas. Then, undoped single crystal germanium is selectively grown only on the undoped single crystal germanium layer 10 to form the undoped single crystal germanium layer 13. The same applies to the epitaxial growth conditions of undoped single crystal germanium in the following examples.
  • a p-type doping gas may be simultaneously added to a germanium source gas.
  • a compound composed of a Group 3 element and hydrogen, chlorine, fluorine, or the like is used.
  • diborane (B 2 H 6 ) can be mentioned.
  • the conditions for epitaxial growth are the same as for undoped germanium.
  • the doping concentration can be controlled by the flow rate of the doping gas. For example, in order to perform p-type doping of 1 ⁇ 10 20 cm ⁇ 3 , the flow rate of diborane may be set to 0.1 ml / min. (FIG. 3B).
  • an insulating film 16 is formed on the surface, an opening for electrode formation is provided, and an electrode is formed in each region.
  • an electrode material such as nickel is deposited and annealed to form germanide, which is an alloy of metal and germanium, to form the p-type electrode 18 with low contact resistance (FIG. 1).
  • a high-concentration p-type single crystal silicon layer may be provided on the high-concentration p-type single crystal germanium layer 15 and the p-type electrode 18 may be formed of silicide.
  • n-electrode 19 having a low contact resistance is realized by forming and forming a silicide by reacting a metal with high-concentration n-type silicon.
  • the dopant and germanium are diffused by heat treatment in practice, a transition region that gradually changes when the profile of the doping concentration and germanium composition ratio is present is included. .
  • the doping concentration in the undoped layer is desirably as low as possible in order to reduce the capacitance, but since a dopant background always exists in the epitaxial growth, a state where the doping concentration is 1 ⁇ 10 17 cm ⁇ 3 or less is referred to as undoped. To do. The same applies to the other embodiments.
  • Example 1 The operation of the avalanche photodiode of Example 1 will be described with reference to FIG.
  • the undoped single crystal germanium layer 13 serving as a light receiving portion from an optical fiber or a waveguide
  • holes and electrons are generated, and the holes and electrons diffuse toward the p electrode 18 and the n electrode 19, respectively.
  • a reverse bias is applied to the p-type electrode 18 and the n-type electrode 19 and a large electric field is generated in the undoped single crystal silicon layer 9
  • electrons are applied to the undoped single crystal silicon layer 9 which is a multiplication layer.
  • it When it reaches, it is accelerated by the electric field, generates carriers one after another, and the carrier travels in parallel with the substrate.
  • the present embodiment it is possible to form the undoped single crystal silicon 9 and the undoped single crystal germanium 13 on the silicon oxide film 2, so that the interface between the single crystal germanium and the single crystal silicon having good crystal performance can be obtained.
  • the dark current due to the conventional crystal defects can be greatly reduced, and the light receiving sensitivity can be improved.
  • the junction area of the avalanche photodiode is determined by the junction area of undoped single crystal silicon and undoped single crystal germanium, it can be significantly reduced compared to the element size formed by conventional photolithography and etching.
  • the high frequency characteristics can be remarkably improved by reducing the junction capacitance.
  • Example 2 The difference between Example 2 and Example 1 is the method for forming the p-type silicon region.
  • the p-type silicon region is formed only by epitaxial growth.
  • FIG. 5 is a cross-sectional view of the avalanche photodiode according to the second embodiment.
  • 6A to 6D are manufacturing process diagrams of the avalanche photodiode according to the second embodiment.
  • the same reference numerals as those in the first embodiment indicate the same configuration.
  • the p-type silicon / germanium layer 20 is formed by epitaxial growth (FIG. 6A).
  • the p-type doping gas is added to the silicon and germanium source gases in the same manner as the formation of the high-concentration p-type germanium layer in the first embodiment.
  • the doping concentration can be controlled by the flow rate of the doping gas. For example, in order to perform p-type doping at 1 ⁇ 10 19 cm ⁇ 3 , the flow rate of diborane may be 0.01 ml / min.
  • the p-type germanium layer 21 is formed, and at the same time, the dopant in the p-type silicon-germanium layer 20 is diffused into the undoped single crystal silicon layer 3a by the heat treatment during oxidation, and p A type single crystal silicon region 22 is formed (FIG. 6B).
  • the subsequent steps are the same as in Example 1, and an undoped single crystal germanium layer 13 is grown (FIG. 6C), an insulating film and its opening are formed on the surface, and p for forming a p-type electrode is formed.
  • a type germanium layer 15 is formed (FIG. 6D).
  • This embodiment not only provides the same effect as in the first embodiment, but also eliminates the need to use photolithography and ion implantation to form the p-type silicon region, thereby improving throughput by simplifying the process. And cost reduction.
  • FIG. 7 is a bird's-eye view from the surface of the surface incident type avalanche photodiode array showing the third embodiment.
  • Example 3 is an avalanche photodiode array in which a plurality of avalanche photodiodes of Example 1 or Example 2 are arranged in parallel and the light incident direction is perpendicular to the substrate.
  • a plurality of undoped single crystal germanium layers serving as light absorption layers and undoped single crystal silicon layers serving as multiplication layers, which are constituent elements of the avalanche photodiode, are alternately formed, and a p-type electrode 18 and an n-type electrode 19 are formed.
  • the direction of taking out the electrode is changed, and the p-type electrode 23 and the n-type electrode 24 are formed on the opposite sides.
  • a large-area element can be formed without increasing the distance until the holes and electrons generated by the light incident on the avalanche photodiode reach the multiplication layer. It becomes possible to arrange the optical fiber in the direction.
  • an avalanche photodiode having a large area of, for example, 100 to 500 ⁇ m can be realized.
  • the third embodiment can not only obtain the same effects as the first and second embodiments, but also can realize a surface incident type avalanche photodiode, so that alignment work when light is incident from an optical fiber can be performed. It becomes easy.
  • Example 4 a lens is formed on the back surface of the silicon substrate 1 of the avalanche photodiode of Example 1 or Example 2, and light can be incident from the back surface.
  • FIG. 8 is a cross-sectional view of the avalanche photodiode according to the fourth embodiment.
  • a lens 25 is formed by photolithography and etching in a region of the back surface of the silicon substrate 1 that faces the single crystal germanium layer 13 serving as a light receiving portion.
  • the fourth embodiment can not only obtain the same effect as the first and second embodiments, but also can realize a back-illuminated avalanche photodiode.
  • the alignment work when light is incident is facilitated.
  • Example 5 a digital signal processing circuit and a light source are also integrated on a substrate on which the avalanche photodiode 26 of Example 1 or Example 2 is formed.
  • FIG. 9 is a bird's-eye view of the optical receiver. Specifically, a laser diode LD as a light source and an avalanche photodiode 26 are integrated on the silicon substrate 1, and these elements are connected by a silicon waveguide 27, so that automatic alignment is unnecessary.
  • a transmission circuit TX is electrically connected to the laser diode LD which is a light source as a signal processing circuit
  • a reception circuit RX is electrically connected to the avalanche photodiode 26, respectively.
  • These signal processing circuits are also integrated on the same substrate, thereby realizing high-speed optical transmission within the chip.
  • the transmission circuit TX includes a driver amplifier for driving the laser in addition to the signal processing.
  • the reception circuit RX includes a transimpedance amplifier that processes a signal received by the avalanche photodiode 26 in addition to the signal processing circuit.
  • the laser diode LD is used as the light source.
  • an LED since it is a short-distance signal transmission, it is not always necessary to oscillate the laser, and an LED may be used.
  • the laser diode LD is also a silicon light emitting element so that all elements can be manufactured by a silicon-germanium process.
  • a light-emitting element using a GaN-based, GaAs-based, or InP-based compound semiconductor whose light intensity and wavelength satisfy the product specifications.
  • the silicon waveguide 27 is used for the optical junction between the laser diode LD and the avalanche photodiode 26 in this embodiment, spatial optical coupling may be used.
  • Example 6 a digital signal processing circuit and a light source are also integrated on a substrate on which the avalanche photodiode 26 of Example 1 or Example 2 is formed.
  • FIG. 10 is a bird's-eye view of an optical communication transmitting / receiving circuit using the semiconductor light receiving element (avalanche photodiode) according to the present embodiment.
  • a digital signal processing circuit and a light source are also integrated on a substrate on which the avalanche photodiode 26 of the first or second embodiment is formed.
  • the difference from the fifth embodiment described above is that a transmitter / receiver for performing optical communication using an optical fiber is realized.
  • the laser diode LD serving as a light source can be manufactured by a process of forming an integrated circuit as long as it is a light emitting element realized by a silicon process.
  • a light emitting element using a compound semiconductor due to light intensity and wavelength limitations.
  • a compound semiconductor laser diode can be mounted.
  • the lens integrated avalanche photodiode and the surface emitting laser in Example 4 are used to arrange the optical fiber in a direction perpendicular to the substrate. It is within the category of the modification of the present embodiment that the coupling can be achieved.
  • this embodiment can be applied to an optical communication system using an optical fiber, and the performance and cost of the transmission / reception module for the optical communication system can be reduced.
  • DESCRIPTION OF SYMBOLS 10 ... Germanium layer, 11 ... Silicon oxide film, 12 ... p-type silicon region, 13 ... Single-crystal germanium layer.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

　絶縁膜上に異なる半導体材料で並んでいる第1アンドープ半導体領域及び第２アンドープ半導体領域とで光吸収層と増倍層とが構成されたＡＰＤを採用することにより、光吸収層と増倍層（例えば、シリコンとゲルマニウム）の界面の結晶性が良好になり、結晶欠陥に起因した暗電流が低減できる。それにより、アバランシェフォトダイオードの受光感度を向上させることができる。また、受光層と増倍層のドーピング濃度を低くできるので、ダイオードの接合容量が低減可能になり、高速動作が可能になる。

Description

半導体受光素子および光受信器
本発明は、半導体受光素子および光受信器の特性改善に関する。
　従来の半導体受光素子の一つに、ゲルマニウムを受光層として用いたアバランシェフォトダイオードがある。
従来のアバランシェフォトダイオードは、例えば非特許文献１に記載されている。非特許文献１のシリコン基板上に、電極となるシリコン層、キャリアの増倍層となるアンドープシリコン層を純に形成した後、光吸収層となるアンドープ単結晶ゲルマニウム層を設け、さらに、電極となるｐ型ゲルマニウム層を形成する。光吸収層となるアンドープ単結晶ゲルマニウム層で光が吸収されると、光のエネルギーによって電子とホールが発生し、電子は増倍層に、ホールはｐ型電極に移動する。そして、増倍層であるアンドープシリコン層に電子が到達すると、印加電圧によって電子が加速され、増倍層内で散乱される際にキャリアを次々と発生させることで、高感度の半導体受光素子を実現することができる。
Johnsi E. Bowers, Daoxin Dai, Yimin Kang, Mike Morse, "High-gain high-sensitivity resonant Ge/Si APD photodetectors", Proceeding of SPIE, Vol. 7660,  p.76603H-1-8.
　従来のアバランシェフォトダイオードの断面構造を図１１に示す。
　シリコン基板１０１の表面に高濃度ｎ型シリコン層１０２、アンドープシリコン層１０３、ｐ型シリコン層１０４、アンドープゲルマニウム層１０５、高濃度ｎ型ゲルマニウム層１０６を順次積層形成する。次に、デバイス領域以外の部分をエッチング除去した後に全体を絶縁膜１０７で覆い、電極となるコンタクトホールを形成して、高濃度ｎ型シリコン層１０２と高濃度ｐ型ゲルマニウム層１０６と接するように電極１０８、１０９をそれぞれ形成する。
　シリコン層とアンドープゲルマニウム層の積層構造をエピタキシャル成長によって順次積層形成する際に、シリコンの格子定数とゲルマニウムの格子定数との格子不整合により大きな歪が発生し、その結果、ゲルマニウムのシリコンとの界面付近に転移が発生する場合がある。そのため、アンドープゲルマニウム層１０５は、ｐ型シリコン層１０４との界面付近に結晶欠陥が多く発生する。その結果、アンドープゲルマニウム層１０５で光を吸収して発生したキャリアがｐ型シリコン層１０４に到達する前に再結合してしまい、暗電流が大幅に増大することから、アバランシェフォトダイオードの受光感度が低下する。
　この結晶欠陥を低減する方法として、アンドープゲルマニウム層１０５を形成した後に、高温での熱処理を行う方法がある。しかし、この方法では熱処理によって、高濃度ｎ型シリコン層１０２およびｐ型シリコン層１０４に含まれるドーパントが拡散し、アンドープシリコン層１０３およびアンドープゲルマニウム層１０５がドーピングされ、ドーパント濃度が上昇する。ドーピング濃度の上昇は接合容量の増加を招き、デバイス動作特性（高速応答性）を悪化させることになる。
　本発明の目的は、半導体受光素子および光受信器の受光感度および応答性を改善することにある。
　本願は上記目的が達成できる手段を複数備えているが、そのうちの代表的なもの以下の手段がある。
　基板上に形成された絶縁膜と、該絶縁膜上に設けられた第1アンドープ半導体領域及び第２アンドープ半導体領域と、前記第１アンドープ半導体領域に対して電気的に接続されているｎ型電極と、前記第２アンドープ半導体領域に対して電気的に接続されているｐ型電極とを備え、前記第１アンドープ半導体領域と前記第１アンドープ半導体領域とを異なる半導体材料で構成し、基板面内方向に並べるようにしたものがある。
　本発明によれば、半導体受光素子およびそれを用いた光受信器の受光感度および応答性を改善することができる。
実施例１に係るアバランシェフォトダイオードの断面図である。 実施例１に係るアバランシェフォトダイオードの製造工程図である。 実施例１に係るアバランシェフォトダイオードの製造工程図である。 実施例１に係るアバランシェフォトダイオードを表面側から見た鳥瞰図である。 実施例２に係るアバランシェフォトダイオードの断面図である。 実施例２に係るアバランシェフォトダイオードの製造工程図である。 実施例３に係る面入射型アバランシェフォトダイオードアレイの表面からの鳥瞰図である。 実施例４に係るアバランシェフォトダイオードの断面図である。 実施例５に係る光送受信器の鳥瞰図である。 実施例６に係る光送受信器の鳥瞰図である。 従来のアバランシェフォトダイオードの断面図である。
　以下、半導体受光素子として、アバランシェフォトダイオードを用いた実施例を説明する。
　図１、図２（ａ）～図２（ｃ）、図３（ａ）～図３（ｃ）、図４を用いて実施例１を説明する。図１は、実施例１に係るアバランシェフォトダイオードの断面図である。図２（ａ）～図２（ｃ）、図３（ａ）～図３（ｃ）は、実施例１のアバランシェフォトダイオードの製造工程図である。図４は、実施例１に係るアバランシェフォトダイオードを表面側から見た鳥瞰図である。
　半導体基板としてシリコン基板１の表面側に絶縁膜２とアンドープ単結晶シリコン層３の積層構造が形成されたＳＯＩ基板を用いる。アンドープ単結晶シリコン層３の膜厚は、１０ｎｍ以上１μｍ以下とした。下限値１０ｎｍは増倍層として実用上機能させる程度の抵抗にすることから設定し、上限値１μｍは実用的な容量とする範囲として設定した。アンドープ単結晶シリコン層３上にシリコン酸化膜からなる絶縁膜４、シリコン窒化膜からなる絶縁膜５、シリコン酸化膜からなる絶縁膜６を形成し、その後にアバランシェフォトダイオードの光吸収領域となる領域に絶縁膜の開口部を設ける（図２（ａ））。
　次に、絶縁膜の開口部で露出しているアンドープ単結晶シリコン層３の酸化を行う（図２（ｂ））。この酸化工程は、後に受光部となる領域に残ったシリコンを全て酸化するために、この領域３ｂだけあらかじめ単結晶シリコン層３を薄くしておくことで制御性を高めるものである。なお、半導体受光素子では原理的には酸化を行わずに単結晶シリコン層３のままで次の工程を行うことも可能である。なお、単結晶シリコン層３を薄くする部分３ｂを薄くし過ぎると元のアンドープ単結晶シリコン層３の膜厚ばらつきの影響でアンドープ単結晶シリコン３が全て酸化されてしまう部分が生じる可能性がある。そこで、アンドープ単結晶シリコン層３ｂの膜厚は少なくとも５ｎｍ以上とする。
　次に、シリコン酸化膜７をエッチング除去してアンドープ単結晶シリコン層３ｂを露出させた後、アンドープ単結晶シリコン・ゲルマニウム層８を形成する（図２（ｃ））。例えば、酸化膜をフッ酸水溶液によって除去した場合、その直後に純水で洗浄することにより、シリコン基板表面は水素原子で覆われた状態となる。この状態では、基板の最表面に存在するシリコン原子は水素と結合しているため、基板洗浄を行ってから成長を開始するまでの間に表面に自然酸化膜が形成されにくくなる。この洗浄による基板表面の水素終端処理に加え、さらに表面に自然酸化膜が形成されるのを防ぎ、基板の洗浄を行った後基板表面に汚染物が付着するのを防ぐため、基板を清浄な窒素中にて搬送する。以下の実施例に関しても、エピタキシャル成長前に行う基板の洗浄と搬送方法に関しては同様である。
　次いで、洗浄を行った基板をエピタキシャル装置のロードロック室内に設置し、ロードロック室の真空排気を開始する。ロードロック室の真空排気が完了した後、基板を、搬送室を経由して成長室に搬送する。基板表面に汚染物が付着するのを防ぐため、搬送室及び成長室は清浄なＮ２やＨ２などを流しておくか、高真空状態もしくは超高真空状態であることが望ましく、真空状態にする場合は、例えば圧力が１×１０－５Ｐａ程度以下であると好適である。また、成長室内で形成した単結晶層中に酸素や炭素が取り込まれることによる結晶欠陥の発生を防ぐため、搬送室や成長室に酸素や水分、または有機系の汚染物を含んだガスの混入を防ぐ必要がある。このことから、シリコン基板１の搬送は常に清浄なＮ２を供給している状態で行うか、真空で搬送を行う場合はロードロック室の圧力が１×１０－５Ｐａ程度以下になってから行うことが望ましい。アンドープ単結晶シリコン層３表面を水素終端処理しても、搬送中における表面の酸化膜形成や汚染物の付着を完全に防ぐことはできないため、エピタキシャル成長前に表面のクリーニングを行う。クリーニング方法としては、例えば真空中でシリコン基板１を加熱することによってシリコン表面の自然酸化膜を式(１)の反応によって除去することが可能となる。
　Ｓｉ＋ＳｉＯ２→２ＳｉＯ↑…（１）
　または、成長室内に清浄な水素を供給した状態で基板を加熱することによっても基板表面のクリーニングを行うことが可能である。前に述べた真空中での加熱によるクリーニングでは、基板温度が５００℃程度以上になると基板表面を終端していた水素は脱離し、基板表面のむき出しになったシリコン原子と成長室内の雰囲気中に含まれる水分や酸素が反応し、基板表面が再酸化されてしまう。そして、この酸化膜が再び還元されることにより、クリーニングと共に基板表面の凹凸が増大し、その後行うエピタキシャル成長の均一性や結晶性を悪化させるという問題がある。また、同時に成長室内の雰囲気中に含まれる炭酸ガスや有機系のガスが表面に付着することから、炭素汚染によるエピタキシャル成長層の結晶性の悪化も発生する。一方、水素を基板表面に供給した状態でシリコン基板を加熱した場合、５００℃以上の温度で水素が基板表面から脱離してしまっても、常に清浄な水素ガスが供給されているため、基板表面のシリコンと水素が結合と脱離を繰り返す。その結果、表面のシリコンは再酸化されにくくなり、クリーニング中に表面の凹凸が発生することもなく、清浄な表面状態を得ることが可能となる。
　水素雰囲気中でクリーニングを行うため、まず始めに成長室に水素ガスを供給する。このとき、水素ガスを供給する前に基板表面から水素が脱離するのを防ぐため、基板温度を水素の脱離する５００℃より低くすれば好適である。また、水素ガスの流量は制御性良くガスが供給できるように１０ｍｌ／ｍｉｎ以上とし、排気されたガスを安全に処理するためには１００ l／ｍｉｎ以下とすれば好適である。このとき、成長室内の水素ガスの分圧の下限は、基板表面に均一にガスが供給されるように１０Ｐａとし、上限は装置の安全性を保つために大気圧とすればよい。水素ガスが供給された後、基板をクリーニング温度まで加熱する。このときの加熱方法としては、加熱に際しての基板への汚染や基板内での極端な温度の違いなどがなければ、どのような機構や構造でも良い。例えばワークコイルに高周波を印加して加熱する誘導加熱や、抵抗ヒータによる加熱などが適用できるほか、特に短時間での温度制御が可能な方法として、ランプからの輻射を利用した加熱方法を用いることができる。この加熱方法はクリーニングに限らず、後述する単結晶の成長に際しての加熱に関しても同様である。
　クリーニング温度まで基板を加熱した後、所定の時間基板を加熱することにより表面の自然酸化膜や汚染物が除去できる。例えば、クリーニング温度は、クリーニングの効果が得られる温度として６００℃以上であれば良いが、エピタキシャル成長の前に形成されている表面構造へ与える影響を低減するには９００℃以下にする必要がある。また、基板表面の自然酸化膜や汚染物質の除去効率はクリーニング温度によって変化し、温度が高いほど短時間で効果が得られる。クリーニング温度が７００℃の場合、クリーニングの効果が小さいため、クリーニング時間を３０分とする必要があるのに対し、クリーニング時間を９００℃とした場合、クリーニング時間は２分以上であればよい。表面構造への影響として、例えば、基板中のドーパントの拡散による特性変動を考えると、ドーパントの拡散を抑えるためには、クリーニング温度を約８００℃以下とすることが望ましく、この時のクリーニング時間は１０分程度でよい。
　また、クリーニング温度の低温化を可能とする方法として、原子状水素を用いたクリーニングを行うこともできる。この方法では、基板表面に活性な水素原子を照射することにより、基板温度を上げなくても酸素の還元反応を生じさせることが可能となり、室温においてもクリーニング効果は得られる。原子状水素の発生方法としては、高温に加熱したタングステンなどのフィラメントに水素ガスを照射することにより熱的に水素分子を解離させる方法や、水素ガス中でプラズマを発生させて電気的に水素分子を解離させる方法や、紫外線などの照射による原子状水素の発生などが可能である。但しこの場合、フィラメントやプラズマを発生する電極周辺からの金属汚染の発生や、プラズマによる石英部品などからの汚染物の発生などに十分注意をする必要がある。各方法とも、水素原子を大量に発生させるのは非常に困難であるため、水素ガスの中で、ある割合の分子を原子状態に解離させて基板表面に照射することにより、低温化が可能となる。例えば、クリーニング時間を１０分以内とするためには、クリーニング温度を６５０℃とすればよい。
　更に、加熱を必要としない化学反応によって表面の自然酸化膜を除去することもできる。たとえばＨＦガスを供給することにより、酸化膜がエッチング反応によって除去されるため、室温で表面のクリーニングが可能となる。
　以上、エピタキシャル成長前のクリーニングについて説明を行ったが、クリーニング方法に関しては他の実施例に関しても同様である。
　クリーニングが終了した後、エピタキシャル成長を行う温度まで基板温度を下げ、エピタキシャル成長を行う温度で基板温度を安定させる時間を設ける。温度の安定化を行うステップでは、クリーニング後のシリコン基板表面を清浄な状態に保つために水素ガスを供給し続けることが望ましいが、水素ガスは基板表面を冷却する効果を持っているため、加熱条件が同じであればガスの流量に応じて基板表面温度が変化してしまう。従って、エピタキシャル成長で用いるガスの総流量と大きく異なる流量の水素ガスを供給した状態で温度が安定していても、エピタキシャル成長を開始した時点でガスの流量が変わることにより基板温度が大きく変動してしまう。この現象を防ぐため、基板温度の安定化を行うステップにおいては、その水素流量をエピタキシャル成長で用いるガスの総流量とほぼ同じ値を用いることが望ましい。また、必ずしも基板温度がエピタキシャル成長温度まで下がってから温度安定化を行うステップを設ける必要はなく、基板温度を下げながら水素ガスの流量を調整し、基板温度がエピタキシャル成長温度になった時点で水素ガスの流量が成長ガスの流量と等しくなっていれば好適であり、この場合、基板温度を下げたと同時にエピタキシャル成長を開始できるため、スループットを大幅に向上することができる。
　次いで、エピタキシャル層の原料ガスを供給することによって単結晶シリコン・ゲルマニウム層８のエピタキシャル成長を開始する。ここで使用する原料ガスとしてはシリコンやゲルマニウムと水素、塩素、フッ素などからなる化合物を用いることができる。例えば、シリコンの原料としては、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、三塩化シリコン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）などが挙げられる。また、ゲルマニウムの原料としては、例えば、モノゲルマン（ＧｅＨ４）やジゲルマン（Ｇｅ２Ｈ６）、四塩化ゲルマン（ＧｅＣｌ４）などが挙げられる。
　ここで、アンドープ単結晶シリコン・ゲルマニウム層８はアンドープ単結晶シリコン層３ｂ上だけでなく絶縁膜５上にも堆積した場合、次の酸化工程で絶縁膜５上に堆積した部分を全て酸化する必要がある。しかし、その際、全て酸化段階でガスやパーティクルが発生する可能性がある。従って、絶縁膜４の側壁や、絶縁膜５上にはアンドープシリコン・ゲルマニウムを堆積させず、アンドープ単結晶シリコン層３ｂ上のみに選択的にエピタキシャル成長すれば好適である。シリコン酸化膜上では、シリコンの原料ガスと表面分子が反応して以下のような反応が生じる。例えば、シリコンの原料ガスとしてジシラン（Ｓｉ２Ｈ６）を用いたとき、
　Ｓｉ２Ｈ６　＋　２ＳｉＯ２　→　４ＳｉＯ↑　＋　３Ｈ２↑　…（２）
　また、シリコンの原料ガスとしてモノシラン（ＳｉＨ４）を用いたとき、
　ＳｉＨ４　＋　ＳｉＯ２　→　２ＳｉＯ↑　＋　２Ｈ２↑　…（３）
　さらに、ジクロルシラン（ＳｉＨ２Ｃｌ２）を原料ガスとして用いたとき、
　ＳｉＨ２Ｃｌ２　＋　ＳｉＯ２　→　２ＳｉＯ↑　＋　２ＨＣｌ↑　…（４）
といった還元反応が生じる。
　また、ゲルマニウムの原料ガスであるゲルマン（ＧｅＨ４）についても同様である。ゲルマニウムに関しての還元反応は、
　ＧｅＨ４　＋　ＳｉＯ２　→　ＳｉＯ↑　＋　ＧｅＯ↑　＋　２Ｈ２↑　…（５）
となる。
　上記の還元反応は数多くの反応のうちの一部であり、この他にも原料ガスが分解してエネルギーが高い状態になったラジカル分子と酸化膜との還元反応なども存在する。その結果、酸化膜上では上記還元反応によるエッチングと原料ガスが分解して生じる堆積とが同時に進行しており、成長温度及び圧力に依存してエッチングと堆積の大小関係が変化する。
　また、絶縁膜５としてシリコン窒化膜を用いた場合、上記の還元反応が利用できないため、原料ガスに加えて、塩素ガス（Ｃｌ）や塩化水素ガス（ＨＣｌ）といったハロゲン系のガスを添加して、シリコン層自体のエッチングを行う。その反応には、
　Ｓｉ　＋　２Ｃｌ２　→　ＳｉＣｌ４↑　…（６）
　Ｓｉ　＋　２ＨＣｌ　→　ＳｉＨ２Ｃｌ２↑　…（７）
といったものがある。以上の反応が同時に進行する結果、選択性が維持されている状態では、シリコン窒化膜上にシリコンは堆積しない。
　アンドープ単結晶シリコン・ゲルマニウム層８中のゲルマニウム組成比は、シリコンの原料ガスとゲルマニウムの原料ガスの流量比を変化させることで制御できる。後の工程でシリコンのみを選択させるためにはゲルマニウム組成比は高い方が好適だが、ゲルマニウム組成比が高すぎると表面モフォロジーが悪化したり、結晶欠陥が発生することから、実際にはゲルマニウム組成比が３５％程度であればよい。また、アンドープ単結晶シリコン・ゲルマニウム層８の膜厚は、ゲルマニウム組成比に応じた結晶性が維持できる臨界膜厚以下であれば良い。具体的には、ゲルマニウム組成比が３５％であれば約１００ｎｍ以下、ゲルマニウム組成比が２０％であれば１μｍ以下となる。このとき、結晶性の良いアンドープ単結晶シリコン・ゲルマニウム層８を形成するために、エピタキシャル成長温度を下げる。その際、反応性が高く、成長温度が下げられるジシランやモノシランとゲルマン等の原料ガスを用い、温度範囲としては、原料ガスが熱的に分解を始める５００℃以上で、上限は良好な表面モフォロジーが保たれる６５０℃以下であれば好適である。この温度範囲で、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限はエピタキシャル成長装置の安全性を確保するために大気圧以下であれば好適である。
　次いで、アンドープ単結晶シリコン・ゲルマニウム層８の酸化を行う。このプロセスは、シリコン・ゲルマニウムを酸化するとシリコンが優先的に酸化され、シリコン・ゲルマニウム層８中のゲルマニウム組成比が高くなる酸化濃縮と呼ばれる現象を利用して、アンドープ単結晶シリコン・ゲルマニウム層８からシリコン酸化膜１１の下にアンドープ単結晶ゲルマニウム層１０を形成するものである。シリコンの酸化と同様にウェット酸化でもドライ酸化でも良いが、Ｇｅ組成比に応じて酸化温度の上限を決める必要がある。シリコンは融点が約１４１０℃であるのに対し、Ｇｅの融点は約９４０℃であるため、酸化が進行してＧｅ組成比が高くなるにつれて融点が低下する。
　また、図２（ｃ）には図示していないが、アンドープ単結晶シリコン・ゲルマニウム層８に含まれるＧｅが酸化性雰囲気に直接触れていると、ＧｅＯｘなどの不安定な物質が生成されて脱離してしまう恐れがあるため、アンドープ単結晶シリコン・ゲルマニウム層８の表面にはアンドープ単結晶シリコン層を形成しておくことが望ましい。このとき、アンドープ単結晶シリコン・ゲルマニウム層８の表面を確実に保護するためにはアンドープ単結晶シリコン層には高い膜厚均一性が求められる。均一な膜厚が得られる条件であれば、アンドープ単結晶シリコン層の膜厚は、最表面を安定なシリコン酸化膜で覆うことができる１ｎｍ以上であればよい。また、アンドープ単結晶シリコン層が厚すぎると酸化濃縮を行う時間が長くなり、スループットが著しく低下するため、アンドープ単結晶シリコン層８の膜厚は５０ｎｍ程度以下であれば良い。アンドープ単結晶シリコン・ゲルマニウム層８を酸化すると表面にシリコン酸化膜１１が形成され、アンドープ単結晶シリコン・ゲルマニウム層８中のＧｅ組成比が高くなるため、例えば１０５０℃で酸化を始めた場合、Ｇｅ組成比が６０％程度まで高くなると融点に近くなるため、酸化温度を９００℃まで下げることで、結晶を保ちながら酸化を継続することができる。理想的には、アンドープ単結晶シリコン・ゲルマニウム層８に含まれていたシリコンが全て酸化されるとアンドープ単結晶ゲルマニウム１０が形成されるが、実際にはアンドープ単結晶シリコン・ゲルマニウム層８の膜厚やゲルマニウム組成比の不均一性によって完全にシリコンだけを選択的に酸化することは困難である。また、アンドープ単結晶シリコン・ゲルマニウム層８のシリコンを全て酸化した後もさらに酸化を継続すると、ゲルマニウムが酸化され始め、不安定なＧｅＯｘが形成されて欠陥が発生するため、必要以上に酸化を行うことは避けなければならない。アンドープ単結晶シリコン・ゲルマニウム層８中のシリコンが完全に酸化される前であっても、シリコン酸化膜１１とアンドープ単結晶シリコン・ゲルマニウム層８の界面でシリコンが優先的に酸化されてＧｅ組成比は高くなるため、酸化濃縮で形成されたアンドープ単結晶ゲルマニウム層１０は、表面のゲルマニウム組成比がおおよそ９０％以上となっている状態を指しているものとする。以下の実施例においても、酸化濃縮後のアンドープ単結晶ゲルマニウム層１０中のゲルマニウム組成比については同様である。酸化濃縮後にフォトリソグラフィーを用いてマスクを形成した後、アンドープ単結晶シリコン層９のアンドープ単結晶ゲルマニウム層１０との界面付近にｐ型不純物をイオン注入し、活性化アニールを行うことでｐ型シリコン領域１２を形成する（図３（ａ））。
　また、シリコン酸化膜２上でアンドープ単結晶シリコン・ゲルマニウム層８からのゲルマニウムの酸化濃縮を行うことで形成されたアンドープ単結晶ゲルマニウム層１０に面内に引っ張り歪を印加すれば好適である。シリコン酸化膜２は熱膨張係数が０．５×１０－６／℃であり、高温の熱処理である酸化を行ってもあまり膨張しないが、ゲルマニウムは酸化膜と比較して熱膨張係数が６．１×１０－６／℃と大きいため、酸化を行っている状態では膨張している。この高温状態では、単結晶ゲルマニウム層１０の歪が緩和しているが、酸化後に冷却する過程で酸化膜はあまり縮まず、逆に単結晶ゲルマニウムっ層１０は大きく縮もうとするため、シリコン酸化膜と接した部分でそれ以上縮むことができずに、面内に引っ張り歪が残存する。単結晶ゲルマニウム層１０に引っ張り歪が残っているとバンドギャップが減少するため、歪んだ単結晶ゲルマニウム層１０を光の吸収層にした場合、エネルギーが低い光、つまり波長の長い光に対しての感度が向上する。その結果、光通信で一般的に用いられている波長が１．５５μｍの光に対しても十分な受光感度が得られる。
　次いで、酸化濃縮で形成したシリコン酸化膜１１をエッチング除去し、露出したアンドープ単結晶ゲルマニウム層１０上にアンドープ単結晶ゲルマニウム層を再成長し、シリコン酸化膜２上にアンドープ単結晶ゲルマニウム層１３を形成する。ここで使用する原料ガスとしてはゲルマニウムと水素、塩素、フッ素などからなる化合物を用いることができる。例えば、モノゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）、四塩化ゲルマン（ＧｅＣｌ４）などが挙げられるが、このほかのガスに関しても使用方法は同様である。以下、モノゲルマンを原料ガスとして用いた場合に付き、説明する。エピタキシャル成長を行う温度範囲は、モノゲルマンが基板表面で反応を起こす３００℃以上である。また、ゲルマニウムの融点以下で成長を行う必要があるため、成長温度の上限として９４０℃以下であればよい。この温度範囲で、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。また、ゲルマンの還元反応とハロゲン系のエッチングガスを利用することで、アンドープ単結晶シリコン・ゲルマニウム層８の場合と同様に、絶縁膜４の側壁や絶縁膜５の表面にはゲルマニウムを堆積させずに、アンドープ単結晶ゲルマニウム層１０上のみにアンドープ単結晶ゲルマニウムを選択成長させ、アンドープ単結晶ゲルマニウム層１３を形成する。以下の実施例においても、アンドープ単結晶ゲルマニウムのエピタキシャル成長条件に関しては同様である。
　そして、表面に絶縁膜１４を堆積し、アンドープ単結晶ゲルマニウム層１３上のみに電極と接続するための開口部を形成し、その開口部のみに高濃度ｐ型単結晶ゲルマニウム層１５を形成する。なお、ｐ型ドーピングを行うためには、ゲルマニウムの原料ガスにｐ型ドーピングガスを同時に添加すればよく、ｐ型ドーピングガスとしては、３族元素と水素、塩素、フッ素などからなる化合物を用いることができ、例えば、ジボラン（Ｂ２Ｈ６）が挙げられる。エピタキシャル成長を行う条件は、アンドープゲルマニウムと同様である。ドーピング濃度は、ドーピングガスの流量によって制御でき、例えば１×１０２０ｃｍ－３のｐ型ドーピングを行うためには、ジボランの流量を０．１ｍｌ／ｍｉｎとすればよい。（図３（ｂ））。
　さらに、表面に絶縁膜１６を形成し、電極形成のための開口部を設け、各領域に電極を形成する。具体的には、ニッケル等の電極材料を堆積し、アニールを行うことで金属とゲルマニウムの合金であるジャーマナイドを形成し、接触抵抗の少ないｐ型電極１８を形成する（図１）。なお、高濃度ｐ型単結晶シリコン層を高濃度ｐ型単結晶ゲルマニウム層１５の上に高濃度ｐ型シリコン層を設けて、シリサイドでｐ型電極１８を形成してもよい。
　また、絶縁膜４，５，１６を部分的に除去して開口部を設け、その開口部からアンドープ単結晶シリコン層９へ高濃度にｎ型ドーパントを注入し、高濃度ｎ型シリコン層１７を設け、金属と高濃度ｎ型シリコンを反応させてシリサイドを形成することで、接触抵抗の低いｎ電極１９を実現する。
　以上、説明を簡便にするためにドーピングの有無によって高濃度ｐ型単結晶ゲルマニウム層１５、アンドープ単結晶ゲルマニウム層１３、高濃度ｐ型単結晶シリコン領域１２、アンドープ単結晶シリコン層９、高濃度ｎ型シリコン層１７としているが、実際には熱処理によりドーパントやゲルマニウムが少なからず拡散するため、ドーピング濃度やゲルマニウム組成比のプロファイルを見るとなだらかに変化する遷移領域が各界面に存在する構造も含むものである。また、アンドープ層内のドーピング濃度は容量を下げるためにはできるだけ低いことが望ましいが、エピタキシャル成長においてドーパントのバックグラウンドが必ず存在するため、ドーピング濃度が１×１０１７ｃｍ－３以下の状態をアンドープとする。これらに関しては、他の実施例に関しても同様である。
　実施例１のアバランシェフォトダイオードの動作を、図４を用いて説明する。光ファイバーや導波路から受光部となるアンドープ単結晶ゲルマニウム層１３に光が入射されるとホールと電子が生成され、ホールと電子はそれぞれｐ電極１８、ｎ電極１９に向かって拡散する。ｐ型電極１８とｎ型電極１９は逆バイアスが印加されており、アンドープ単結晶シリコン層９中には大きな電界が発生しているため、電子が増倍層であるアンドープ単結晶シリコン層９に到達すると電界によって加速され、次々とキャリアを発生させ、基板に対して並行にキャリアが走行する構造となっている。
　以上、本実施例によれば、シリコン酸化膜２上にアンドープ単結晶シリコン９とアンドープ単結晶ゲルマニウム１３を形成することが可能となることから、結晶性能良い単結晶ゲルマニウムと単結晶シリコンの界面を形成することが可能となり、従来の結晶欠陥に依る暗電流を大幅に低減し、受光感度を向上することができる。
　また、アバランシェフォトダイオードの接合面積は、アンドープ単結晶シリコンとアンドープ単結晶ゲルマニウムの接合面積で決定されるため、従来のフォトリソグラフィーとエッチングによって形成していた素子サイズと比べて大幅に縮小することが可能となり、接合容量の低減によって高周波特性が格段に向上できる。
　実施例２と実施例１との違いはｐ型シリコン領域の形成方法である。本実施例２ではエピタキシャル成長のみでｐ型シリコン領域を形成する。
　図５は実施例２に係るアバランシェフォトダイオード断面図である。図６（ａ）～（ｄ）は、実施例２に係るアバランシェフォトダイオード製造工程図である。実施例1と同一の符号は同一の構成を示す。
　実施例１と同様にアンドープ単結晶シリコン層３ａ、３ｂを形成した後、エピタキシャル成長によってｐ型シリコン・ゲルマニウム層２０を形成する（図６（ａ））。ｐ型ドーピングに関しては、実施例１の高濃度ｐ型ゲルマニウム層の形成と同様に、シリコンとゲルマニウムの原料ガスにｐ型ドーピングガスを添加する。ドーピング濃度は、ドーピングガスの流量によって制御でき、例えば１×１０１９ｃｍ－３のｐ型ドーピングを行うためには、ジボランの流量を０．０１ｍｌ／ｍｉｎとすればよい。
　次いで、酸化濃縮を行うことで、ｐ型ゲルマニウム層２１が形成されるのと同時に、酸化中の熱処理によってｐ型シリコン・ゲルマニウム層２０中のドーパントがアンドープ単結晶シリコン層３ａ中に拡散し、ｐ型単結晶シリコン領域２２が形成される（図６（ｂ））。以降の工程は実施例1と同様であり、アンドープ単結晶ゲルマニウム層１３を成長し（図６（ｃ））、表面に絶縁膜とその開口部を形成し、ｐ型電極を形成するためのｐ型ゲルマニウム層１５を形成する（図６（ｄ））。
　本実施例により、実施例１と同様の効果が得られるだけでなく、さらに、ｐ型シリコン領域を形成するためにフォトリソグラフィーとイオン注入を用いる必要が無いため、工程の簡略化によるスループットの向上とコスト低減が可能となる。
　図７は実施例３を示す面入射型アバランシェフォトダイオードアレイの表面からの鳥瞰図である。実施例３は、実施例１もしくは実施例２のアバランシェフォトダイオードを複数並列に配置し、光の入射方向を基板に対して垂直にしたアバランシェフォトダイオードアレイである。
　アバランシェフォトダイオードの構成要素である、光吸収層となるアンドープ単結晶ゲルマニウム層と増倍層となるアンドープ単結晶シリコン層を交互に配置して複数形成し、ｐ型電極１８とｎ型電極１９をそれぞれ形成する際に電極の取り出し方向を変え、ｐ型電極２３とｎ型電極２４を反対側に形成する。こうすることで、アバランシェフォトダイオードに入射した光が生成するホールと電子が増倍層へ到達するまでの距離を増やさずに、大面積の素子を形成することができるため、基板に対して垂直方向に光ファイバーを配置させることが可能となる。並列数を増やすことで、例えば１００～５００μｍといった大面積のアバランシェフォトダイオードが実現できる。
　実施例３は、実施例１や実施例２と同様の効果を得ることができるだけでなく、さらに、面入射型のアバランシェフォトダイオードが実現できるため、光ファイバーから光を入射させるときの調芯作業が容易になる。
　実施例４は、実施例１もしくは実施例２のアバランシェフォトダイオードのシリコン基板１の裏面にレンズを形成し、裏面から光を入射させることを可能にしたものである。図８は、実施例４に係るアバランシェフォトダイオードの断面図である。
　実施例１もしくは実施例２のアバランシェフォトダイオードを形成した後、シリコン基板１の裏面のうち、受光部となる単結晶ゲルマニウム層１３と対向する領域にフォトリソグラフィーとエッチングによってレンズ２５を形成する。この集積レンズを形成することで、裏面から入射した光のビームサイズを絞ることができ、光ファイバーとの調芯作業が容易になる。
　実施例４は、実施例１や実施例２と同様の効果を得ることができるだけでなく、さらに、裏面入射型のアバランシェフォトダイオードが実現できるため、本受光器を単体で使用する際、光ファイバーから光を入射させるときの調芯作業が容易になる。
　実施例５は、実施例１もしくは実施例２のアバランシェフォトダイオード２６を形成する基板上に、デジタル信号処理回路と光源をも集積したものである。図９は光受信器の鳥瞰図である。具体的にはシリコン基板１上に光源としてのレーザダイオードＬＤとアバランシェフォトダイオード２６とを集積し、これらの素子をシリコン導波路２７で接続することで自動調芯不要な構造とした。
　さらに、信号処理回路として光源であるレーザダイオードＬＤには送信回路ＴＸ、アバランシェフォトダイオード２６には受信回路ＲＸがそれぞれ電気的に接続されている。そして、これらの信号処理回路も同じ基板の上に集積することで、チップ内での高速光伝送が実現できる。ここで、送信回路ＴＸは、信号処理に加え、レーザーを駆動するためのドライバアンプを含む。同様に、受信回路ＲＸは、信号処理回路に加え、アバランシェフォトダイオード２６で受信した信号を処理するトランスインピーダンスアンプを含む。
　本実施例では、光源としてレーザダイオードＬＤを採用したが、近距離の信号伝達であるため必ずしもレーザー発振する必要は無く、ＬＥＤでも良い。
　さらに、本実施例では、全ての素子をシリコン・ゲルマニウム系のプロセスで製造できるように、レーザダイオードＬＤもシリコン発光素子を用いた。しかし、製品仕様を満たす光強度や、波長が適合するＧａＮ系、ＧａＡｓ系、ＩｎＰ系の化合物半導体を用いた発光素子を使用することも可能である。
　また、本実施例のレーザダイオードＬＤとアバランシェフォトダイオード２６との光接合に、シリコン導波路２７を用いたが、空間的な光結合でもよい。
　実施例６は、実施例１もしくは実施例２のアバランシェフォトダイオード２６を形成する基板上に、デジタル信号処理回路と光源をも集積したものである。図１０は本実施例に係る半導体受光素子（アバランシェフォトダイオード）を用いた光通信送受信回路の鳥瞰図である。
　実施例６は、実施例１もしくは実施例２のアバランシェフォトダイオード２６を形成する基板上にデジタル信号処理回路と光源をも集積したものである。上述した実施例５と異なるのは、光ファイバーを用いた光通信を行うための送受信器を実現したものである。
　実施例１もしくは実施例２のアバランシェフォトダイオードを形成するプロセスを、信号処理を行う送信回路と受信回路を形成するプロセスに挿入することで、同一基板上で信号処理部と光による信号伝送を実現する。光源となるレーザダイオードＬＤは、シリコンプロセスで実現した発光素子であれば集積回路を形成するプロセスですべて作製することが可能となるが、光の強度や波長の制限から化合物半導体を用いた発光素子を使用する場合は、化合物半導体のレーザダイオードを積載することもできる。
　また、実施例１もしくは実施例２の光源とアバランシェフォトダイオード２６に代え、実施例４のレンズ集積型アバランシェフォトダイオードと面出射型レーザーにすることで、基板に対して垂直な方向に光ファイバーを配置させて結合を取ることが可能となることは本実施例の変形例の範疇である。
　本実施例により、実施例１や実施例２の効果に加え、光ファイバーを用いた光通信システムに適用することができ、光通信システム用送受信モジュールの高性能化と低コスト化が可能となる。
１…シリコン基板、２…絶縁膜、３…単結晶シリコン層、４…絶縁膜、５…絶縁膜、６…絶縁膜、７…絶縁膜、８…シリコン・ゲルマニウム層、９…単結晶シリコン層、１０…ゲルマニウム層、１１…シリコン酸化膜、１２…ｐ型シリコン領域、１３…単結晶ゲルマニウム層。１４…絶縁膜、１５…高濃度ｐ型単結晶ゲルマニウム層、１６…絶縁膜、１７…高濃度ｎ型シリコン層、１８…ｐ型電極、１９…ｎ電極

Claims (11)

  1. 　基板上に形成された絶縁膜と、
    　該絶縁膜上に設けられた第1アンドープ半導体領域及び第２アンドープ半導体領域と、
    　前記第１アンドープ半導体領域に対して電気的に接続されているｎ型電極と、
    　前記第２アンドープ半導体領域に対して電気的に接続されているｐ型電極と、を備え、
    　前記第１アンドープ半導体領域と前記第１アンドープ半導体領域とは異なる半導体材料で構成され、基板面内方向に並んでいることを特徴とする半導体受光素子。
  2. 　請求項１において、
    　前記第１アンドープ半導体領域と前記第１アンドープ半導体領域とは、前記基板面内方向で第１ｐ型半導体領域を介して接していることを特徴とする半導体受光素子。
  3. 　請求項１において、
    　前記第1アンドープ半導体領域と前記第1ｐ型半導体領域とは前記基板面に対してテーパな第1界面を備えていることを特徴とする半導体受光素子。
  4. 　請求項３において、
    　前記第1ｐ型半導体領域と前記第２アンドープ半導体領域とは前記基板面に対してテーパな第２界面を備えていることを特徴とする半導体受光素子。
  5. 　請求項１において、
    　前記第１アンドープ半導体領域を光吸収層とし、
    　前記第２アンドープ半導体領域を増倍層とするアバランシェフォトダイオードであることを特徴とする半導体受光素子。
  6. 　請求項１において、
    　前記第１アンドープ半導体領域が単結晶ゲルマニウムであり、
    　前記第２アンドープ半導体領域が単結晶シリコンであることを特徴とする半導体受光素子。
  7. 　請求項１において、
    　前記第１ｐ型半導体領域が単結晶ゲルマニウムと単結晶シリコンを含むことを特徴とする半導体受光素子。
  8. 　請求項１において、
    　面受光型であることを特徴とするであることを特徴とする半導体受光素子。
  9. 　請求項１において、
    　前記基板の裏面にレンズ構造を有し、
    　光信号が基板の裏面から入射されることを特徴とする半導体受光素子。
  10. 　シリコン導波路と半導体受光素子とが同一基板上に搭載された光受信器において、
    　前記半導体受光素子は、基板上に形成された絶縁膜と、該絶縁膜上に設けられた第1アンドープ半導体領域及び第２アンドープ半導体領域と、前記第１アンドープ半導体領域に対して電気的に接続されているｎ型電極と、前記第２アンドープ半導体領域に対して電気的に接続されているｐ型電極と、を備え、
    　前記第１アンドープ半導体領域と前記第１アンドープ半導体領域とは異なる半導体材料で構成され、基板面内方向に並んでおり、光信号が前記シリコン導波路から前記第１アンドープ半導体領域に入力されることを特徴とする光受信器。
  11. 　半導体受光素子と、レーザダイオードと、信号処理回路が同一基板上に形成された光受信器において、
    　前記半導体受光素子は、基板上に形成された絶縁膜と、該絶縁膜上に設けられた第1アンドープ半導体領域及び第２アンドープ半導体領域と、前記第１アンドープ半導体領域に対して電気的に接続されているｎ型電極と、前記第２アンドープ半導体領域に対して電気的に接続されているｐ型電極と、を備え、
    　前記第１アンドープ半導体領域と前記第１アンドープ半導体領域とは異なる半導体材料で構成され、基板面内方向に並んでおり、光ファイバから前記第１のアンドープ半導体領域に入力されることを特徴とする光受信器。
PCT/JP2012/000364 2012-01-23 2012-01-23 半導体受光素子および光受信器 WO2013111173A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2012/000364 WO2013111173A1 (ja) 2012-01-23 2012-01-23 半導体受光素子および光受信器
US14/374,193 US20150001581A1 (en) 2012-01-23 2012-01-23 Semiconductor light receiving element and light receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/000364 WO2013111173A1 (ja) 2012-01-23 2012-01-23 半導体受光素子および光受信器

Publications (1)

Publication Number Publication Date
WO2013111173A1 true WO2013111173A1 (ja) 2013-08-01

Family

ID=48872957

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000364 WO2013111173A1 (ja) 2012-01-23 2012-01-23 半導体受光素子および光受信器

Country Status (2)

Country Link
US (1) US20150001581A1 (ja)
WO (1) WO2013111173A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032722A (ja) * 2013-08-05 2015-02-16 日本電信電話株式会社 光素子およびその製造方法
WO2015097764A1 (ja) * 2013-12-25 2015-07-02 株式会社日立製作所 受光装置及びそれを用いた光送受信システム
JP2015179749A (ja) * 2014-03-19 2015-10-08 株式会社日立製作所 半導体光素子
JP2017147352A (ja) * 2016-02-18 2017-08-24 沖電気工業株式会社 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680131B2 (en) * 2015-07-27 2020-06-09 Hewlett Packard Enterprise Development Lp Doped absorption devices
KR101978913B1 (ko) * 2015-11-16 2019-05-16 한국전자통신연구원 다채널 광 수신기 및 그의 제조 방법
US12100773B2 (en) * 2017-05-15 2024-09-24 Rockley Photonics Limited Avalanche photodiode structure
GB2562481B (en) * 2017-05-15 2020-04-01 Rockley Photonics Ltd Germanium-based avalanche photodiode structure coupled to Si-waveguide
US11164986B2 (en) * 2017-09-06 2021-11-02 Nippon Telegraph And Telephone Corporation Avalanche photodiode and method of manufacturing the same
US11342472B2 (en) 2020-06-15 2022-05-24 Hewlett Packard Enterprise Development Lp Temperature insensitive optical receiver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975656A (ja) * 1982-10-25 1984-04-28 Agency Of Ind Science & Technol 半導体集積回路構造
JP2009176835A (ja) * 2008-01-22 2009-08-06 Oki Semiconductor Co Ltd 紫外線センサおよびその製造方法
JP2011023382A (ja) * 2009-07-13 2011-02-03 Kanazawa Univ アバランシェフォトダイオード
WO2011083657A1 (ja) * 2010-01-07 2011-07-14 株式会社日立製作所 アバランシェフォトダイオード及びそれを用いた受信機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252852A (en) * 1989-03-14 1993-10-12 Fujitsu Limited Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration
US6921490B1 (en) * 2002-09-06 2005-07-26 Kotura, Inc. Optical component having waveguides extending from a common region
US7397101B1 (en) * 2004-07-08 2008-07-08 Luxtera, Inc. Germanium silicon heterostructure photodetectors
US8639065B2 (en) * 2010-06-18 2014-01-28 Kotura, Inc. System having avalanche effect light sensor with enhanced sensitivity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975656A (ja) * 1982-10-25 1984-04-28 Agency Of Ind Science & Technol 半導体集積回路構造
JP2009176835A (ja) * 2008-01-22 2009-08-06 Oki Semiconductor Co Ltd 紫外線センサおよびその製造方法
JP2011023382A (ja) * 2009-07-13 2011-02-03 Kanazawa Univ アバランシェフォトダイオード
WO2011083657A1 (ja) * 2010-01-07 2011-07-14 株式会社日立製作所 アバランシェフォトダイオード及びそれを用いた受信機

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AARON R. HAWKINS ET AL.: "High gain-bandwidth- product silicon heterointerface photodetector", APPLIED PHYSICS LETTERS, vol. 70, 1997, pages 303 - 305, XP012018176 *
G. DEHLINGER ET AL.: "High-Speed Germanium-on- SOI Lateral PIN Photodiodes", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 16, no. 11, November 2004 (2004-11-01), pages 2547 - 2549, XP011120375 *
JOHN E. BOWERS ET AL.: "High-gain high-sensitivity resonant Ge/Si APD photodetectors", PROCEEDINGS OF SPIE, vol. 7660, 2010, pages 76603H-1 - 76603H-8, XP055081673 *
Y.KANG ET AL.: "Monolithic germanium/silicon avalanche photodiodes with 340 GHz gain- bandwidth product", NATURE PHOTONICS, vol. 3, no. 1, January 2009 (2009-01-01), pages 59 - 63, XP055081675 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032722A (ja) * 2013-08-05 2015-02-16 日本電信電話株式会社 光素子およびその製造方法
WO2015097764A1 (ja) * 2013-12-25 2015-07-02 株式会社日立製作所 受光装置及びそれを用いた光送受信システム
JP2015179749A (ja) * 2014-03-19 2015-10-08 株式会社日立製作所 半導体光素子
JP2017147352A (ja) * 2016-02-18 2017-08-24 沖電気工業株式会社 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法

Also Published As

Publication number Publication date
US20150001581A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
WO2013111173A1 (ja) 半導体受光素子および光受信器
US6905972B2 (en) Semiconductor device and method for manufacturing the same
JP5917978B2 (ja) 半導体装置及びその製造方法
US20140254620A1 (en) High-Concentration Active Doping in Semiconductors and Semiconductor Devices Produced by Such Doping
JP6091273B2 (ja) 半導体装置とその製造方法
US9735311B2 (en) Method for producing semiconductor light receiving device
JPH06151394A (ja) 半導体基板表面もしくは薄膜表面のドライ洗浄法
KR100206079B1 (ko) 실리콘 감광소자
US4988642A (en) Semiconductor device, manufacturing method, and system
JP6033714B2 (ja) 半導体光素子およびその製造方法
KR20120069127A (ko) 아발란치 포토다이오드의 제조방법
US8575010B2 (en) Method for fabricating a semiconductor substrate
JPWO2013111173A1 (ja) 半導体受光素子および光受信器
CN111430499A (zh) 光电集成器件及其制备方法
WO2016151759A1 (ja) 半導体光素子およびその製造方法
CN110061416B (zh) 半导体激光器非吸收窗口及其制备方法和半导体激光器
Park et al. High concentration phosphorus doping in Ge for CMOS-integrated laser applications
CN111430398A (zh) 一种基于应变的光集成器件结构
JP2010074016A (ja) 半導体装置およびその製造方法
JP6228873B2 (ja) 半導体光素子の製造方法
CN111430399A (zh) 一种基于应变的光集成器件及其制备方法
CN111354826A (zh) 一种Si基改性Ge单片同层光电集成器件
JP3854086B2 (ja) 半導体受光素子
JP6509455B1 (ja) Ｉｉｉ―ｖ族化合物半導体装置の製造方法
JP2009272543A (ja) フォトダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12866749

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013554981

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14374193

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12866749

Country of ref document: EP

Kind code of ref document: A1