CN111430399A - 一种基于应变的光集成器件及其制备方法 - Google Patents

一种基于应变的光集成器件及其制备方法 Download PDF

Info

Publication number
CN111430399A
CN111430399A CN201811562416.7A CN201811562416A CN111430399A CN 111430399 A CN111430399 A CN 111430399A CN 201811562416 A CN201811562416 A CN 201811562416A CN 111430399 A CN111430399 A CN 111430399A
Authority
CN
China
Prior art keywords
layer
region
epitaxial layer
growing
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811562416.7A
Other languages
English (en)
Inventor
尹晓雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Cresun Innovation Technology Co Ltd
Original Assignee
Xian Cresun Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Cresun Innovation Technology Co Ltd filed Critical Xian Cresun Innovation Technology Co Ltd
Priority to CN201811562416.7A priority Critical patent/CN111430399A/zh
Publication of CN111430399A publication Critical patent/CN111430399A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明涉及一种基于应变的光集成器件及其制备方法。该制备方法包括：在硅衬底上生长硅外延层；在所述硅外延层上刻蚀第一沟槽形成第一外延层区域以及第二外延层区域；在所述第二外延层区域刻蚀第二沟槽形成第一外延层子区域以及第二外延层子区域；在所述第一外延层子区域以及所述第二外延层子区域中分别制备NMOS器件以及PMOS器件；在所述第一外延层区域中制备LED、波导以及探测器；在所述NMOS器件、PMOS器件、波导以及探测器生长应力氮化硅膜最终形成基于应变的光集成器件。本发明将LED、波导、探测器、NMOS器件以及PMOS器件集成到一块衬底上集成到一块衬底上制作形成基于应变的光集成器件，器件结构新颖兼容性好、器件集成度高、工艺成本低。

Description

一种基于应变的光集成器件及其制备方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种基于应变的光集成器件及其制备方法。
背景技术
光电探测器是利用半导体材料的光电导效应制成的一种光探测器件。光电探测器在军事和国民经济的各个领域有广泛用途。在可见光或近红外波段主要用于射线测量和探测、工业自动控制、光度计量等；在红外波段主要用于导弹制导、红外热成像、红外遥感等方面。
随着大规模集成电路技术的发展，器件特征尺寸不断减小，集成规模越来越大，信息处理能力不断增强，如何在单个芯片上实现光电探测器件即光器件和MOS器件的集成成为亟待解决的问题。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于应变的光集成器件及其制备方法。
具体地，本发明一个实施例提出的一种基于应变的光集成器件的制备方法，包括：
在硅衬底上生长硅外延层；
在所述硅外延层上刻蚀第一沟槽形成第一外延层区域以及第二外延层区域；
在所述第二外延层区域刻蚀第二沟槽形成第一外延层子区域以及第二外延层子区域；
在所述第一外延层子区域以及所述第二外延层子区域中分别制备NMOS器件以及PMOS器件；
在所述第一外延层区域中制备LED、波导以及探测器；
在所述NMOS器件、PMOS器件、波导以及探测器生长应力氮化硅膜最终形成基于应变的光集成器件。
在本发明的一个实施例中，在硅衬底上生长硅外延层，包括：
选取硅衬底；
在所述硅衬底上生长掺杂浓度为1016cm-3的P型硅外延层1016cm-3。在本发明的一个实施例中，在所述第二外延层区域刻蚀第二沟槽形成第一外延层子区域以及第二外延层子区域之后，还包括：
在250～450℃温度下，利用低温等离子体增强化学气相淀积工艺在所述第一沟槽、所述第一外延层区域、所述第一外延层子区域、所述第二外延层子区域以及所述第二沟槽上淀积厚度为10～20nm的第一氧化层。
在本发明的一个实施例中，在所述第一外延层子区域以及所述第二外延层子区域中分别制备NMOS器件以及PMOS器件，包括：
在200～300℃温度下，利用离子注入工艺对所述第二外延层子区域进行P离子注入形成浓度为1016cm-3的n阱；
在200～300℃温度下，利用离子注入工艺对所述n阱进行B离子注入，形成掺杂浓度均为1020cm-3的第一源区以及第一漏区；
在200～300℃温度下，利用离子注入工艺对所述第一外延层子区域进行P离子注入，形成掺杂浓度均为1020cm-3的第二源区以及第二漏区；
在所述n阱以及所述第一外延层子区域上的第一氧化层上分别制备厚度均为50～60nm的第一多晶硅栅以及第二多晶硅栅；
利用电子束蒸发工艺在所述第一源区和所述第一漏区上生长厚度为70～80nm金属Al，利用刻蚀工艺选择性刻蚀金属Al，形成第一电极；
利用电子束蒸发工艺在所述第二源区和所述第二漏区上生长厚度为70～80nm金属Al，利用刻蚀工艺选择性刻蚀金属Al，形成第二电极。
在本发明的一个实施例中，在所述第一外延层区域中制备LED、波导以及探测器，包括：
利用刻蚀工艺刻蚀所述第一外延层区域形成第三外延层；
在所述第三外延层上依次生长第一Ge层、第一本征Ge层、本征GeSn合金层、第二本征Ge层、第二Ge层、n型Si层以及第二氧化层；
利用干法刻蚀工艺，刻蚀所述第一本征Ge层、所述本征GeSn合金层、所述第二本征Ge层、所述第二Ge层、所述n型Si层以及所述第二氧化层分别形成LED、波导、探测器。
在本发明的一个实施例中，在所述第三外延层上依次生长第一Ge层、第一本征Ge层、本征GeSn合金层、第二本征Ge层、第二Ge层、n型Si层以及第二氧化层，包括：
在330℃温度下，利用CVD工艺在所述第三外延层上生长厚度为50nm、掺杂浓度为1020cm-3的第一Ge层；
在275～325℃温度下，利用CVD工艺在所述第一Ge层上生长厚度为40～50nm的第一本征Ge层；
在350℃温度下，利用减压CVD工艺在所述第一本征Ge层上生长厚度为250nm的本征GeSn合金层，其中，Sn组份为8％；
在275～325℃温度下，利用CVD工艺在所述本征GeSn合金层上生长厚度为40～50nm的第二本征Ge层；
在160℃温度下，利用CVD工艺在所述第二本征Ge层上生长厚度为100nm、掺杂浓度为3*1019cm-3的第二Ge层；
在275～325℃温度下，利用CVD工艺在所述第二Ge层上生长厚度为100nm、掺杂浓度为1020cm-3的n型Si层；
利用LPCVD工艺在所述n型Si层上生长厚度为10nm的第二氧化层。
在本发明的一个实施例中，在所述NMOS器件、PMOS器件、波导以及探测器生长应力氮化硅膜，包括：
在所述PMOS器件和所述波导表面以及四周生长压应力氮化硅膜；
在所述NMOS器件和所述探测器表面以及四周生长张应力氮化硅膜。在本发明的一个实施例中，在所述PMOS器件和所述波导表面以及四周生长压应力氮化硅膜，包括：
在340～360℃温度下，利用等离子体增强化学气相淀积工艺，在所述PMOS器件和所述波导表面以及四周生长厚度为10～20nm的压应力氮化硅膜。在本发明的一个实施例中，在所述NMOS器件和所述探测器表面以及四周生长张应力氮化硅膜，包括：
在240～280℃温度下，利用等离子体增强化学气相淀积工艺，在所述NMOS器件和所述探测器表面以及四周生长厚度为10～20nm的张应力氮化硅膜。
本发明另一个实施例提出的一种光集成器件，所述基于应变的光集成器件由上述实施例任一项所述的方法制备形成。
本发明的有益效果如下：
本发明将LED、波导、探测器、NMOS器件以及PMOS器件集成到一块衬底上，引入应力后制作形成基于应变的光集成器件，在提高器件性能的基础上，器件结构新颖兼容性好、器件集成度高、工艺成本低。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于应变的光集成器件制备方法的流程示意图；
图2a～图2u为本发明实施例提供的一种基于应变的光集成器件的制备工艺示意图；
图3a为本发明实施例提供的图2n所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3b为本发明实施例提供的图2o所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3c为本发明实施例提供的图2p所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3d为本发明实施例提供的图2q所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3e为本发明实施例提供的图2r所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3f为本发明实施例提供的图2s所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3g为本发明实施例提供的图2t所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图3h为本发明实施例提供的图2u所示的基于应变的光集成器件制备工艺形成的器件俯视图；
图4a～4c为本发明实施例提供的三种锥形波导的俯视示意图；
图5为本发明实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图；
图6为本发明实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图；
图7为本发明实施例提供的隔离层在不同厚度下的透射度示意图；
图8为本发明实施例提供的覆盖层在不同波长下的透射度示意图；
图9为本发明实施例提供的一种基于应变的光电集成器件的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种基于应变的光集成器件制备方法的流程示意图。该方法包括如下步骤：
步骤1、在硅衬底上生长硅外延层；
步骤2、在所述硅外延层上刻蚀第一沟槽形成第一外延层区域以及第二外延层区域；
步骤3、在所述第二外延层区域刻蚀第二沟槽形成第一外延层子区域以及第二外延层子区域；
步骤4、在所述第一外延层子区域以及所述第二外延层子区域中分别制备NMOS器件以及PMOS器件；
步骤5、在所述第一外延层区域中制备LED、波导以及探测器；
步骤6、在所述NMOS器件、PMOS器件、波导以及探测器生长应力氮化硅膜最终形成基于应变的光集成器件。
其中，对于步骤1可以包括：
步骤11、选取硅衬底；
步骤12、在所述硅衬底上生长掺杂浓度为1016cm-3的P型硅外延层。其中，在步骤3之后还可以包括：
步骤X1、在250～450℃温度下，利用低温等离子体增强化学气相淀积工艺在所述第一沟槽、所述第一外延层区域、所述第一外延层子区域、所述第二外延层子区域以及所述第二沟槽上淀积厚度为10～20nm的第一氧化层。
其中，对于步骤4可以包括：
步骤41、在200～300℃温度下，利用离子注入工艺对所述第二外延层子区域进行P离子注入形成浓度为1016cm-3的n阱；
步骤42、在200～300℃温度下，利用离子注入工艺对所述n阱进行B离子注入，形成掺杂浓度均为1020cm-3的第一源区以及第一漏区；
步骤43、在200～300℃温度下，利用离子注入工艺对所述第一外延层子区域进行P离子注入，形成掺杂浓度均为1020cm-3的第二源区以及第二漏区；
步骤44、在所述n阱以及所述第一外延层子区域上的第一氧化层上分别制备厚度均为50～60nm的第一多晶硅栅以及第二多晶硅栅；
步骤45、利用电子束蒸发工艺在所述第一源区和所述第一漏区上生长厚度为70～80nm金属Al，利用刻蚀工艺选择性刻蚀金属Al，形成第一电极；
步骤46、利用电子束蒸发工艺在所述第二源区和所述第二漏区上生长厚度为70～80nm金属Al，利用刻蚀工艺选择性刻蚀金属Al，形成第二电极。
其中，对于步骤5可以包括：
步骤51、利用刻蚀工艺刻蚀所述第一外延层区域形成第三外延层；
步骤52、在所述第三外延层上依次生长第一Ge层、第一本征Ge层、本征GeSn合金层、第二本征Ge层、第二Ge层、n型Si层以及第二氧化层；
步骤53、利用干法刻蚀工艺，刻蚀所述第一本征Ge层、所述本征GeSn合金层、所述第二本征Ge层、所述第二Ge层、所述n型Si层以及所述第二氧化层分别形成LED、波导、探测器。
其中，对于步骤52可以包括：
步骤521、在330℃温度下，利用CVD工艺在所述第三外延层上生长厚度为50nm、掺杂浓度为1020cm-3的第一Ge层；
步骤522、在275～325℃温度下，利用CVD工艺在所述第一Ge层上生长厚度为40～50nm的第一本征Ge层；
步骤523、在350℃温度下，利用减压CVD工艺在所述第一本征Ge层上生长厚度为250nm的本征GeSn合金层，其中，Sn组份为8％；
步骤524、在275～325℃温度下，利用CVD工艺在所述本征GeSn合金层上生长厚度为40～50nm的第二本征Ge层；
步骤525、在160℃温度下，利用CVD工艺在所述第二本征Ge层上生长厚度为100nm、掺杂浓度为3*1019cm-3的第二Ge层；
步骤526、在275～325℃温度下，利用CVD工艺在所述第二Ge层上生长厚度为100nm、掺杂浓度为1020cm-3的n型Si层；
步骤527、利用LPCVD工艺在所述n型Si层上生长厚度为10nm的第二氧化层。
其中，对于步骤6可以包括：
步骤61、在所述PMOS器件和所述波导表面以及四周生长压应力氮化硅膜；
步骤62、在所述NMOS器件和所述探测器表面以及四周生长张应力氮化硅膜。
其中，对于步骤61可以包括：
步骤611、在340～360℃温度下，利用等离子体增强化学气相淀积工艺，在所述PMOS器件和所述波导表面以及四周生长厚度为10～20nm的压应力氮化硅膜。
其中，对于步骤62可以包括：
步骤621、在240～280℃温度下，利用等离子体增强化学气相淀积工艺，在所述NMOS器件和所述探测器表面以及四周生长厚度为10～20nm的张应力氮化硅膜。
本实施例将LED、波导、探测器、NMOS器件以及PMOS器件集成到一块衬底上，引入应力后制作形成基于应变的光集成器件，在提高器件性能的基础上，器件结构新颖兼容性好、器件集成度高、工艺成本低。
实施例二
请参见图2a～图2u，图2a～图2u为本发明实施例提供的一种基于应变的光集成器件的制备工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明提出的基于应变的光集成器件的制备工艺进行详细介绍。
该方法包括：
S101、如图2a所示，选取硅衬底001，在硅衬底001上生长p型Si外延层002，p型Si外延层002的掺杂浓度为1016cm-3；
S102、如图2b所示，利用干法刻蚀工艺刻蚀硅外延层002，形成第一沟槽0021以及第二沟槽0022，其中，第一沟槽0021将硅外延层002隔离为第一外延层区域0023以及第二外延层区域0024，进一步地，第二沟槽0022将第二外延层区域0024隔离为第一外延层子区域0024A以及第二外延层子区域0024B。在250～450℃温度下，利用低温等离子体增强化学气相淀积(LPCVD)工艺在第一沟槽0021、第一外延层区域0023、第一外延层子区域0024A、第二外延层子区域0024B以及第二沟槽0022上淀积第一氧化层003，进一步地，该氧化层可以为SiO2层。其中，第一氧化层003的厚度为10～20nm，即第一沟槽0021、第一外延层区域0023、第一外延层子区域0024A、第二外延层子区域0024B以及以及第二沟槽0022表面的第一氧化层003的厚度为10～20nm。
S103、如图2c所示，在第一沟槽0021、第二沟槽0022、第一外延层区域0023以及第一外延层子区域0024A表面的第一氧化层003上涂覆一层第一光刻胶004A。第一光刻胶004A可以将其下面的材料保护起来，免于离子注入，未被光刻胶覆盖的区域高能杂质离子可以穿透材料的上表面进行掺杂。
在低温温度下，温度可以选取为200～300℃，对第二外延层子区域0024B进行P离子注入，形成厚度为400nm、浓度为1016cm-3的n阱005。
S104、如图2d所示，在第二外延层子区域0024B表面的第一氧化层003中间部分涂覆第二光刻胶004B，在200～300℃温度下，对n阱005进行两次B离子注入，形成掺杂浓度均为1020cm-3的第一源区006A以及第一漏区006B；
S105、如图2e所示，在第一源区006A以及第一漏区006B上的第一氧化层003上分别涂覆一层第三光刻胶004C以及第四光刻胶004D。利用刻蚀工艺刻蚀第一外延层子区域0024A上的第一氧化层003上的第一光刻胶004A，保留第一外延层子区域0024A上的第一氧化层003上的中间部分第一光刻胶004A。在200～300℃温度下，对第一外延层子区域0024A进行两次P离子注入，形成掺杂浓度均为1020cm-3的第二源区007A以及第二漏区007B。然后在快速退火(RTP)装置中退火。快速退火装置能够迅速达到1000℃左右的高温并在设定温度保持数秒，这种状态对于阻止结构的扩散以及控制源/漏区杂质的扩散都非常重要。
S106、如图2f所示，去除第一光刻胶004A、第二光刻胶004B、第三光刻胶004C以及第四光刻胶004D。利用干法刻蚀工艺刻蚀第一外延层区域0023，直至保留300nm的硅外延层002，形成第三外延层008。
S107、如图2g所示，在330℃温度下，利用化学气相沉淀(CVD)工艺在第三外延层008上外延生长厚度为50nm、掺杂浓度为1020cm-3的p++掺杂的第一Ge层009。
S108、如图2h所示，在275～325℃温度下，利用CVD工艺在第一Ge层009上生长厚度为40～50nm的第一本征Ge层010。
S109、如图2i所示，在350℃温度下，利用减压CVD工艺在第一本征Ge层010上外延生长厚度为250nm的本征GeSn合金层011，控制Sn组份为8％，使其实现直接带隙。
S110、如图2j所示，在275～325℃温度下，利用CVD工艺在本征GeSn合金层011上外延生长厚度为40～50nm的第二本征Ge层012。
S111、如图2k所示，在160℃温度下，利用CVD工艺在第二本征Ge层012上外延生长厚度为100nm、掺杂浓度为3*1019cm-3的n+掺杂的第二Ge层013。
S112、如图2l所示，在275～325℃温度下，利用CVD工艺在第二Ge层013上外延生长厚度为100nm、掺杂浓度为1020cm-3的n++掺杂的n型Si层014。
S113、如图2m所示，利用LPCVD工艺在n型Si层014上生长厚度为10nm的第二氧化层015，其中，第二氧化层015可以为二氧化硅层(SiO2)。
S114、如图2n、图3a所示，图3a为本发明实施例提供的图2n所示的基于应变的光集成器件制备工艺形成的器件俯视图。首先利用干法刻蚀工艺，通过HF刻蚀第一指定区域的第二氧化层015和、n型Si层014、第二Ge层013和第二本征Ge层012；其次利用浓度比为1：2.5：10的HF：HNO3：CH3COOH刻蚀第二指定区域的本征GeSn合金层011和第一本征Ge层010，直至刻蚀至第一Ge层009形成LED10、波导20、探测器30以及第三沟槽016。
进一步地，第三沟槽016中间的锥形本征GeSn合金层011和第一本征Ge层010区域为波导20，即波导20为锥形波导；第三沟槽016两侧的台阶区域分别为LED10和探测器30。具体地，第三外延层008、第一Ge层009以及第一Ge层009上的第一台阶部分形成LED10；其中，第一台阶部分为第一本征Ge层010、本征GeSn合金层011、第二本征Ge层012、第二Ge层013、n型Si层014以及第二氧化层015形成的台阶部分。第三外延层008、第一Ge层009以及第一Ge层009上的第二台阶部分形成探测器30；其中，第二台阶部分为第一本征Ge层010、本征GeSn合金层011、第二本征Ge层012、第二Ge层013、n型Si层014以及第二氧化层015形成的台阶部分。
需要说明的是锥形波导的长度越长，其在传播方向的变化尺寸就越小，但并不是线性增加，随着长度的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。
请参见图4a～4c，图4a～4c为本发明实施例提供的三种锥形波导的俯视示意图。不同侧面的锥形波导，可以分为直线型、凸型、凹型三种结构。锥形波导长度L越长，其在传播方向的变化尺寸越小，但是并不是线性增加，随着长度L的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。其中，直线型、凸型、凹型不同选择，锥形波导的长度L也不同。
请参见图5，图5为本发明实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图。直线型、凸型、凹型在相同波长下透射度不同。其中，侧面为凹型结构的锥形波导透射度最差，传输损耗最大；侧面为凸型结构的锥形波导在传输中透射度最好，传输损耗相对比较小；侧面为直线型结构的锥形波导透射度与传输损耗程度都介于侧面为凹型结构的锥形波导和侧面结构为凸型结构的锥形波导之间。
优选地，锥形波导为侧面为凸型结构性能最优。
请参见图6，图6为本发明实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图。波长越长透射度越好。在实际应用允许的情况下，尽量选取较长的波长。因为光电器件设计需要，其中长度L不能太长，长度L大多选取5μm～15μm。
优选地，锥形波导的长度L为10um。
S115、如图2o、图3b所示，图3b为本发明实施例提供的图2o所示的基于应变的光集成器件制备工艺形成的器件俯视图，利用SiH4和O2在第三沟槽016中生长20nm厚的隔离层0161，其中，隔离层0161可以为SiO2。利用干法刻蚀工艺刻蚀隔离层0161，刻蚀后的隔离层0161厚度大于波导20的本征GeSn合金层011。隔离层0161将有源器件与无缘器件进行隔离，也即隔离层0161将LED10、波导20、探测器30进行隔离，而且起到一定的电隔离作用，防止两端光电器件产生寄生效应。
SiO2隔离层在不同厚度下的透射度见下图7所示，图7为本发明实施例提供的隔离层在不同厚度下的透射度仿真图，由图7中可以看出，波长越长受界面的影响越小；基本20nm厚的SiO2隔离层对光传输的影响基本与没有隔离层时一致，对整个光传输影响很小基本可以忽略不计；当SiO2隔离层逐渐加厚时，透射率逐渐减小，而且增加相同的越厚透射率却减小的更多。因此可以得出，隔离层的厚度与透射度之间并不是线性关系，而是随着厚度的增加，透射度减小的更多。随着厚度的增加，SiO2的散射损耗和反射都越来越大导致耦合损耗增大。波长在1.75μm左右时，无SiO2层和20nm厚SiO2层的器件与波导之间的耦合效率基本为84％～85％，而SiO2厚度为50nm时的耦合效率基本为81％～82％。这说明SiO2对器件与波导之间的损耗影响还是不可忽略的。进一步的，本实施例优选的隔离层高度为20nm。
S116、如图2p、图3c所示，图3c为本发明实施例提供的图2p所示的基于应变的光集成器件制备工艺形成的器件俯视图，在波导20的本征GeSn合金层011上生长覆盖层017，覆盖层017的表面与隔离层0161表面平齐。进一步地，覆盖层017可以选取为α-Si。添加覆盖层能够减小耦合损耗，这与光纤与器件耦合的情况基本一致，而且相对侧墙设计更能够减小损耗，因此添加覆盖层很有必要。
请参见图8，图8为本发明实施例提供的覆盖层在不同波长下的透射度示意图。覆盖层α-Si在任何波长下的透射度都高于无覆盖层α-Si。添加覆盖层α-Si能够减小光纤与器件间的耦合损耗，因此添加覆盖层α-Si。
进一步地，LED10、波导20以及探测器30共同构成光器件。
S117、如图2q、图3d所示，图3d为本发明实施例提供的图2q所示的基于应变的光集成器件制备工艺形成的器件俯视图，在n阱005上的第一氧化层003上制备第一多晶硅栅018A；在第一外延层子区域0024A上的第一氧化层003上制备第二多晶硅栅018B。具体地，将整个器件转入低压化学气相淀积设备，在温度为575℃～650℃，压强为0.2～1.0Torr的条件下，向该设备的工艺腔中通入纯硅烷或者含量为20％～30％的硅烷和氮气的混合气体，通过硅烷分解，在n阱005、第一外延层子区域0024A上的第一氧化层003表面淀积多晶硅栅，分别形成第一多晶硅栅018A和第二多晶硅栅018B。进一步地，第一多晶硅栅018A和第二多晶硅栅018B的厚度为50～60nm。
S118、如图2r、图3e所示，图3e为本发明实施例提供的图2r所示的基于应变的光集成器件制备工艺形成的器件俯视图，利用电子束蒸发工艺在第一源区006A和第一漏区006B上生长厚度为70～80nm铝(Al)形成金属接触，利用刻蚀工艺选择性刻蚀掉指定区域的金属Al，形成第一电极019A；在第二源区007A和第二漏区007B上生长厚度为70～90nm铝(Al)形成金属接触，利用刻蚀工艺选择性刻蚀掉指定区域的金属Al，形成第二电极019B。
进一步地，可以看出，第一外延层子区域0024A、第二源区007A、第二漏区007B、第二多晶硅栅018B、第二电极019B形成NMOS器件；n阱005、第一源区006A、第一漏区006B、第一多晶硅栅018A、第一电极019A形成PMOS器件。
NMOS器件以及PMOS器件共同构成CMOS器件。
S119、如图2s、图3f所示，图3f为本发明实施例提供的图2s所示的基于应变的光集成器件制备工艺形成的器件俯视图，在PMOS器件50和波导20表面以及四周生长厚度为10～20nm的压应力氮化硅膜020，利用刻蚀工艺刻选择性蚀掉指定区域的压应力氮化硅膜020。具体地，在340～360℃温度下，利用等离子体增强型化学气相淀积工艺，在PMOS器件50和波导20表面以及四周生长厚度为10～20nm的压应力氮化硅膜020。等离子体增强型化学气相淀积工艺的工艺条件如下：压强为500mTorr，低频功率源的功率为150W，反应气体为流量比为2的硅烷(SiH4)和氨气(NH3)。需要说明的是，利用低频功率源引入高能粒子轰击，导致原子/离子结合或重新分布，即使得氮化硅膜变得具有压缩性，发生伸张/膨胀，从而在氮化硅膜中产生本征压应力。进一步地，其他工艺条件不变的情况下，反应温度越高，形成氮化硅膜压应力越大，且呈一定的线性关系。在其他工艺条件不变的情况下，反应压强越高，形成氮化硅膜压应力越小。在其他工艺条件不变的情况下，低频功率越大，形成氮化硅膜压应力越大。压应力氮化硅膜中施加的压应力与反应温度、反应压强、低频频率、反应气体和能带宽度的关系满足：
Tc＝-1.0×T-463.6；
Tc＝1.03×P-1363.5；
Tc＝-0.7×F-813.4；
Tc＝24×X2-167×X-560；
Tc＝0.6+0.03×Eg-0.02×Eg2；其中，Tc表示压应力氮化硅膜中施加的压应力，T表示反应温度，P表示反应压强，F表示低频频率，X表示反应气体流量比，Eg表示能带宽度。
S120、如图2t、图3g所示，图3g为本发明实施例提供的图2t所示的基于应变的光集成器件制备工艺形成的器件俯视图，在NMOS器件40和探测器30表面以及四周生长张应力氮化硅膜021，利用刻蚀工艺刻选择性蚀掉指定区域的张应力氮化硅膜021。具体地，在240～280℃温度下，利用等离子体增强化学气相淀积工艺，在NMOS器件40和探测器30表面以及四周生长厚度为10～20nm的张应力氮化硅膜021。等离子体增强型化学气相淀积工艺的工艺条件如下：压强为1500mTorr，射频功率为200W，反应气体为流量比为0.75硅烷(SiH4)和氨气(NH3)。需要说明的是探测器部分包裹一层厚的张应力氮化硅膜021，该膜具有很好的一致性。进一步地，在其他工艺条件不变的情况下，反应温度越高，形成氮化硅膜张应力越大，且呈一定的线性关系。在其他工艺条件不变的情况下，反应压强越高，形成氮化硅膜张应力越大，且呈一定的线性关系。在其他工艺条件不变的情况下，射频功率越大，形成氮化硅膜张应力越大。张应力氮化硅膜中施加的张应力与反应温度、反应压强、射频功率、反应气体和禁带宽度的关系满足：
Ts＝1.2×T-34.1；
Ts＝0.3×P-28.5；
Ts＝(-2.48×10-6)×R2+0.26×R+134.1；
Ts＝-265.4×X2+574.6×X+140.3；
Ts＝0.6-0.1×Eg；其中，Ts表示张应力氮化硅膜中施加的张应力，T表示反应温度，P表示反应压强，R表示射频功率，X表示反应气体流量比，Eg表示能带宽度。
S121、如图2u、图3h所示，图3h为本发明实施例提供的图2u所示的基于应变的光集成器件制备工艺形成的器件俯视图，利用电子束蒸发工艺在LED10表面生长10～20nm厚的铝(Al)形成金属接触，利用刻蚀工艺刻选择性蚀掉指定区域的金属Al，形成电极第三电极022A和第四电极022B，利用电子束蒸发工艺在探测器30上的张应力氮化硅膜021形成金属接触，利用刻蚀工艺刻选择性蚀掉指定区域的金属Al，形成第五电极022C和第六电极022D。
需要说明的是，第三电极022A为LED10的正电极，第四电极022B为LED10的负电极。第五电极022C为探测器30的正电极，第六电极022D为探测器30的负电极。
进一步需要说明的是，LED的基本结构为一个PN结，正向偏置是少数载流子从结的两侧注入，因此在结的附近，有高于平衡态浓度的非平衡载流子，载流子发生复合。在载流子的复合过程中，伴随着能量释放。而半导体直接带隙导带底和价带顶之间的直接辐射复合占复合的主导地位，其是LED发光的主要原理。对于P+N+而言，由于张应力和N型重掺杂的共同作用，其能带结构变为直接带隙，发光区域为耗尽区，主要集中在耗尽区偏向于N+的一侧，对于P+IN+而言，由于增加的本征I区，从而展宽了耗尽区，增大了载流子复合区域，从而增加了发光效率，发光区域集中在耗尽区，主要集中在耗尽区偏向于N+区与I区的界面附近。当满足波导Eg>发光管Eg>探测器Eg时，光由LED部分通过波导区域传播到探测器部分。光电探测器的基本结构为一个PN结，当收到入射光信号的照射，电子和空穴受到激发后会发生跃迁，而吸收的能量决定了其跃迁的位置。半导体中，直接带隙和间接带隙之间的跃迁会对产生相应的光生电流，在外加偏压作用下，光生电流被放大，从而产生探测信号。对于P+N+探测器而言，跃迁区域在耗尽区，但由于耗尽区较窄，部分光线可能会在耗尽区以外被吸收，从而导致量子效率降低。对于P+IN+探测器而言，本征I区可以展宽耗尽区，较大的耗尽区能够增加光的吸收范围，从而增加了量子效率。因此本实施例中光集成器件中各器件(波导、LED和探测器)有源层材料的禁带宽度关系需满足：波导Eg>LEDEg>探测器Eg，Si基改性Ge单片同层光集成时，各部分器件有源层材料的禁带宽度一致，为了实现同层光集成，需对它们各部分的能带结构进行调制。本实施例利用氮化硅进行调制。由于氮化硅膜直接作用在波导上，致密膜使波导受到压应力，禁带宽度增大；探测器应力调制：由于氮化硅膜与本征层中间隔着n层或者p层，应力不能直接作用到本征层，而是通过本征层两侧施加应力，致密膜使本征层两侧受到压应力，从而导致探测器中本征层沿垂直于光传输方向产生张应力，禁带宽度减小。
此外，本实施例CMOS器件施加氮化硅膜引入应力，可以提高CMOS器件中NMOS和PMOS载流子迁移率，进一步提高器件特性。
本实施例提供的单片光电集成器件，将光器件以及CMOS器件集成到一块衬底上制作，结构兼容性较好；此外，CMOS源漏注入与光器件重掺杂工艺同时进行，工艺兼容性较好；最后光器件和CMOS器件的氮化硅应力膜淀积工艺同时进行，进一步提高工艺兼容性。
实施例三
请参见图9，图9为本发明实施例提供的一种基于应变的光集成器件的示意图，在上述实施例的基础上，本发明还提供一种光集成器件，其中光集成器件由上述实施例所述的方法制备形成。
综上所述，本文中应用了具体个例对本发明基于应变的光集成器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种基于应变的光集成器件的制备方法，其特征在于，包括：
在硅衬底上生长硅外延层；
在所述硅外延层上刻蚀第一沟槽形成第一外延层区域以及第二外延层区域；
在所述第二外延层区域刻蚀第二沟槽形成第一外延层子区域以及第二外延层子区域；
在所述第一外延层子区域以及所述第二外延层子区域中分别制备NMOS器件以及PMOS器件；
在所述第一外延层区域中制备LED、波导以及探测器；
在所述NMOS器件、PMOS器件、波导以及探测器生长应力氮化硅膜最终形成基于应变的光集成器件。
2.如权利要求1所述的方法，其特征在于，在硅衬底上生长硅外延层，包括：
选取硅衬底；
在所述硅衬底上生长掺杂浓度为1016cm-3的P型硅外延层。
3.如权利要求1所述的方法，其特征在于，在所述第二外延层区域刻蚀第二沟槽形成第一外延层子区域以及第二外延层子区域之后，还包括：
在250～450℃温度下，利用低温等离子体增强化学气相淀积工艺在所述第一沟槽、所述第一外延层区域、所述第一外延层子区域、所述第二外延层子区域以及所述第二沟槽上淀积厚度为10～20nm的第一氧化层。
4.如权利要求3所述的方法，其特征在于，在所述第一外延层子区域以及所述第二外延层子区域中分别制备NMOS器件以及PMOS器件，包括：
在200～300℃温度下，利用离子注入工艺对所述第二外延层子区域进行P离子注入形成浓度为10#6cm-3的n阱；
在200～300℃温度下，利用离子注入工艺对所述n阱进行B离子注入，形成掺杂浓度均为1020cm-3的第一源区以及第一漏区；
在200～300℃温度下，利用离子注入工艺对所述第一外延层子区域进行P离子注入，形成掺杂浓度均为1020cm-3的第二源区以及第二漏区；
在所述n阱以及所述第一外延层子区域上的第一氧化层上分别制备厚度均为50～60nm的第一多晶硅栅以及第二多晶硅栅；
利用电子束蒸发工艺在所述第一源区和所述第一漏区上生长厚度为70～80nm金属Al，利用刻蚀工艺选择性刻蚀金属Al，形成第一电极；
利用电子束蒸发工艺在所述第二源区和所述第二漏区上生长厚度为70～80nm金属Al，利用刻蚀工艺选择性刻蚀金属Al，形成第二电极。
5.如权利要求3所述的方法，其特征在于，在所述第一外延层区域中制备LED、波导以及探测器，包括：
利用刻蚀工艺刻蚀所述第一外延层区域形成第三外延层；
在所述第三外延层上依次生长第一Ge层、第一本征Ge层、本征GeSn合金层、第二本征Ge层、第二Ge层、n型Si层以及第二氧化层；
利用干法刻蚀工艺，刻蚀所述第一本征Ge层、所述本征GeSn合金层、所述第二本征Ge层、所述第二Ge层、所述n型Si层以及所述第二氧化层分别形成LED、波导、探测器。
6.如权利要求5所述的方法，其特征在于，在所述第三外延层上依次生长第一Ge层、第一本征Ge层、本征GeSn合金层、第二本征Ge层、第二Ge层、n型Si层以及第二氧化层，包括：
在330℃温度下，利用CVD工艺在所述第三外延层上生长厚度为50nm、掺杂浓度为1020cm-3的第一Ge层；
在275～325℃温度下，利用CVD工艺在所述第一Ge层上生长厚度为40～50nm的第一本征Ge层；
在350℃温度下，利用减压CVD工艺在所述第一本征Ge层上生长厚度为250nm的本征GeSn合金层，其中，Sn组份为8％；
在275～325℃温度下，利用CVD工艺在所述本征GeSn合金层上生长厚度为40～50nm的第二本征Ge层；
在160℃温度下，利用CVD工艺在所述第二本征Ge层上生长厚度为100nm、掺杂浓度为3*10#9cm-3的第二Ge层；
在275～325℃温度下，利用CVD工艺在所述第二Ge层上生长厚度为100nm、掺杂浓度为1020cm-3的n型Si层；
利用LPCVD工艺在所述n型Si层上生长厚度为10nm的第二氧化层。
7.如权利要求1所述的方法，其特征在于，在所述NMOS器件、PMOS器件、波导以及探测器生长应力氮化硅膜，包括：
在所述PMOS器件和所述波导表面以及四周生长压应力氮化硅膜；
在所述NMOS器件和所述探测器表面以及四周生长张应力氮化硅膜。
8.如权利要求7所述的方法，其特征在于，在所述PMOS器件和所述波导表面以及四周生长压应力氮化硅膜，包括：
在340～360℃温度下，利用等离子体增强化学气相淀积工艺，在所述PMOS器件和所述波导表面以及四周生长厚度为10～20nm的压应力氮化硅膜。
9.如权利要求7所述的方法，其特征在于，在所述NMOS器件和所述探测器表面以及四周生长张应力氮化硅膜，包括：
在240～280℃温度下，利用等离子体增强化学气相淀积工艺，在所述NMOS器件和所述探测器表面以及四周生长厚度为10～20nm的张应力氮化硅膜。
10.一种基于应变的光集成器件，其特征在于，所述基于应变的光集成器件由权利要求1～9任一项所述的方法制备形成。
CN201811562416.7A 2018-12-20 2018-12-20 一种基于应变的光集成器件及其制备方法 Withdrawn CN111430399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811562416.7A CN111430399A (zh) 2018-12-20 2018-12-20 一种基于应变的光集成器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811562416.7A CN111430399A (zh) 2018-12-20 2018-12-20 一种基于应变的光集成器件及其制备方法

Publications (1)

Publication Number Publication Date
CN111430399A true CN111430399A (zh) 2020-07-17

Family

ID=71545498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811562416.7A Withdrawn CN111430399A (zh) 2018-12-20 2018-12-20 一种基于应变的光集成器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111430399A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599646A (zh) * 2020-12-25 2021-04-02 惠州学院 一种全光谱光电双通道器件及其制备方法和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599646A (zh) * 2020-12-25 2021-04-02 惠州学院 一种全光谱光电双通道器件及其制备方法和应用
CN112599646B (zh) * 2020-12-25 2022-12-16 惠州学院 一种全光谱光电双通道器件及其制备方法和应用

Similar Documents

Publication Publication Date Title
US9425341B2 (en) P-I-N photodiode with dopant diffusion barrier layer
CN107615495B (zh) 光接收元件和光学集成电路
JP6091273B2 (ja) 半導体装置とその製造方法
US20130284269A1 (en) Strain-enhanced silicon photon-to-electron conversion devices
US6815245B2 (en) High speed and high efficiency Si-based photodetectors using waveguides formed with silicides for near IR applications
CN111834486B (zh) 波导型GePb红外光电探测器及其制造方法
JP2015046429A (ja) 受光素子およびその製造方法
CN112635611B (zh) 制造至少一种拉伸应变的平面光电二极管的方法
US20150115321A1 (en) Substrate structure, complementary metal oxide semiconductor device, and method of manufacturing complementary metal oxide semiconductor device
CN111430499A (zh) 光电集成器件及其制备方法
CN111430399A (zh) 一种基于应变的光集成器件及其制备方法
CN111430398A (zh) 一种基于应变的光集成器件结构
CN210325799U (zh) 一种光集成器件结构
US8883616B2 (en) Germanium on insulator apparatus
CN111354749A (zh) 一种光集成器件及其制备方法
CN111354745A (zh) 一种光集成器件结构
US11374143B2 (en) Fin-based photodetector structure
US11309447B2 (en) Separate absorption charge and multiplication avalanche photodiode structure and method of making such a structure
CN209487505U (zh) 一种基于应变的光集成器件结构
Dehzangi Planar strained layer superlattice infrared photodetector using ion implantation
CN111354829A (zh) 光电集成电路及其制备方法
US10103287B2 (en) Semiconductor arrangement and formation thereof
CN111354826A (zh) 一种Si基改性Ge单片同层光电集成器件
CN111352185A (zh) 硅基光互连系统
CN111354823A (zh) 光电集成半导体器件及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200717