CN111354745A - 一种光集成器件结构 - Google Patents
一种光集成器件结构 Download PDFInfo
- Publication number
- CN111354745A CN111354745A CN201811562402.5A CN201811562402A CN111354745A CN 111354745 A CN111354745 A CN 111354745A CN 201811562402 A CN201811562402 A CN 201811562402A CN 111354745 A CN111354745 A CN 111354745A
- Authority
- CN
- China
- Prior art keywords
- layer
- disposed
- waveguide
- trench
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 55
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 28
- 229910005898 GeSn Inorganic materials 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 abstract description 43
- 230000010354 integration Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000002834 transmittance Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005253 cladding Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种光集成器件结构。该结构包括：衬底(001)；第一沟槽(0021)，设置在所述衬底(001)上；光器件(100)，设置在所述第一沟槽(0021)之间；CMOS器件(200)，设置在所述第一沟槽(0021)一侧；应力氮化硅膜，设置在所述CMOS器件(200)上。本发明提出的光集成器件结构通过将光器件以及CMOS器件集成到一块衬底上形成，器件结构新颖兼容性好、器件集成度高、工艺成本低。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种光集成器件结构。
背景技术
光电探测器是利用半导体材料的光电导效应制成的一种光探测器件。光电探测器在军事和国民经济的各个领域有广泛用途。在可见光或近红外波段主要用于射线测量和探测、工业自动控制、光度计量等；在红外波段主要用于导弹制导、红外热成像、红外遥感等方面。
随着大规模集成电路技术的发展，器件特征尺寸不断减小，集成规模越来越大，信息处理能力不断增强，如何在单个芯片上实现光电探测器件即光器件和MOS器件的集成成为亟待解决的问题。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种光集成器件结构。
具体地，本发明一个实施例提出的一种光集成器件结构，包括：
衬底001；
第一沟槽0021，设置在所述衬底001上；
光器件100，设置在所述第一沟槽0021之间；
CMOS器件200，设置在所述第一沟槽0021一侧；
应力氮化硅膜，设置在所述CMOS器件200上。
在本发明的一个实施例中，所述光器件100，包括：依次横向分布的LED10、波导20和探测器30，其中，所述LED10、所述波导20和所述探测器30通过第三沟槽014隔离，所述波导20设置在所述第三沟槽014的中间，所述LED10和所述探测器30设置在所述第三沟槽014的两侧。
在本发明的一个实施例中，LED10包括：
第三外延层008，设置在所述衬底001上；
第一Ge层009，设置在所述第三外延层008上；
第一台阶部分，设置在所述第一Ge层009上；其中，所述第一台阶部分包括依次分布的Sn组份为3％的本征GeSn材料层010、第二Ge层011、Si层012以及第二氧化层013。
在本发明的一个实施例中，所述探测器30包括：
第三外延层008，设置在所述衬底001上；
第一Ge层009，设置在所述第三外延层008上；
第二台阶部分，设置在所述第一Ge层009上；其中，所述第二台阶部分包括依次分布的Sn组份为5％的本征GeSn材料层010、第二Ge层011、Si层012以及第二氧化层013。
在本发明的一个实施例中，所述LED10和所述探测器30共用所述第三外延层008和所述第一Ge层009，所述第三沟槽014设置在所述第一Ge层009上。
在本发明的一个实施例中，所述光器件100还包括第三电极020A、第四电极020B、第五电极020C和第六电极020D；其中，所述第三电极020A为所述LED10的正电极，所述第四电极020B为所述LED10的负电极，所述第五电极020C为所述探测器30的正电极，所述第六电极020D为所述探测器30的负电极。
在本发明的一个实施例中，所述波导20包括：
Sn组份为1％的本征GeSn材料层010；
覆盖层015，设置在所述本征GeSn材料层010上。
在本发明的一个实施例中，所述CMOS器件200包括：第二沟槽0022、NMOS器件和PMOS器件；其中，所述NMOS器件和所述PMOS器件分别设置在所述第二沟槽0022的两侧。
在本发明的一个实施例中，所述应力氮化硅膜包括：
压应力氮化硅膜018，设置在所述PMOS器件上；
张应力氮化硅膜019，设置在所述NMOS器件上。
在本发明的一个实施例中，所述压应力氮化硅膜018和所述张应力氮化硅膜019的厚度均为10～20nm。
本发明的有益效果如下：
本发明将光器件以及CMOS器件集成到一块衬底上形成光集成器件，器件结构新颖兼容性好、器件集成度高、工艺成本低。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种光集成器件结构示意图；
图2为本发明实施例提供的另一种光集成器件结构示意图；
图3a～图3u为本发明实施例提供的一种光集成器件的制备工艺示意图；
图4a为本发明实施例提供的图3n所示的光集成器件制备工艺形成的器件俯视图；
图4b为本发明实施例提供的图3o所示的光集成器件制备工艺形成的器件俯视图；
图4c为本发明实施例提供的图3p所示的光集成器件制备工艺形成的器件俯视图；
图4d为本发明实施例提供的图3q所示的光集成器件制备工艺形成的器件俯视图；
图4e为本发明实施例提供的图3r所示的光集成器件制备工艺形成的器件俯视图；
图4f为本发明实施例提供的图3s所示的光集成器件制备工艺形成的器件俯视图；
图4g为本发明实施例提供的图3t所示的光集成器件制备工艺形成的器件俯视图；
图4h为本发明实施例提供的图3u所示的光集成器件制备工艺形成的器件俯视图；
图5a～5c为本发明实施例提供的三种锥形波导的俯视示意图；
图6为本发明实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图；
图7为本发明实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图；
图8为本发明实施例提供的隔离层在不同厚度下的透射度示意图；
图9为本发明实施例提供的覆盖层在不同波长下的透射度示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种光集成器件结构示意图。该结构包括：衬底001，其中，衬底001为单晶硅衬底；第一沟槽0021，设置在所述衬底001上；光器件100，设置在所述第一沟槽0021之间；CMOS器件200，设置在所述第一沟槽0021一侧；应力氮化硅膜，设置在所述CMOS器件200上。
本实施例中的光集成器件结构通过将光器件以及CMOS器件集成到一块衬底上形成，器件结构新颖兼容性好、器件集成度高、工艺成本低。
实施例二
请参见图2，图2为本发明实施例提供的另一种光集成器件结构示意图，在上述实施例的基础上，本实施例将较为详细地对本发明提出的光集成器件结构进行介绍。所述光器件100，包括：依次横向分布的LED10、波导20和探测器30，其中，所述LED10、所述波导20和所述探测器30通过第三沟槽014隔离，所述波导20设置在所述第三沟槽014的中间，所述LED10和所述探测器30设置在所述第三沟槽014的两侧。其中，LED10包括：第三外延层008，设置在所述衬底001上；第一Ge层009，设置在所述第三外延层008上；第一台阶部分，设置在所述第一Ge层009上；其中，所述第一台阶部分包括依次分布的Sn组份为3％的本征GeSn材料层010、第二Ge层011、Si层012以及第二氧化层013。其中，所述探测器30包括：第三外延层008，设置在所述衬底001上；第一Ge层009，设置在所述第三外延层008上；第二台阶部分，设置在所述第一Ge层009上；其中，所述第二台阶部分包括依次分布的Sn组份为5％的本征GeSn材料层010、第二Ge层011、Si层012以及第二氧化层013。其中，所述LED10和所述探测器30共用所述第三外延层008和所述第一Ge层009，所述第三沟槽014设置在所述第一Ge层009上。其中，所述光器件100还包括第三电极020A、第四电极020B、第五电极020C和第六电极020D；其中，所述第三电极020A为所述LED10的正电极，所述第四电极020B为所述LED10的负电极，所述第五电极020C为所述探测器30的正电极，所述第六电极020D为所述探测器30的负电极。其中，所述波导20包括：Sn组份为1％的本征GeSn材料层010；覆盖层015，设置在所述本征GeSn材料层010上。其中，所述CMOS器件200包括：第二沟槽0022、NMOS器件和PMOS器件；其中，所述NMOS器件和所述PMOS器件分别设置在所述第二沟槽0022的两侧。其中，所述应力氮化硅膜包括：压应力氮化硅膜018，设置在所述PMOS器件上；张应力氮化硅膜019，设置在所述NMOS器件上。其中，所述压应力氮化硅膜018和所述张应力氮化硅膜019的厚度均为10～20nm。
实施例三
请参见图3a～图3u，图3a～图3u为本发明实施例提供的一种光集成器件的制备工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明提出的光集成器件的制备工艺进行详细介绍。该方法包括：
S101、衬底选取
如图3a所示，选取单晶硅衬底001，在单晶硅衬底001上外延硅层，进行p型杂质轻掺杂，形成硅外延层002，掺杂浓度为1016cm-3；
S102、刻蚀沟槽以及淀积氧化层
如图3b所示，利用干法刻蚀工艺刻蚀硅外延层002，形成第一沟槽0021以及第二沟槽0022，其中，第一沟槽0021将硅外延层002隔离为第一外延层区域0023以及第二外延层区域0024，进一步地，第二沟槽0022将第二外延层区域0024隔离为第一外延层子区域0024A以及第二外延层子区域0024B。在250～450℃温度下，利用低温等离子体增强化学气相淀积(LPCVD)工艺在第一沟槽0021、第一外延层区域0023、第一外延层子区域0024A、第二外延层子区域0024B以及第二沟槽0022上淀积第一氧化层003，进一步地，该氧化层可以为SiO2层。其中，第一氧化层003的厚度为10～20nm，即第一沟槽0021、第一外延层区域0023、第一外延层子区域0024A、第二外延层子区域0024B以及以及第二沟槽0022表面的第一氧化层003的厚度为10～20nm。
S103、涂覆光刻胶
如图3c所示，在第一沟槽0021、第二沟槽0022、第一外延层区域0023以及第一外延层子区域0024A表面的第一氧化层003上涂覆一层第一光刻胶004A。第一光刻胶004A可以将其下面的材料保护起来，免于离子注入，未被光刻胶覆盖的区域高能杂质离子可以穿透材料的上表面进行掺杂。
S104、离子注入
如图3d所示，在低温温度下，对第二外延层子区域0024B进行高能P离子注入，形成厚度为200nm的n阱005，n阱浓度为1016cm-3；进一步地，温度可以选取为200～300℃，P离子注入能量可以选取为200KeV。
S105、涂覆光刻胶
如图3e所示，在第二外延层子区域0024B表面的第一氧化层003中间部分涂覆一层第二光刻胶004B；
S106、制备第一源区和第一漏区
如图3f所示，在200～300℃温度下，对n阱005进行B离子注入，形成第一源区006A以及第一漏区006B，其中第一源区006A以及第一漏区006B的掺杂浓度为1020cm-3；
S107、制备第二源区和第二漏区
如图3g所示，在第一源区006A以及第一漏区006B上的第一氧化层003上分别涂覆一层第三光刻胶004C以及第四光刻胶004D。利用刻蚀工艺刻蚀第一外延层子区域0024A上的第一氧化层003上的第一光刻胶004A，保留第一外延层子区域0024A上的第一氧化层003上的中间部分第一光刻胶004A。在200～300℃温度下，对第一外延层子区域0024A进行P离子注入，形成第二源区007A以及第二漏区007B；然后在快速退火(RTP)装置中退火。快速退火装置能够迅速达到1000℃左右的高温并在设定温度保持数秒，这种状态对于阻止结构的扩散以及控制源/漏区杂质的扩散都非常重要。
S108、刻蚀第一外延层区域
如图3h所示，去除第一光刻胶004A、第二光刻胶004B、第三光刻胶004C以及第四光刻胶004D。利用刻蚀工艺刻蚀第一外延层区域0023，直至保留300nm的硅外延层002，形成第三外延层008。
S109、生长第一Ge层
如图3i所示，在330℃温度下，利用化学气相沉淀在第三外延层008上外延生长厚度为50nm的p++掺杂的第一Ge层009，其中，掺杂浓度为1020cm-3。
S110、生长本征GeSn材料层010
如图3j所示，在350℃温度下，利用减压CVD工艺在第一Ge层009上生长厚度为250nm的本征GeSn材料层010，通过部分掩模及离子注入技术，控制中间部分的Sn组份为1％，两侧部分的Sn组份分别为3％和5％，通过Sn组分含量的不同来调制禁带宽度，满足Eg的要求，其中，波导Eg>LED Eg>探测器Eg。
S111、生长第二Ge层
如图3k所示，在160℃温度下，利用CVD工艺在本征GeSn材料层010上外延生长厚度为100nm的n+掺杂第二Ge层011，其中，掺杂浓度为3*1019cm-3。
S112、生长Si层
如图3l所示，在275～325℃温度下，利用CVD工艺在第二Ge层011上外延生长厚度为100nm的n++掺杂的Si层012，其中，掺杂浓度为1020cm-3。
S113、生长第二氧化层
如图3m所示，利用低温等离子体增强化学气相淀积(LPCVD)工艺在Si层012上生长厚度为10nm的第二氧化层013，其中，第二氧化层013可以为二氧化硅层(SiO2)。
S114、刻蚀
如图3n、图4a所示，图4a为本发明实施例提供的图3n所示的光集成器件制备工艺形成的器件俯视图。首先利用干法刻蚀工艺，通过HF刻蚀第一指定区域的第二氧化层013和Si层012；其次利用浓度比为1：2.5：10的HF：HNO3：CH3COOH刻蚀第一指定区域的第二Ge层011；最后利用浓度比为1：2.5：10的HF：HNO3：CH3COOH刻蚀第二指定区域的本征GeSn材料层010，直至刻蚀至第一Ge层009形成LED10、波导20、探测器30以及第三沟槽014。
进一步地，第三沟槽014中间的锥形本征GeSn材料层010区域为波导20，即波导20为锥形波导；第三沟槽014两侧的台阶区域分别为LED10和探测器30。具体地，第三外延层008、第一Ge层009、以及第一Ge层009上的第一台阶部分形成LED10；其中，第一台阶部分为本征GeSn材料层010中Sn组份为3％的部分、第二Ge层011、Si层012以及第二氧化层013形成的台阶部分。第三外延层008、第一Ge层009以及第一Ge层009上的第二台阶部分形成探测器30；其中，第二台阶部分为本征GeSn材料层010中Sn组份为5％的部分、第二Ge层011、Si层012以及第二氧化层013形成的台阶部分。
需要说明的是锥形波导的长度越长，其在传播方向的变化尺寸就越小，但并不是线性增加，随着长度的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。
请参见图5a～5c，图5a～5c为本发明实施例提供的三种锥形波导的俯视示意图。不同侧面的锥形波导，可以分为直线型、凸型、凹型三种结构。锥形波导长度L越长，其在传播方向的变化尺寸越小，但是并不是线性增加，随着长度L的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。其中，直线型、凸型、凹型不同选择，锥形波导的长度L也不同。
请参见图6，图6为本发明实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图。直线型、凸型、凹型在相同波长下透射度不同。其中，侧面为凹型结构的锥形波导透射度最差，传输损耗最大；侧面为凸型结构的锥形波导在传输中透射度最好，传输损耗相对比较小；侧面为直线型结构的锥形波导透射度与传输损耗程度都介于侧面为凹型结构的锥形波导和侧面结构为凸型结构的锥形波导之间。
优选地，锥形波导为侧面为凸型结构性能最优。
请参见图7，图7为本发明实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图。波长越长透射度越好。在实际应用允许的情况下，尽量选取较长的波长。因为光电器件设计需要，其中长度L不能太长，长度L大多选取5μm～15μm。
优选地，锥形波导的长度L为10um。
S115、生长隔离层
如图3o、图4b所示，图4b为本发明实施例提供的图3o所示的光集成器件制备工艺形成的器件俯视图，利用SiH4和O2在第三沟槽014中生长20nm厚的隔离层0141，其中，隔离层0141可以为SiO2。利用干法刻蚀工艺刻蚀隔离层0141，刻蚀后的隔离层0141厚度大于波导20的本征GeSn材料层010。隔离层0141将有源器件与无缘器件进行隔离，也即隔离层0141将LED10、波导20、探测器30进行隔离，而且起到一定的电隔离作用，防止两端光电器件产生寄生效应。
由于SiO2隔离层在不同厚度下的透射度见下图8所示，图8为本发明实施例提供的隔离层在不同厚度下的透射度仿真图，由图8中可以看出，波长越长受界面的影响越小；基本20nm厚的SiO2隔离层对光传输的影响基本与没有隔离层时一致，对整个光传输影响很小基本可以忽略不计；当SiO2隔离层逐渐加厚时，透射率逐渐减小，而且增加相同的越厚透射率却减小的更多。因此可以得出，隔离层的厚度与透射度之间并不是线性关系，而是随着厚度的增加，透射度减小的更多。随着厚度的增加，SiO2的散射损耗和反射都越来越大导致耦合损耗增大。波长在1.75μm左右时，无SiO2层和20nm厚SiO2层的器件与波导之间的耦合效率基本为84％～85％，而SiO2厚度为50nm时的耦合效率基本为81％～82％。这说明SiO2对器件与波导之间的损耗影响还是不可忽略的。进一步的，本实施例优选的隔离层高度为20nm。
S116、生长覆盖层
如图3p、图4c所示，图4c为本发明实施例提供的图3p所示的光集成器件制备工艺形成的器件俯视图，在波导20的本征GeSn材料层010上生长覆盖层015，覆盖层015的表面与隔离层0141表面平齐。进一步地，覆盖层015可以选取为α-Si。添加覆盖层能够减小耦合损耗，这与光纤与器件耦合的情况基本一致，而且相对侧墙设计更能够减小损耗，因此添加覆盖层很有必要。
请参见图9，图9为本发明实施例提供的覆盖层在不同波长下的透射度示意图。覆盖层α-Si在任何波长下的透射度都高于无覆盖层α-Si。添加覆盖层α-Si能够减小光纤与器件间的耦合损耗，因此添加覆盖层α-Si。
进一步地，LED10、波导20以及探测器30共同构成光器件。
S117、制备多晶硅栅
如图3q、图4d所示，图4d为本发明实施例提供的图3q所示的光集成器件制备工艺形成的器件俯视图，在n阱005上的第一氧化层003上制备第一多晶硅栅016A；在第一外延层子区域0024A上的第一氧化层003上制备第二多晶硅栅016B。具体地，将整个器件转入低压化学气相淀积设备，在温度为575℃～650℃，压强为0.2～1.0Torr的条件下，向该设备的工艺腔中通入纯硅烷或者含量为20％～30％的硅烷和氮气的混合气体，通过硅烷分解，在n阱005、第一外延层子区域0024A、上的第一氧化层003表面淀积多晶硅栅，分别形成第一多晶硅栅016A和第二多晶硅栅016B。进一步地，第一多晶硅栅016A和第二多晶硅栅016B的厚度为50～70nm。
S118、制备第一电极和第二电极
如图3r、图4e所示，图4e为本发明实施例提供的图3r所示的光集成器件制备工艺形成的器件俯视图，利用电子束蒸发工艺在第一源区006A和第一漏区006B上生长厚度为70～90nm铝(Al)形成金属接触，利用刻蚀工艺选择性刻蚀掉指定区域的金属Al，形成第一电极017A；在第二源区007A和第二漏区007B上生长厚度为70～90nm铝(Al)形成金属接触，利用刻蚀工艺选择性刻蚀掉指定区域的金属Al，形成第二电极017B。
进一步地，可以看出，第一外延层子区域0024A、第二源区007A、第二漏区007B、第二多晶硅栅016B、第二电极017B形成NMOS器件；n阱005、第一源区006A、第一漏区006B、第一多晶硅栅016A、第一电极017A形成PMOS器件。
NMOS器件以及PMOS器件共同构成CMOS器件。
S119、生长压应力氮化硅膜
如图3s、图4f所示，图4f为本发明实施例提供的图3s所示的光集成器件制备工艺形成的器件俯视图，在PMOS器件50上生长厚度为10～20nm压应力氮化硅膜018，利用刻蚀工艺刻选择性蚀掉指定区域的氮化硅膜018。具体地，在340～360℃温度下，利用等离子体增强型化学汽相淀积工艺，在PMOS器件50上生长厚度为10～20nm压应力氮化硅膜018。等离子体增强型化学汽相淀积工艺的工艺条件如下：压强为500mTorr，低频功率源的功率为150W，反应气体为流量比为2的硅烷(SiH4)和氨气(NH3)。需要说明的是，利用低频功率源引入高能粒子轰击，导致原子/离子结合或重新分布，即使得氮化硅膜变得具有压缩性，发生伸张/膨胀，从而在氮化硅膜中产生本征压应力。
S120、生长张应力氮化硅膜
如图3t、图4g所示，图4g为本发明实施例提供的图3t所示的光集成器件制备工艺形成的器件俯视图，在NMOS器件40上生长张应力氮化硅膜019，利用刻蚀工艺刻选择性蚀掉指定区域的张应力氮化硅膜019。具体地，在240～280℃温度下，利用等离子体增强型化学汽相淀积工艺，在NMOS器件40上生长厚度为10～20nm的张应力氮化硅膜019。等离子体增强型化学汽相淀积工艺的工艺条件如下：压强为1500mTorr，射频功率为200W，反应气体为流量比为0.75硅烷(SiH4)和氨气(NH3)。
S121、制备电极
如图3u、图4h所示，图4h为本发明实施例提供的图3u所示的光集成器件制备工艺形成的器件俯视图，利用电子束蒸发工艺在LED10表面生长10～20nm厚的铝(Al)形成金属接触，利用刻蚀工艺刻选择性蚀掉指定区域的金属Al，形成电极第三电极020A和第四电极020B，利用电子束蒸发工艺在探测器30表面生长10～20nm厚的铝(Al)形成金属接触，利用刻蚀工艺刻选择性蚀掉指定区域的金属Al，形成第五电极020C和第六电极020D。
需要说明的是，第三电极020A为LED10的正电极，第四电极020B为LED10的负电极。第五电极020C为探测器30的正电极，第六电极020D为探测器30的负电极。
进一步需要说明的是，LED的基本结构为一个PN结，正向偏置是少数载流子从结的两侧注入，因此在结的附近，有高于平衡态浓度的非平衡载流子，载流子发生复合。在载流子的复合过程中，伴随着能量释放。而半导体直接带隙导带底和价带顶之间的直接辐射复合占复合的主导地位，其是LED发光的主要原理。对于P+N+而言，由于张应力和N型重掺杂的共同作用，其能带结构变为直接带隙，发光区域为耗尽区，主要集中在耗尽区偏向于N+的一侧，对于P+IN+而言，由于增加的本征I区，从而展宽了耗尽区，增大了载流子复合区域，从而增加了发光效率，发光区域集中在耗尽区，主要集中在耗尽区偏向于N+区与I区的界面附近。当满足波导Eg>LEDEg>探测器Eg时，光由LED部分通过波导区域传播到探测器部分。光电探测器的基本结构为一个PN结，当收到入射光信号的照射，电子和空穴受到激发后会发生跃迁，而吸收的能量决定了其跃迁的位置。半导体中，直接带隙和间接带隙之间的跃迁会对产生相应的光生电流，在外加偏压作用下，光生电流被放大，从而产生探测信号。对于P+N+探测器而言，跃迁区域在耗尽区，但由于耗尽区较窄，部分光线可能会在耗尽区以外被吸收，从而导致量子效率降低。对于P+IN+探测器而言，本征I区可以展宽耗尽区，较大的耗尽区能够增加光的吸收范围，从而增加了量子效率。因此本实施例中光集成器件中各器件(波导、LED和探测器)有源层材料的禁带宽度关系需满足：波导Eg>LEDEg>探测器Eg，Si基改性Ge单片同层光集成时，各部分器件有源层材料的禁带宽度一致，为了实现同层光集成，需对它们各部分的能带结构进行调制。本实施例利用通过Sn组分含量的不同来调制禁带宽度，满足Eg的要求，使得波导Eg>LEDEg>探测器Eg。
此外，本实施例CMOS器件施加氮化硅膜引入应力，可以提高CMOS器件中NMOS和PMOS载流子迁移率，进一步提高器件特性。
本实施例提供的单片光电集成器件，将光器件以及CMOS器件集成到一块衬底上制作，结构兼容性较好；此外，CMOS源漏注入与光器件重掺杂工艺同事进行，工艺兼容性较好；最后光器件和CMOS器件的氮化硅应力膜淀积工艺同时进行，进一步提高工艺兼容性。
综上所述，本文中应用了具体个例对本发明光集成器件结构原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (9)
1.一种光集成器件结构，其特征在于，包括：
衬底(001)；
第一沟槽(0021)，设置在所述衬底(001)上；
光器件(100)，设置在所述第一沟槽(0021)之间；
CMOS器件(200)，设置在所述第一沟槽(0021)一侧；
应力氮化硅膜，设置在所述CMOS器件(200)上。
2.如权利要求1所述的方法，其特征在于，所述光器件(100)，包括：依次横向分布的LED(10)、波导(20)和探测器(30)，其中，所述LED(10)、所述波导(20)和所述探测器(30)通过第三沟槽(014)隔离，所述波导(20)设置在所述第三沟槽(014)的中间，所述LED(10)和所述探测器(30)设置在所述第三沟槽(014)的两侧。
3.如权利要求2所述的方法，其特征在于，LED(10)包括：
第三外延层(008)，设置在所述衬底(001)上；
第一Ge层(009)，设置在所述第三外延层(008)上；
第一台阶部分，设置在所述第一Ge层(009)上；其中，所述第一台阶部分包括依次分布的Sn组份为3％的本征GeSn材料层(010)、第二Ge层(011)、Si层(012)以及第二氧化层(013)。
4.如权利要求3所述的方法，其特征在于，所述探测器(30)包括：
第三外延层(008)，设置在所述衬底(001)上；
第一Ge层(009)，设置在所述第三外延层(008)上；
第二台阶部分，设置在所述第一Ge层(009)上；其中，所述第二台阶部分包括依次分布的Sn组份为5％的本征GeSn材料层(010)、第二Ge层(011)、Si层(012)以及第二氧化层(013)。
5.如权利要求4所述的方法，其特征在于，所述LED(10)和所述探测器(30)共用所述第三外延层(008)和所述第一Ge层(009)，所述第三沟槽(014)设置在所述第一Ge层(009)上。
6.如权利要求5所述的方法，其特征在于，所述波导(20)包括：
Sn组份为1％的本征GeSn材料层(010)；
覆盖层(015)，设置在所述本征GeSn材料层(010)上。
7.如权利要求1所述的方法，其特征在于，所述CMOS器件(200)包括：第二沟槽(0022)、NMOS器件和PMOS器件；其中，所述NMOS器件和所述PMOS器件分别设置在所述第二沟槽(0022)的两侧。
8.如权利要求7所述的方法，其特征在于，所述应力氮化硅膜包括：
压应力氮化硅膜(018)，设置在所述PMOS器件上；
张应力氮化硅膜(019)，设置在所述NMOS器件上。
9.如权利要求8所述的方法，其特征在于，所述压应力氮化硅膜(018)和所述张应力氮化硅膜(019)的厚度均为10～20nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811562402.5A CN111354745A (zh) | 2018-12-20 | 2018-12-20 | 一种光集成器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811562402.5A CN111354745A (zh) | 2018-12-20 | 2018-12-20 | 一种光集成器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111354745A true CN111354745A (zh) | 2020-06-30 |
Family
ID=71196845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811562402.5A Withdrawn CN111354745A (zh) | 2018-12-20 | 2018-12-20 | 一种光集成器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111354745A (zh) |
-
2018
- 2018-12-20 CN CN201811562402.5A patent/CN111354745A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9425341B2 (en) | P-I-N photodiode with dopant diffusion barrier layer | |
| JP5489387B2 (ja) | 能動領域の欠陥が低減されユニークな接触スキームを有する半導体デバイス | |
| US4481523A (en) | Avalanche photodiodes | |
| US9029686B2 (en) | Strain-enhanced silicon photon-to-electron conversion devices | |
| JPH10290023A (ja) | 半導体光検出器 | |
| WO2009020433A1 (en) | A semiconductor arrangement and a method for manufacturing the same | |
| JP6091273B2 (ja) | 半導体装置とその製造方法 | |
| US11251326B2 (en) | Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide | |
| US20210104644A1 (en) | Process for fabricating at least one tensilely strained planar photodiode | |
| JP2015046429A (ja) | 受光素子およびその製造方法 | |
| KR102104062B1 (ko) | 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법 | |
| WO2015115396A1 (ja) | ＳｉＧｅフォトダイオード | |
| CN111354749A (zh) | 一种光集成器件及其制备方法 | |
| CN111430499A (zh) | 光电集成器件及其制备方法 | |
| CN210325799U (zh) | 一种光集成器件结构 | |
| CN111430398A (zh) | 一种基于应变的光集成器件结构 | |
| CN111430399A (zh) | 一种基于应变的光集成器件及其制备方法 | |
| CN111354745A (zh) | 一种光集成器件结构 | |
| US8883616B2 (en) | Germanium on insulator apparatus | |
| US11309447B2 (en) | Separate absorption charge and multiplication avalanche photodiode structure and method of making such a structure | |
| CN109065660B (zh) | 一种波导型光伏场效应晶体管结构的光敏器件及制作方法 | |
| CN108767027B (zh) | 一种光伏场效应晶体管结构的光敏器件及其制作方法 | |
| CN209487505U (zh) | 一种基于应变的光集成器件结构 | |
| US10103287B2 (en) | Semiconductor arrangement and formation thereof | |
| CN111354746A (zh) | 光电集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200630 |