JP6193738B2 - 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ - Google Patents

半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP6193738B2
JP6193738B2 JP2013239241A JP2013239241A JP6193738B2 JP 6193738 B2 JP6193738 B2 JP 6193738B2 JP 2013239241 A JP2013239241 A JP 2013239241A JP 2013239241 A JP2013239241 A JP 2013239241A JP 6193738 B2 JP6193738 B2 JP 6193738B2
Authority
JP
Japan
Prior art keywords
composition
layer
thin film
solid phase
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013239241A
Other languages
English (en)
Other versions
JP2015099859A (ja
Inventor
拓也 星
拓也 星
杉山 弘樹
弘樹 杉山
横山 春喜
春喜 横山
栗島 賢二
賢二 栗島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013239241A priority Critical patent/JP6193738B2/ja
Publication of JP2015099859A publication Critical patent/JP2015099859A/ja
Application granted granted Critical
Publication of JP6193738B2 publication Critical patent/JP6193738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

本発明は、半導体デバイスおよび半導体デバイスの作製方法に関する。より詳細には、ヘテロ接合バイポーラトランジスタおよびその作製方法に関する。
通信の高速化、大容量化に対する要求が高まっている中で、無線通信システムや高速伝送システムなどのキーデバイスとして、ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor;HBT)などの高周波半導体トランジスタの性能向上が求められている。HBTは、現在、携帯電話システムの基地局、WiMAX、WLAN、CATVなどの各システムなどにおいて広く使用されている。近年では、ミリ波やテラヘルツ帯と呼ばれる、〜1THz程度の周波数帯域において動作させる集積回路(IC)においても、特に高周波特性の優れたInP系HBTを用いる研究が盛んにおこなわれている。InP系HBTのますますの遮断周波数、最大発振周波数の向上が求められている。
HBTの遮断周波数を向上させる方法として、ベース層のバンドギャップを、ベース層内で連続的に変化させた構造がよく知られており、実施されている。この構造においては、ベース層内の内部電界を誘起し、エミッタ側から注入された電子をベース層内で加速することによって、ベース層内でのキャリアの走行時間を小さくすることができる。たとえば、InGaAsをベース層とするHBTにおいては、一般的には、ベース層の中でエミッタ層に近い側からコレクタ層に近い側にかけて、固相In組成を小さい状態から大きい状態へと変化させる。このとき、ベース層のバンドギャップは、エミッタ層に近い側からコレクタ層に近い側にかけて、バンドギャップの大きい状態から小さい状態へと連続的に変化する。
たとえば、非特許文献1においては、厚さ12.5nmのInGaAsからなるベース層の固相In組成を、エミッタ層に近い側からコレクタ層に近い側にかけて、0.47から0.53に変化させたHBTが開示されている。ベース層内の固相In組成を変化させることによって、ベース層のバンドギャップを変化させ、内部電界を誘起することで、高い遮断周波数のHBTを実現している。また、非特許文献2においては、GaAsSbからなるベース層に対して、エミッタ層に近い側からコレクタ層に近い側にかけて、ベース層の固相Sb組成を0.58から0.40に変化させたHBTが開示されている。ベース層の固相Sb組成を変化させることによって、ベース層のバンドギャップを変化させ、内部電界を誘起することで、非特許文献1と同様に、高い遮断周波数・最大発振周波数のHBTを実現している。
上述のInGaAsやGaAsSbのような三元系材料を利用する場合に加えて、ベース層にInGaAsSbからなる四元材料を利用した場合においても、ベース層の組成傾斜を形成する手法が報告されている。InGaAsやGaAsSbに比べて、InGaAsSbは、固相組成を適切に選ぶことによって、三元系材料を用いる場合よりもさらにバンドギャップを小さくすることができる材料である。したがって、ベース層の組成傾斜を形成することによって、高い内部電界を誘起することが可能であり、遮断周波数をさらに向上させることができる。例えば、非特許文献3においては、エミッタ層に近い側からコレクタ層に近い側にかけて、ベース層の固相In組成を0から0.2へ、および、固相Sb組成を0.5から0.3へと変化させることによって、ベース層を形成している。
Walid Hafez, William Snodgrass, and Milton Feng, Applied Physics Letters, 86, 152101 (2005年) Rickard Lovblom, Ralf Fluckiger, Yuping Zeng, Olivier Ostinelli, Andreas R. Alt, Hansruedi Benedickter, and C. R. Bolognesi, IEEE Electron Device Letters, 32, 629 (2011年) William Snodgrass and Milton Feng, CS MANTECH Conference, April 14-17, 2008年, Chicago, Illinois, USA Takuya Hoshi, Hiroki Sugiyama, Haruki Yokoyama, Kenji Kurishima, Minoru Ida, Hideaki Matsuzaki, and Kouta Tateno, Journal of Crystal Growth 380, 197 (2013年)
しかしながら、上述の四元材料を利用したHBTについては、組成傾斜の形成方法について依然として課題があり、組成傾斜を持つInGaAsSbベースを用いることの利点を、最大限に引き出したものではなかった。
通常、InGaAsやGaAsSbなどの三元混晶材料を用いて、ベース層の組成傾斜を形成する場合、固相III族組成または固相V族組成のいずれか一方を変化させることによって、組成傾斜を形成している。たとえば、InGaAsの場合は、固相に取り込まれるInおよびGaの比を、供給する原料の比を連続的に変えることで形成する。また、GaAsSbにおいても、固相に取り込まれるSbおよびAsの比を、供給する原料の比を連続的に変えることで形成する。一般には、どちらか一方の原料の供給量を一定とし、他方の供給量のみを連続的に増減させれば、組成傾斜を持つベース層を形成することができる。
一方、InGaAsSbからなる四元混晶を利用して組成傾斜を持つベースを形成しようとする場合には、固相のIII族組成および固相のV族組成の両方を、ともに連続的に変化させる必要がある。このような場合、最低でも2種類以上の原料の供給比を連続的に変化させなければならない。原料の供給量を連続的に変化させる薄膜等の成長方法は、供給量を一定に保ちながら均一組成の層を形成する方法の場合と比べて、薄膜の形成工程がより複雑となる。2種またはそれ以上の種類の原料供給を連続的に行おうとする場合、その作成方法の再現性およびウェハ面内の均一性を高めることは難しい。固相のIII族組成および固相のV族組成の2種の原料供給を連続的に行おうとする場合でも、組成傾斜を持つベース層の再現性およびウェハ面内の均一性を高めることは難しい。
InGaAsSbからなる四元混晶を利用して組成傾斜を持つベースを形成しようとする場合には、さらに別の問題があった。上述の非特許文献3に開示された、組成傾斜を持つInGaAsSbベースを備えたHBTにおいては、形成されるバンドギャップの観点から、四元混晶を利用したときに本来発揮されるべき性能を十分に発揮していなかった。
図1は、固相In組成および固相Sb組成に対するInGaAsSbのバンドギャップの変化を示した図である。横軸には固相In組成を、縦軸には固相Sb組成を取っており、バンドギャップ(eV)をパラメータとして、等高線状に、両組成によって形成可能な状態を示している。InP上にひずんだ状態で形成された擬似格子整合状態のInGaAsSbについて、絶対零度における計算結果である。
図1の中の破線は、InPに格子整合するInGaAsSbの固相In組成および固相Sb組成である。InPに格子整合する、三元混晶材料であるGaAsSbおよびInGaAsの、室温におけるバンドギャップはそれぞれ、0.72eVおよび0.74eVである。一方、InPに格子整合する、四元混晶であるInGaAsSbにおいては、バンドギャップがある値であるとき、図1に示すように、一方の固相In組成の増大に伴い、他方の固相Sb組成は減少する。InGaAsSbでは、固相In組成が高いほど、または、固相Sb組成が高いほど、そのバンドギャップが小さくなる傾向にある。このために、InPに格子整合するInGaAsSbにおいては、固相In組成および固相Sb組成の相反する変化方向のために、固相組成を変化させたとしても、そのバンドギャップを大きく変化させることができない。
非特許文献3に示された三元混晶材料を用いて傾斜組成のベースを形成したHBTでは、ベース層の固相組成を、エミッタ層に近い側からコレクタ層に近い側にかけて、図1におけるA点からB点に向けて連続的に変化させている。このような組成の変化のさせ方では、組成傾斜ベースを適用したとしても、バンドギャップはあまり大きく変化せず、内部電界による遮断周波数の向上効果を十分に発揮できていない。
上述のように、InGaAsSbからなる四元混晶材料によりベース層を形成し、ベース層のバンドギャップを、エミッタ層に近い側からコレクタ層に近い側にかけて、大きい状態から小さい状態へと変化させるHBTにおいて、半導体薄膜の製造工程は複雑化していた。従来技術の製造工程では、2種類以上の原料の供給量を同時に変化させることで、InGaAsSbの固相In組成および固相Sb組成を変化させなければならないためである。さらに従来技術では、エミッタ層に近い側からコレクタ層に近い側にかけて、ベース層内の固相In組成を小さい状態から大きい状態へ変化させるのに対し、固相Sb組成は大きい状態から小さい状態へと変化させていた。このような組成変化の方法によれば、固相In組成の増大に伴い逆に固相Sb組成は減少してしまう構造であったため、組成傾斜によるバンドギャップの変化量が小さく、組成傾斜ベース層を適用する効果を十分には発揮できないものであった。
以上のように、四元混晶を利用して組成傾斜を持つベースを形成しようとする場合、より簡単化したパラメータの変化によって、InGaAsSbの組成傾斜を形成し、その特性の再現性およびウェハ面内の均一性を高めることが求められていた。さらに、形成された組成傾斜構造には、高い遮断周波数・最大発振周波数のHBTを実現できる本来的な効果を最大限に発揮することが求められていた。
本発明はこのような課題に鑑みてなされたもので、その目的とするところは、製造工程を簡単化し、その特性および再現性を向上した傾斜組成を持つベースを形成するとともに、さらに、高い遮断周波数・最大発振周波数を持つHBTを実現することにある。
本発明は、このような目的を達成するために、請求項に記載の発明は、結晶成長法を使用して、ガリウム(Ga)原料、インジウム(In)原料、砒素(As)原料、アンチモン(Sb)原料および炭素(C)原料から構成される半導体薄膜の形成方法において、前記C原料として、少なくとも四臭化炭素(CBr4)または四塩化炭素(CCl4)を含むハロメタン系原料を使用し、成長温度を連続的に変化させながら半導体薄膜を形成するステップを備え、前記半導体薄膜は、エミッタ、ベースおよびコレクタを少なくとも有するヘテロ接合バイポーラトランジスタのベース層であって、半導体薄膜を形成する前記ステップは、コレクタ層に近い側からエミッタ層に近い側にかけて、前記In原料、前記Ga原料、前記As原料、前記Sb原料および前記C原料のそれぞれの供給量を一定としたままで、成長温度を連続的に上昇させること、または、エミッタ層に近い側からコレクタ層に近い側にかけて、前記In原料、前記Ga原料、前記As原料、前記Sb原料および前記C原料のそれぞれの供給量を一定としたままで、成長温度を連続的に低下させることを含み、バンドギャップ、In組成およびSb組成が、前記エミッタ層に近い側および前記コレクタ層に近い側の間で連続的に変化していることを特徴とする半導体薄膜の形成方法である。
本発明によって、四元混晶を利用して組成傾斜ベースを持つHBTにおいて、エピタキシャルウェハ作製工程における複雑さが低減され、作製時の再現性、面内均一性を向上させることができる。より高い遮断周波数・最大発振周波数を持つHBTを実現することができる。
図1は、固相In組成および固相Sb組成に対するInGaAsSbのバンドギャップの変化を示した図である。 InGaAsSb薄膜において、In原料の割合および固相In組成の変化を、成長温度をパラメータとして実験的および計算によって示した図である。 図3は、GaAsSb薄膜において、成長温度に対する固相Sb組成の変化を示した図である。 図4は、本発明の半導体薄膜の作製方法における半導体薄膜の固相組成の変化を示す図である。 図5は、InGaAsSb薄膜において、C原料の供給量の変化に伴う固相In組成および固相Sb組成の変化を、実験的および計算によって示した図である。 図6は、GaAsSb薄膜の場合の、C原料の供給量に対する固相Sb組成の変化を示した図である。 図7は、本実施例のヘテロ接合バイポーラトランジスタ(HBT)の層構成を示す図である。 図8は、本実施例のヘテロ接合バイポーラトランジスタ(HBT)の構造例を示す断面図である。 図9は、本発明の構造を持つHBTの、熱平衡状態における典型的なバンド図である。
本発明の半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタは、単一パラメータの連続的変化のみで、InGaAsSbの組成傾斜を行う。さらに、形成された組成傾斜構造が、より高い遮断周波数・最大発振周波数を持つHBTを実現する効果を最大限に発揮することができる固相組成を持つ。炭素(C)がドープされてp型化されたInGaAsSbに対して、C原料にハロメタン系原料を用い、その供給量を、ベース層のエミッタ層に近い側からコレクタ層に近い側にかけて連続的に減少させ、または、ベース層のコレクタ層に近い側からエミッタ層に近い側にかけて連続的に増加させる。別法として、成長温度を、ベース層のエミッタ層に近い側からコレクタ層に近い側にかけて連続的に減少させることにより、または、ベース層のコレクタ層に近い側からエミッタ層に近い側にかけて連続的に上昇させることにより、ベース層を形成することもできる。以下、本発明の導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ(HBT)について、具体的な実施例と共に詳細に説明する。
半導体薄膜の成膜方法
図2は、InGaAsSb薄膜において、In原料の割合および固相In組成の変化を、成長温度をパラメータとして実験的におよび計算によって示した図である。図2の横軸は全III族原料のうちのIn原料の割合(モル比:RIn)を、縦軸は形成される固相In組成(モル比:x)を示している。○および□(および太い実線)は実験的に得られたデータをプロットしたものである。尚、以後の実施例の記述において□は、図面上では、黒で塗りつぶした四角形のプロットを意味するものとする。InGaAsSb薄膜の結晶成長には有機金属化学気相堆積を用いた。原料には、トリメチルインジウム、トリエチルガリウム、アルシン、トリメチルアンチモン、および四臭化炭素(CBr)を用いた。図2の中の細い実線は、理論計算によって、InGaAsSb薄膜において成長温度の変化に伴う固相In組成の変化をプロットしたものである。
CBrによるCドーピングを行わない場合、実験値である○のプロット点から分かるように、InGaAsSbの固相In組成は、全III族原料のうちのIn原料の供給割合にほぼ比例して取り込まれる。これに対し、CBrによるCドーピングを行う場合、固相In組成は、全III族原料のうちのIn原料の供給割合よりも小さくなる。すなわち、CBrによるCドーピングを行う場合は、Cドーピングを行わない場合と比べて、形成されたInGaAsSb薄膜の固相In組成が減少する。このようなInGaAsSb薄膜における固相In組成の減少は、CBrが含んでいるBrが、エッチング効果を持っており、そのエッチング効果の多寡がIII族の元素種によって異なることに起因する。Brによるこのエッチング反応は、非特許文献4によれば、次のように表される。
III(g) + HBr(g) = III−Br(g) + 1/2H2(g) 式(1)
上式(1)によって表されるエッチング効果を抑制すれば、InGaAsSb薄膜における固相In組成は、III族原料のうちのIn原料の供給割合に近づき、固相In組成がより増大すると考えられる。一般に式(1)って表されるエッチング効果は、薄膜の成長温度が高いほど、その影響が大きい。そこで成長温度を変化させて、InGaAsSb薄膜の成長を行った。従来技術で利用される通常の温度よりも50℃設定温度を下げて、薄膜の成長を行ったところ、III族原料のうちのIn原料の供給割合RInが同じであっても、成長温度を50℃下げた場合のほうが、固相In組成が増大することがわかった。図2における下側にある「Experiments」と表記されたプロット□に比べて、上側にある「成長温度を50℃下げた場合」と表記された2つのプロット□は、固相In組成が大幅に増大している。実線で表記した理論計算値と、○(Cドープなし)、□(Cドープあり、50℃低温)プロット点は、いずれも良く一致している。
Inに関する、上述の成長温度が薄膜の固相組成に対する影響は、Sbに関しても同様に成り立つことが確かめられた。
図3は、GaAsSb薄膜において、薄膜の成長温度に対する固相Sb組成の変化を示した図である。縦軸には、固相Sb組成(モル比:x)を取っている。GaAsSb薄膜の結晶成長には有機金属化学気相堆積を用いた。原料には、トリメチルインジウム、トリエチルガリウム、アルシン、トリメチルアンチモン、および四臭化炭素(CBr4)を用いた。本例では、Sb原料の供給割合RSbは、0.06であった。図3に示すよう、Sb原料の供給割合RSbが同一の成長条件においては、成長温度の低下に伴い、固相Sb組成が増大することがわかる。図3においては、成長温度が50℃変化することにより、固相Sb組成がおおよそ0.08〜0.10程度、変化することがわかる。この傾向は、四元混晶であるInGaAsSbの成長の場合においても同様である。
図2および図3に示された実験的な結果から、原料供給割合が同一の成長条件では、成長温度の変化によって、固相In組成および固相Sb組成がいずれも変化することが分かる。成長温度を低下させることによって、固相In組成を増大させ、同様に、固相Sb組成も増大させる。本発明の半導体薄膜の作製方法は、上述の薄膜の成長温度の変化による固相組成の変化を利用して大きな組成傾斜を生じさせることで、四元混晶であるInGaAsSbの成長において、高い遮断周波数・最大発振周波数を持つHBTを実現する。また、成長温度のみの簡単化したパラメータの変化によって、InGaAsSbの組成傾斜を形成し、その特性の再現性およびウェハ面内の均一性を高めることができる。
図4は、本発明の半導体薄膜の作製方法における半導体薄膜の固相組成の変化を示す図である。横軸には固相In組成x(モル比:x)を、縦軸には固相Sb組成モル比:y)を示している。本発明では、InGaAsSbの薄膜成長において、ベース層の形成時に、コレクタ層に近い側からエミッタ層に近い側にかけて、成長温度を低い状態から高い状態へと連続的に変化させる。このときの薄膜の各固相組成の変化は、図4のA点からB点へと変化する。すなわち、A点はコレクタ側に近いベース層に対応しており成長温度が低く設定されている。A点の固相In組成はB点よりも大きく、かつ、A点のSb組成もB点より大きい。一方で、B点はエミッタ側に近いベース層に対応しており、A点よりも成長温度が高い状態にある。本発明の半導体薄膜の作製方法では、A点からB点へ成長温度を変化させながら、固相組成を連続的に変化させることによって、四元混晶を利用して組成傾斜を持つベースを形成することができる。尚、図4におけるA点およびB点の位置は例示的なものであって、それぞれの位置の各組成値に限定されることは無い。A点およびB点の間で、バンドギャップの等高線を多く横切るような変化となるようにそれぞれの組成値(x、y)を持つ点が選ばれれば良い。
したがって、本発明の半導体薄膜の形成方法は、結晶成長法を使用して、ガリウム(Ga)、インジウム(In)、砒素(As)、アンチモン(Sb)および炭素(C)原料から構成される半導体薄膜の形成方法であって、前記C原料として、少なくとも四臭化炭素(CBr)または四塩化炭素(CCl)を含むハロメタン系原料を使用し、成長温度を連続的に変化させながら半導体薄膜を形成するステップを備える。上述の半導体薄膜は、エミッタ、ベースおよびコレクタを少なくとも有するヘテロ接合バイポーラトランジスタのベース層であって、半導体薄膜を形成する前記ステップは、コレクタ層に近い側からエミッタ層に近い側にかけて、成長温度を連続的に上昇させること、または、エミッタ層に近い側からコレクタ層にかけて、成長温度を連続的に低下させることを含み、バンドギャップ、In組成およびSb組成が、前記エミッタ側および前記コレクタ側の間で連続的に変化している。
本発明の作製方法においてA点からB点へと移行する際のバンドギャップの変化は、図4に対応する、従来技術の図1のバンドギャップの等高線を多く横切るような変化となる。このため、InおよびSbの各組成の変化に伴うバンドギャップの変化が大きく、組成傾斜によって生じる内部電界の効果を十分に発揮できる。上述の説明では、ベース層の形成時に、コレクタ層に近い側からエミッタ層に近い側にかけて、成長温度を低い状態から高い状態へと連続的に変化させるものとした。これは、後述するように、コレクタ側からベースをエピタキシャル成長させて、その後エミッタをさらに成長させる手順が一般的に採用されているためである。しかしながら、異なるHBTの作製手順によって、エミッタ側からベース層を作製し、さらにコレクタ層を作製することができるような場合には、作製手順と同様に成長温度の変化方向が逆となる点に留意されたい。すなわち、ベース層の形成時に、エミッタ層に近い側からコレクタ層に近い側にかけて、成長温度を高い状態から低い状態へと連続的に変化させて、InGaAsSbの薄膜成長を行うこともできる。
上述の実施例では、薄膜の成長温度に着目して、四元混晶を利用して組成傾斜を持つベースを形成しようとする場合の作製方法を説明した。InおよびSnの固相組成は、C原料の供給量によっても制御できる。次の実施例では、C原料の供給量を変化させて、従来技術より複雑さを減らした単純化した工程による薄膜作製方法について述べる。
図5は、InGaAsSb薄膜において、C原料の供給量の変化に伴う固相In組成および固相Sb組成の変化を、実験的におよび計算によって示した図である。図5の横軸には全III族原料のうちのIn原料の供給割合RIn(モル比)を、縦軸には固相In組成x(モル比:x)を示す。図5の中の○および□の各プロット点ならびに実線は、図2の場合と同様に、実験値および計算値を示している。ここで、III族原料の供給量に対するCBrの供給量を、RCBr4とする。RCBr4は、全III族原料分子のモル供給量に対する、CBr分子のモル供給量を表す。InGaAsSb薄膜の結晶成長には有機金属化学気相堆積を用いた。原料には、トリメチルインジウム、トリエチルガリウム、アルシン、トリメチルアンチモン、および四臭化炭素(CBr)を用いた。
実施例1の場合と同様に、CBrによるCドーピングを行わないときは、○のプロットの実験値および実線の計算値(Calculation:Undoped)から明らかなように、InGaAsSbの固相In組成xは、III族原料のうちのIn原料の供給割合RInにほぼ比例して取り込まれる。これに対し、□のプロットの実験値および実線の計算値(Calculation:C-doped)から明らかなように、CBrによるCドーピングを行う場合、固相In組成は、エッチング効果によりIII族原料のうちのIn原料の供給割合よりも小さくなる。C原料の供給量を増大させると、このエッチング効果が顕著に現れ、固相In組成は大きく減少する。図5において、理論計算によってC原料の供給量の変化に伴う固相In組成の変化を示した実線と、各プロットとは概ね良く一致してしおり、実験結果をよく再現していた。図5の結果からも、C原料の供給量を、少ない状態から大きい状態へと連続的に変化させることによって、InGaAsSb薄膜の固相In組成が大きい状態から小さい状態へと変化させることができる。固相In組成と同様に、固相Sb組成についても同様に次の検討を行った。
図6は、GaAsSb薄膜の場合の、C原料の供給量に対する固相Sb組成の変化を示した図である。図6の横軸には、CBr4のバブリング流量(sccm)を、縦軸には固相Sb組成y(モル比:y)を示している。図6に示すよう、C原料の供給量を除いた外同一の成長条件においたとき、C原料の供給量を減少させるに伴い、固相Sb組成が増大することがわかる。この傾向は、四元混晶であるInGaAsSbの成長の場合においても同様である。
図5および図6に示した実験的な結果から、In原料の供給割合が同一の成長条件では、C原料の供給量を変化させることによって、固相In組成を変化させることができる。同様に、Sb原料の供給割合が同一の成長条件では、C原料の供給量を変化させるによって、固相Sb組成を変化させることもできる。このような固相In組成および固相Sb組成の変化の挙動は、実施例1において説明した、薄膜の成長温度の変化に伴う固相組成の変化と類似している。
本発明の半導体薄膜の作製方法においては、C原料の供給量を変化させることによって、固相In組成または固相Sb組成を変化させることができる。したがって、2種類以上の原料の供給比を連続的に変化させる必要が無く、より簡単化したパラメータの変化によって、InGaAsSbの組成傾斜を形成することができる。2種類以上の原料の供給比を連続的に変化させる場合にくらべて、InGaAsSb薄膜の特性の再現性およびウェハ面内の均一性を高めることができる。
したがって、本発明の半導体薄膜の作製方法は、結晶成長法を使用して、ガリウム(Ga)、インジウム(In)、砒素(As)、アンチモン(Sb)および炭素(C)原料から構成される半導体薄膜の形成方法であって、前記C原料として、少なくとも四臭化炭素(CBr)または四塩化炭素(CCl)を含むハロメタン系原料を使用し、前記C原料の供給量を連続的に変化させながら半導体薄膜を形成するステップを備える。さらに、上述の半導体薄膜は、エミッタ、ベースおよびコレクタを少なくとも有するヘテロ接合バイポーラトランジスタのベース層であって、半導体薄膜を形成する前記ステップは、コレクタ層に近い側からエミッタ層に近い側にかけて、前記C原料の供給量を連続的に大きくすること、または、エミッタ層に近い側からコレクタ層に近い側にかけて、C原料の供給量を連続的に小さくすることにより形成することを含み、バンドギャップ、In組成およびSb組成が、エミッタ側およびコレクタ側の間で連続的に変化している。
上述のように本実施例の半導体薄膜の作製方法においては、InGaAsSb薄膜による組成傾斜を有するベース層を形成する時に、コレクタ層に近い側からエミッタ層に近い側にかけて、C原料の供給量を小さい状態から大きい状態へと連続的に変化させる。このようにC原料の供給量を変化させると、固相組成の変化は図3示した薄膜の成長温度を変化させた場合と同様の傾向を示すことができる。本実施例の場合も、図4におけるA点からB点へと移行する際のバンドギャップの変化と同様の半導体薄膜の固相組成の変化となる。このため、図4の場合と同様、バンドギャップの等高線を多く横切るような変化となる。このような組成の変化に伴ってバンドギャップの変化が大きくなり、組成傾斜を持つことの効果を十分に発揮することができる。
上述のように、本実施例の半導体薄膜の作製方法においては、コレクタ層に近い側からエミッタ層に近い側にかけて、C原料の供給量を小さい状態から大きい状態へと連続的に変化させるものとして説明した。これは、次の実施例で説明するように、HBTの作製手順として、コレクタ側からベースをエピタキシャル成長させて、その後エミッタをさらに成長させる方法が一般的に採用されているためである。しかしながら、異なるHBTの作製手順を利用して、エミッタ側からベース層を作製し、さらにコレクタ層を作製することができるような場合には、作製手順と同様にC原料の供給量の変化方向が逆となる点に留意されたい。すなわち、ベース層の形成時に、エミッタ層に近い側からコレクタ層に近い側にかけて、C原料の供給量を大きい状態から小さい状態へと連続的に変化させて、InGaAsSbの薄膜成長を行うこともできる。次に、本発明の半導体薄膜の作製方法より得られる具体的なHBTの構成について、さらに説明する。
上述の実施例1または実施例2の作製方法によって、本発明に特有の構成を持つヘテロ接合バイポーラトランジスタ(HBT)が実現される。本発明のHBTは、コレクタ層、ベース層およびエミッタ層を有し、各半導体層は、結晶成長法によって半導体基板上に形成される。以下、具体的なHBTの構成について以下説明する。
図7は、本実施例のヘテロ接合バイポーラトランジスタ(HBT)の構成を示す図である。図7は、本発明のHBT10の層構成を示しており、成長用基板として半導体基板(InP)1を用い、半導体基板1上に、バッファ層2、サブコレクタ層3、コレクタ層4、ベース層5、エミッタ層6、エミッタキャップ層が順次形成される。各層の材料については、サブコレクタ層3はn型InPにより、コレクタ層4はn型InGaAsにより、エミッタ層6はn型InPにより、そして、エミッタキャップ層7はn型InGaAsによって構成される。
ベース層5は、上述の実施例1または実施例2の薄膜作製方法によって形成される。ベース層5材料としては、Cがドープされたp型InGaAsSbを用いた。ベース層5は組成傾斜を持つものとして構成され、固相In組成が、ベース層5のうちのコレクタ層4に近い側からエミッタ層6に近い側にかけて、大きい状態から小さい状態へと連続的に変化した状態で形成される。または、固相Sb組成が、ベース層5のうちのコレクタ層4に近い側からエミッタ層6に近い側にかけて、連続的に大きい状態から小さい状態へと変化した状態で形成される。尚、図7の本発明のHBT10は、半導体基板1の上に、各層が下方から上方に向かって順次、作製されるものとして示してある。しかしながら、上の層から下の層に向かって逆の順序によって各層が作製できるよう場合には、固相In組成が、ベース層5のうちのエミッタ層6に近い側からコレクタ層4に近い側にかけて、小さい状態から大きい状態へと連続的に変化した状態で形成されることもある。同様に、固相Sb組成が、ベース層5のうちのエミッタ層6に近い側からコレクタ層4に近い側にかけて、小さい状態から大きい状態へと連続的に変化した状態で形成されることもある。
より具体的には、ベース層のInGaAsSbは、実施例1で示した方法によって作製できる。すなわち、ベース層5のうち、コレクタ層4に近い側からエミッタ層6に近い側にかけて、連続的に成長温度を上昇させることによって形成する。図7のHBTの構成において、上の層から下の層に向かって各層が作製できるよう場合には、ベース層5のうち、エミッタ層6に近い側からコレクタ層4に近い側にかけて、連続的に成長温度を低下させることによって形成することもできる。実施例1の作製方法によれば、単一のパラメータ(成長温度)のみの連続的変化による簡単化された方法によって、固相In組成および固相Sb組成を変化させることができる。
さらに、ベース層のInGaAsSbは、実施例2で示した方法によって作製することもできる。すなわち、ベース層5のうち、コレクタ層4に近い側からエミッタ層6に近い側にかけて、連続的にC原料の供給量を増大させることによって形成する。また、図7のHBTの構成において、上の層から下の層に向かって各層が作製できるよう場合には、ベース層5のうち、エミッタ層6に近い側からコレクタ層4に近い側にかけて、連続的にC原料の供給量を減少させることによって形成することもできる。実施例2の作製方法によれば、単一のパラメータ(原料の供給量)のみの連続的変化による簡単化された方法によって、固相In組成および固相Sb組成を変化させることができる。
したがって、本発明は、エミッタ、ベースおよびコレクタを少なくとも有するヘテロ接合バイポーラトランジスタ(HBT)において、Cがドープされてp型化されたInGaAsSbを用いて形成されたベース層であって、エミッタ層側からコレクタ層側にかけて、そのバンドギャップが大きい状態から小さい状態へ連続的に変化し、エミッタ層側からコレクタ層側にかけて、その固相In組成が小さい状態から大きい状態へと連続的に変化し、かつ、エミッタ層側からコレクタ層側にかけて、その固相Sb組成が小さい状態から大きい状態へと連続的に変化した状態で構成されたベース層を備えたHBTである。
さらに、本発明のHBTでは、前記ベース層は、コレクタ層に近い側からエミッタ層に近い側にかけて、前記C原料の供給量を連続的に大きくすること、もしくは、エミッタ層に近い側からコレクタ層に近い側にかけて、C原料の供給量を連続的に小さくすることにより形成すること、または、コレクタ層に近い側からエミッタ層に近い側にかけて、成長温度を連続的に上昇させること、もしくは、エミッタ層に近い側からコレクタ層に近い側にかけて、成長温度を連続的に低下させることによって形成される。
図8は、作製された本発明のHBTの構造例を示す図である。HBT20は、典型的な半導体リソグラフィ技術、ウェットエッチングおよびドライエッチングなどの公知の手法によって、エミッタ6を含むエミッタメサ、および、ベース5を含むベースメサを形成する。さらに、エミッタキャップ層7、ベース層5、サブコレクタ層3の上に、蒸着などの手法によって、金属電極13、12a、12b、11a、11bを形成する。
図9は、本発明の構造を持つHBTの、熱平衡状態における典型的なバンド図である。横軸の中央部にあるInGaAsベース層5の両脇に、InPエミッタ層6およびInGaAsコレクタ層4が表示され、縦軸には、電導帯31、フェルミ順位33、価電子帯32が表示されている。本発明のHBTでは、ベース層5に用いたInGaAsSbは、ベース層のエミッタ層6に近い側からコレクタ4層に近い側にかけて、固相In組成および固相Sb組成が、それぞれ、小さい状態から大きい状態へと変化する。このため、バンドギャップは、エミッタ層6に近い側からコレクタ層4に近い側にかけて、大きい状態から小さい状態へと連続的に変化する。このようにして発生したバンドギャップの連続的変化により、ベース層6内に内部電界が発生し、エミッタ層からベース層内に注入された電子は加速されて、遮断周波数の向上が見込める。
本発明の半導体薄膜の作製方法および得られるHBTでは、図4で示されたA点とB点との間で組成状態を変化させている。ベース層におけるエミッタ層に近い側の組成を、B点で示されるように、InPよりも格子定数の小さい領域、すなわち図4の破線より左下の領域に設定した。一方、ベース層におけるコレクタ層に近い側の組成を、A点で示されるように、InPよりも格子定数の大きい領域、すなわち図4の破線より右上の領域に設定した。しかしながら、本発明のHBTを作製するにあたっては、ベース層におけるこのような組成変化の態様だけに限定されるものではない。すなわち、エミッタ層に近い側の組成が、図4とは逆にInPよりも格子定数の大きい領域であっても良いし、また、コレクタ層に近い側の組成が、InPよりも格子定数の小さい領域にあっても良い。
ベース層のエミッタ層近傍およびコレクタ層近傍の各元材料の組成がどのような場合でも、ベース層の固相組成が、エミッタ層に近い側とコレクタ層に近い側との間で、固相In組成および固相Sb組成のそれぞれについて、ともに連続的に変化している構造であれば良い。具体的には、ベース層の固相組成が、エミッタ層に近い側からコレクタ層に近い側にかけて、固相In組成および固相Sb組成のそれぞれについて、ともに連続的に増大している構造であれば良い。また、エミッタ層からコレクタ層に向かってベース層を作成できるような作製方法が利用される場合、ベース層の固相組成が、コレクタ層に近い側からエミッタ層に近い側にかけて、固相In組成および固相Sb組成のそれぞれについて、ともに連続的に減少している構造であっても良い。
本発明におけるベース層は、InPに対して格子整合しておらず、擬似格子整合の状態で成膜される。ベース層が擬似格子整合しているとき、ベース層材料の格子定数が、InPの格子定数よりも大きい場合は圧縮ひずみがベース層に印加され、小さい場合は引張ひずみがベース層に印加される。従って、組成の傾斜を、図4に示した破線の整合条件のラインを横切るように、すなわちInPと格子整合する状態を経るように設定することによって、残留ひずみの影響を最小化することができる。例えば、ベース層が受ける歪の状態を、圧縮ひずみから引張ひずみへ、または、引張ひずみから圧縮ひずみへと変化させ、ベース層全体としてひずみを補償するように固相組成を設定することができる。固相組成を、InPと格子整合する状態を経るように設定することによって、残留ひずみの影響を小さくすることが、より好ましい。
したがって、横軸に固相In組成(x)および縦軸に固相Sb組成(y)をとった図4を再び参照すれば、ベース層のうち、エミッタ層に近い側の固相In組成(x)および固相Sb組成(y)が、InP整合ラインの下方の領域にあるように設定されることが好ましい。すなわち、次式を満たす領域にあれば良い。
y≦0.49×(1−x/0.53) 式(2)
同時に、コレクタ層に近い側の固相In組成および固相Sb組成が、InP整合ラインの上方の領域にあるように設定されることが好ましい。すなわち、次式を満たす領域にあれば良い。
y≧0.49×(1−x/0.53) 式(3)
式(2)および式(3)を満たすように、ベース層のエミッタ層近近傍およびコレクタ層近傍の固相In組成および固相Sb組成が設定されることで、残留ひずみの影響を小さくすることができる。
したがって、本発明の半導体薄膜の作製方法は、ベース層内において、エミッタ層に近い側の固相In組成(x)および固相Sb組成(y)が、y≦0.49×(1−x/0.53)の関係を満たし、ベース層内において、前記コレクタ層に近い側の固相In組成および固相Sb組成が、y≧0.49×(1−x/0.53)の関係を満たすことになる。
以上、実施例と共に詳細に説明してきたように、本発明の薄膜の作製方法では、InGaAsSbからなる四元混晶材料によりベース層を形成し、ベース層のバンドギャップを、コレクタ層に近い側からエミッタ層に近い側にかけて、小さい状態から大きい状態へと変化させ、単一の成長パラメータの連続的変化のみで、InGaAsSbの組成傾斜を形成することができる。形成されたHBTのベース層における組成傾斜の構造によって、高い遮断周波数・最大発振周波数を持つHBTの効果を最大限に発揮することができる。
本発明は、半導体デバイスおよび半導体デバイスの作製方法に利用することができる。
1 半導体基板
2 バッファ層
3 サブコレクタ層
4 コレクタ層
5 ベース層
6 エミッタ層
7 エミッタキャップ層
10、20 HBT
11a、11b、12a、12b、13 電極

Claims (1)

  1. 結晶成長法を使用して、ガリウム(Ga)原料、インジウム(In)原料、砒素(As)原料、アンチモン(Sb)原料および炭素(C)原料から構成される半導体薄膜の形成方法において、
    前記C原料として、少なくとも四臭化炭素(CBr4)または四塩化炭素(CCl4)を含むハロメタン系原料を使用し、成長温度を連続的に変化させながら半導体薄膜を形成するステップ
    を備え、
    前記半導体薄膜は、エミッタ、ベースおよびコレクタを少なくとも有するヘテロ接合バイポーラトランジスタのベース層であって、
    半導体薄膜を形成する前記ステップは、
    コレクタ層に近い側からエミッタ層に近い側にかけて、前記In原料、前記Ga原料、前記As原料、前記Sb原料および前記C原料のそれぞれの供給量を一定としたままで、成長温度を連続的に上昇させること、または、
    エミッタ層に近い側からコレクタ層に近い側にかけて、前記In原料、前記Ga原料、前記As原料、前記Sb原料および前記C原料のそれぞれの供給量を一定としたままで、成長温度を連続的に低下させることを含み、
    バンドギャップ、In組成およびSb組成が、前記エミッタ層に近い側および前記コレクタ層に近い側の間で連続的に変化していることを特徴とする半導体薄膜の形成方法。
JP2013239241A 2013-11-19 2013-11-19 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ Active JP6193738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013239241A JP6193738B2 (ja) 2013-11-19 2013-11-19 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013239241A JP6193738B2 (ja) 2013-11-19 2013-11-19 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2015099859A JP2015099859A (ja) 2015-05-28
JP6193738B2 true JP6193738B2 (ja) 2017-09-06

Family

ID=53376291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013239241A Active JP6193738B2 (ja) 2013-11-19 2013-11-19 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP6193738B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282115B2 (ja) * 1992-05-18 2002-05-13 日本電信電話株式会社 ヘテロ接合トランジスタ
JPH0685239A (ja) * 1992-09-01 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH11121461A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd ヘテロ接合バイポーラトランジスタ
JP2004521492A (ja) * 2001-01-08 2004-07-15 コピン コーポレーション リン化インジウムヘテロ接合バイポーラトランジスタの調製方法
JP2004186457A (ja) * 2002-12-04 2004-07-02 Nippon Telegr & Teleph Corp <Ntt> Iii−v族化合物半導体結晶の作製方法
JP2004207583A (ja) * 2002-12-26 2004-07-22 Sony Corp 半導体装置
JP4901110B2 (ja) * 2005-02-22 2012-03-21 Jx日鉱日石金属株式会社 化合物半導体エピタキシャル結晶及びその成長方法
JP2007294782A (ja) * 2006-04-27 2007-11-08 Sony Corp 半導体装置
JP2012080010A (ja) * 2010-10-05 2012-04-19 Sumitomo Electric Ind Ltd エピタキシャルウエハ、半導体素子、およびこれらの製造方法
JP5833491B2 (ja) * 2012-04-10 2015-12-16 日本電信電話株式会社 半導体薄膜の製造方法

Also Published As

Publication number Publication date
JP2015099859A (ja) 2015-05-28

Similar Documents

Publication Publication Date Title
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
JP3792390B2 (ja) 半導体装置及びその製造方法
WO2014126120A1 (ja) バイポーラトランジスタ
JPH0342841A (ja) ヘテロ接合バイボーラトランジスタ
JP3177283B2 (ja) GaAsデバイスの製造方法および該方法により製造されたデバイス
JP5108694B2 (ja) pn接合を有する薄膜結晶ウエハ及びその製造方法
JP5833491B2 (ja) 半導体薄膜の製造方法
JPH081955B2 (ja) 反転変調ドープされたヘテロ構造の製造方法
JP6193738B2 (ja) 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ
JPH08335588A (ja) InPベースの半導体
JP6287951B2 (ja) 化合物半導体装置
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
JPH0669248A (ja) 電界効果トランジスタ及びその製造方法
JP6240061B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP4770130B2 (ja) 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP3502267B2 (ja) バイポーラトランジスタの作製方法
JP5098193B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
JPH08162407A (ja) Iii−v族化合物半導体エピタキシャルウエハの製造方法
JP2015103784A (ja) 電界効果トランジスタ
JP2012138446A (ja) 高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170810

R150 Certificate of patent or registration of utility model

Ref document number: 6193738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150