JP2015103784A

JP2015103784A - 電界効果トランジスタ

Info

Publication number: JP2015103784A
Application number: JP2013245934A
Authority: JP
Inventors: 杉山　弘樹; Hiroki Sugiyama; 弘樹杉山
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2013-11-28
Filing date: 2013-11-28
Publication date: 2015-06-04

Abstract

【課題】結晶品質と高電子濃度、高移動度を兼ね備えたエピタキシャル構造を有する電界効果トランジスタを提供する。
【解決手段】化合物半導体エピタキシャル積層膜を構成要素とする電界効果トランジスタであって、化合物半導体エピタキシャル積層膜が、半絶縁性ＩｎＰ基板１上に、順次、ＩｎＡｌＡｓからなるバッファ層２、第１の電子供給層３、ＩｎＡｌＡｓからなる第１のスペーサ層４、ＩｎＧａＡｓないしＩｎＡｓからなるチャネル層、ＩｎＡｌＡｓからなる第２のスペーサ層８、第２の電子供給層９、およびＩｎＡｌＡｓからなる障壁層１０を積層してなり、ショットキー接合形成層上にゲート電極１４、ソース電極１５およびドレイン電極１６が形成され、第１の電子供給層３および第２の電子供給層９が、半絶縁性ＩｎＰ基板１に対して格子緩和を起こさない組成と膜厚を有し、ＳｉをドープしたＩｎ_ｘＡｌ_１−ｘＰからなる。
【選択図】図１

Description

本発明は、化合物半導体からなる電界効果トランジスタに関する。

半絶縁性ＩｎＰ基板上に形成されるヘテロ接合型電界効果トランジスタ（InP-based heterostructure field effect transistor：以下、ＩｎＰ系ＨＥＭＴ）は、優れた高速性および低雑音性から、非特許文献1および２に記載のように、所謂サブテラヘルツおよびテラヘルツ帯で動作する超高周波集積回路への応用が期待されている。集積回路は、分子線エピタキシー（Molecular Beam Epitaxy: MBE）法や、有機金属気相成長（Metal-Organic Vapor-Phase Epitaxy：MOVPE、あるいはMetal-Organic Chemical Vapor Deposition : MOCVD、以下、MOVPE）法のような結晶成長法を用いて作製されたエピタキシャル結晶基板上に形成される。

一般的なＨＥＭＴ構造は、図４に示すように、半絶縁性ＩｎＰ基板１０１（以下、単に「基板」という場合がある。）側から、バッファ層１０２、チャネル層１０３、スペーサ層１０４、電子供給層１０５、障壁層１０６からなる。一方、図５に示すように、トランジスタの電流駆動力を高めるために、チャネル層１０３を挟んで基板側にも、スペーサ層（第１のスペーサ層１０４ａ）と電子供給層（第１の電子供給層１０５ａ）とを設ける構造によって、チャネル層１０３の電子濃度を高める手法がある。この層構造はダブルドープ構造とも呼ばれる。

T. Kosugi, A. Hirata, T. Nagatsuma, and Y. Kado, IEEE Microwave Magazine Vo. 10, Issue 2 (2009) 68-76. W. Deal, X. B. Mei, K. M. K. Leong, V. Radisic, S. Sarkozy, and R. Lai, IEEE Transactions on Terahertz Science and Technology Vol. 1, No. 1 (2011) 25. H. Ishikawa, I. Nomachi, S. Miwa, T. Maruyama, and M. Kamada, J. Appl. Phys. 73(9) (1993) 4724. T. Nakayma and H. Miyamoto, J. Crystal Growth 201/202 (1999)782. H. Sugiyama, H. Yokoyama and T. Kobayashi, Jpn. J. Appl. Phys. 43(2) (2004) 534.

このダブルドープ構造においては、表面側の電子供給層（第２の電子供給層１０５ｂ）にドープされたドーパントと、基板側の電子供給層（第１の電子供給層１０５ａ）にドープされたドーパントを比較すると、成長中に受ける熱履歴が基板側の電子供給層の方が長いことから、表面偏析および熱拡散しやすく、上層にあるチャネル層に近づきやすい。このドーパントの移動によって、チャネル層の電子はクーロン散乱を受けやすくなり、移動度は低下する。特に、基板側の電子供給層より表面側のエピタキシャル層を成長するための熱履歴が長い場合、このドーパント拡散の影響は顕著となる。

ＩｎＰ系ＨＥＭＴ構造のバッファ層、スペーサ層、障壁層として用いられるＩｎＡｌＡｓは、例えば非特許文献３に記載されているように、良好な結晶品質を得るために、通常６００℃以上の高温で形成する必要がある。一方、ＩｎＰに格子整合するＩｎＧａＡｓよりもＩｎ組成の大きいＩｎＧａＡｓやＩｎＡｓをチャネルとして用い、高い移動度を得ようとする場合、例えば非特許文献４に記載されているように、格子不整合に伴う格子緩和や３次元成長を抑制するために、前記のＩｎＡｌＡｓからなるバッファ層やスペーサ層、障壁層他よりもチャネル層を低温で成長する必要がある。このように基板温度の昇温・降温を経てエピタキシャル成長が行われる際、温度安定化のために、昇温あるいは降温後に成長中断時間を伴う。そのため、基板側の電子供給層が受ける熱履歴は長くなる。非特許文献５にある通り、ＩｎＡｌＡｓにドープされたＳｉは、典型的なＩｎＰ系ＨＥＭＴの成長温度付近で比較的容易に熱拡散するため、前記の熱履歴の影響は無視できない。

このようなドーパント原子の拡散は、基板温度自体を下げることによって抑制できるが、これによって、ＨＥＭＴを構成する各層の結晶品質が低下しやすくなる。特に、ＩｎＰ系ＨＥＭＴ構造のバッファ層、スペーサ層、障壁層を構成するＩｎＡｌＡｓは、低温成長中に酸素を取り込みやすい。この酸素は、ドナー不純物として作用するために絶縁性を劣化させる。このようにドーパントの拡散抑制と、良好な結晶品質を得る基板温度はトレードオフの関係にある。

本発明は、結晶品質と高電子濃度、高移動度を兼ね備えたエピタキシャル構造を有する電界効果トランジスタを提供することを目的とする。

上記目的を達成するため、第１の態様に係る発明は、化合物半導体エピタキシャル積層膜を構成要素とする電界効果トランジスタであって、前記化合物半導体エピタキシャル積層膜が、半絶縁性ＩｎＰ基板上に、順次、ＩｎＡｌＡｓからなるバッファ層、第１の電子供給層、ＩｎＡｌＡｓからなる第１のスペーサ層、ＩｎＧａＡｓないしＩｎＡｓからなるチャネル層、ＩｎＡｌＡｓからなる第２のスペーサ層、第２の電子供給層、およびＩｎＡｌＡｓからなるショットキー接合形成層を積層してなり、前記ショットキー接合形成層上にゲート電極、ソース電極およびドレイン電極が形成され、前記第１の電子供給層および前記第２の電子供給層が、前記半絶縁性ＩｎＰ基板に対して格子緩和を起こさない組成と膜厚を有し、ＳｉをドープしたＩｎ_ｘＡｌ_１−ｘＰからなることを要旨とする。

第２の態様に係る発明は、第１の態様に係る発明において、前記第１の電子供給層および前記第２の電子供給層が、前記半絶縁性ＩｎＰ基板に対して格子緩和を起こさない組成と膜厚を有し、プレーナドープされたＳｉを含むＩｎ_ｘＡｌ_１−ｘＰからなることを要旨とする。

第３の態様に係る発明は、第１又は第２の態様に係る発明において、前記第１の電子供給層および前記第２の電子供給層のＩｎ_ｘＡｌ_１−ｘＰのＩｎ組成ｘが、０以上１以下の範囲であることを要旨とする。

本発明によれば、結晶品質と高電子濃度、高移動度を兼ね備えたエピタキシャル構造を有する電界効果トランジスタを提供することができる。

本発明の実施の形態におけるダブルドープ構造を含むＩｎＰ系ＨＥＭＴの層構造を示す図である。図１に示した層構造を用いて作製された電界効果トランジスタを示す図である。高Ｉｎ組成ＩｎＧａＡｓあるいはＩｎＡｓチャネルを有するＩｎＰ系ＨＥＭＴ構造を形成する際の基板温度の時間変化を示す図である。一般的なＩｎＰ系ＨＥＭＴの層構造を示す図である。一般的なダブルドープ構造を含むＩｎＰ系ＨＥＭＴの層構造を示す図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の実施の形態におけるダブルドープ構造を含むＩｎＰ系ＨＥＭＴの層構造を示す図である。この層構造は、ＩｎＡｌＡｓからなるバッファ層２、Ｉｎ_ｘＡｌ_１−ｘＰからなる第１の電子供給層３、ＩｎＡｌＡｓからなる第１のスペーサ層４、ＩｎＧａＡｓからなる第１のチャネル層５、ＩｎＡｓからなる第２のチャネル層６、ＩｎＧａＡｓからなる第３のチャネル層７、ＩｎＡｌＡｓからなる第２のスペーサ層８、Ｉｎ_ｘＡｌ_１−ｘＰからなる第２の電子供給層９、ＩｎＡｌＡｓからなる障壁層１０、ＩｎＰからなるリセスエッチング停止層１１、ｎ型の導電性を有するＩｎＡｌＡｓからなる第１のオーミックコンタクト層１２、ｎ型の導電性を有するＩｎＧａＡｓからなる第２のオーミックコンタクト層１３で構成される。

例えば、バッファ層２の厚さは２００ｎｍ程度、第１の電子供給層３の厚さは３ｎｍ程度、第１のスペーサ層４の厚さは３ｎｍ程度、第１のチャネル層５の厚さは３ｎｍ程度、第２のチャネル層６の厚さは３ｎｍ程度、第３のチャネル層７の厚さは３ｎｍ程度、第２のスペーサ層８の厚さは３ｎｍ程度、第２の電子供給層９の厚さは３ｎｍ程度、障壁層１０の厚さは６ｎｍ程度、リセスエッチング停止層１１の厚さは５ｎｍ程度、第１のオーミックコンタクト層１２および第２のオーミックコンタクト層１３の厚さは各々２０ｎｍ程度あれば良い。

また、第１の電子供給層３および第２の電子供給層９へのドーピング濃度は、例えば各々１ｘ１０^１９ｃｍ^−３程度など、所望の電界効果トランジスタの閾値電圧を得るために適宜調整する。第１のオーミックコンタクト層１２へのドーピング濃度は５ｘ１０^１８ｃｍ^−３程度、第２のオーミックコンタクト層１３へのドーピング濃度は１ｘ１０^１９ｃｍ^−３程度であれば良い。

また、第１の電子供給層３および第２の電子供給層９は、プレーナドープ（シートドープ）されたＳｉを含むＩｎ_ｘＡｌ_１−ｘＰで挟んだ構造としても良い。これによって、より高い電子濃度を得ることが可能となる。

また、第１の電子供給層３および第２の電子供給層９の厚さとＩｎ組成ｘは、半絶縁性ＩｎＰ基板１に対するＩｎ_ｘＡｌ_１−ｘＰの臨界膜厚と、ＩｎＡｌＡｓに対するバンド不連続を考慮して適宜調節すれば良い。すなわち、Ｉｎ_ｘＡｌ_１−ｘＰは、半絶縁性ＩｎＰ基板１に対して格子緩和を起こさない組成と膜厚であれば良いので、Ｉｎ_ｘＡｌ_１−ｘＰのＩｎ組成ｘは、０以上１以下の範囲で適宜調節することが可能である。具体的には、第１の電子供給層３および第２の電子供給層９の厚さを２ｎｍ程度とした場合は、Ｉｎ組成ｘを０．７５等とすれば良い。

図１に示した層構造を用いて作製された電界効果トランジスタを図２に示す。この図に示すように、電界効果トランジスタを作製する際は、最上層の第２のオーミックコンタクト層１３およびその下層の第１のオーミックコンタクト層１２の一部を例えばウェットエッチングによって除去し、リセスエッチング停止層１１を表面に露出させる。この露出したリセスエッチング停止層１１上にゲート電極１４を形成する。さらに、最表面の第２のオーミックコンタクト層１３の上にオーミック電極を形成し、ソース電極１５およびドレイン電極１６を形成すれば良い。

図１に示した層構造をエピタキシャル成長で形成するための基板温度シークエンスを図３に示す。Ａ、Ｂ、Ｃは、基板に原料を供給し、エピタキシャル層を成長する時間である。

最初に、半絶縁性ＩｎＰ基板１をバッファ層２の成長温度として例えば６５０℃まで昇温する。引き続き、原料を基板表面に供給し、ＩｎＡｌＡｓからなるバッファ層２、第１の電子供給層３、第１のスペーサ層４、第１のチャネル層５まで成長する。これが図３におけるＡの区間に相当する。

続いて、基板温度をＩｎＡｓの成長温度として例えば４６０℃まで下げて、基板温度を安定させる。引き続き、ＩｎＡｓからなる第２のチャネル層６、およびＩｎＧａＡｓからなる第３のチャネル層７を成長する。これが図３におけるＢの区間に相当する。

最後に、ＩｎＡｌＡｓからなる第２のスペーサ層８、およびその上層の成長温度である６５０℃まで基板を昇温する。基板温度が安定した後に、ＩｎＡｌＡｓからなる第２のスペーサ層８以降の層を成長する。これが図３におけるＣの区間に相当する。

例えば、非特許文献（H. Yokoyama, H. Sugiyama, Y. Oda, K. Watanabe, and T. Kobayashi, Jpn. J. Appl. Phys. 42 (2003) 4909.）では、６５０℃におけるＩｎ_ｘＡｌ_１−ｘＰ中のＳｉの拡散定数は、ＩｎＡｌＡｓ中のＳｉの拡散定数の約６０分の１と見積もられており、Ｉｎ_ｘＡｌ_１−ｘＰ中ではＳｉ拡散が抑制される。そのため、ＩｎＡｌＡｓを第１の電子供給層３とする場合よりもＩｎ_ｘＡｌ_１−ｘＰを第１の電子供給層３とした方が、電子供給層形成後の成長中の熱履歴によるチャネル層５，６，７側へのＳｉの拡散は抑制され、移動度の低下を防ぐことが可能となる。

なお、図１のＩｎＡｓチャネルのような低成長温度が必要となる場合だけでなく、成長温度を一定としてダブルドープＨＥＭＴ構造を作製する場合においても、熱拡散の影響を抑制できることには変わりない。そのため、例えばＩｎＰに格子整合するＩｎＧａＡｓをチャネルとするダブルドープ構造においても、Ｉｎ_ｘＡｌ_１−ｘＰからなる電子供給層を適用することによって、Ｓｉの拡散による移動度の低下を抑制することができる。

以上のように、本発明の実施の形態では、ダブルドープ構造の電界効果トランジスタにおいて第１の電子供給層３および第２の電子供給層９にＳｉドープのＩｎＡｌＰを用いるようにしている。ＩｎＡｌＰにドープされたＳｉは、ＩｎＡｌＡｓにドープされたＳｉよりも拡散しにくく、熱履歴を受ける電子供給層、特に長時間の熱履歴を受ける基板側の電子供給層内のドーパントの拡散を抑制し、これに伴うチャネル層の電子移動度の低下を抑制することができる。

具体的には、本発明の実施の形態における電界効果トランジスタは、化合物半導体エピタキシャル積層膜を構成要素とする電界効果トランジスタである。化合物半導体エピタキシャル積層膜は、半絶縁性ＩｎＰ基板１上に、順次、ＩｎＡｌＡｓからなるバッファ層２、第１の電子供給層３、ＩｎＡｌＡｓからなる第１のスペーサ層４、ＩｎＧａＡｓないしＩｎＡｓからなるチャネル層５，６，７、ＩｎＡｌＡｓからなる第２のスペーサ層８、第２の電子供給層９、およびＩｎＡｌＡｓからなる障壁層（ショットキー接合形成層）１０を積層してなる。ショットキー接合形成層１０上にゲート電極１４、ソース電極１５およびドレイン電極１６が形成される。第１の電子供給層３および第２の電子供給層９は、半絶縁性ＩｎＰ基板１に対して格子緩和を起こさない組成と膜厚を有し、ＳｉをドープしたＩｎ_ｘＡｌ_１−ｘＰからなる。これによって、結晶品質と高電子濃度、高移動度を兼ね備えたエピタキシャル構造を有する電界効果トランジスタを提供することが可能となる。

また、第１の電子供給層３および第２の電子供給層９は、半絶縁性ＩｎＰ基板１に対して格子緩和を起こさない組成と膜厚を有し、プレーナドープされたＳｉを含むＩｎ_ｘＡｌ_１−ｘＰからなっても良い。これによって、より高い電子濃度を得ることが可能となる。

また、第１の電子供給層３および第２の電子供給層９のＩｎ_ｘＡｌ_１−ｘＰのＩｎ組成ｘは、０以上１以下の範囲である。すなわち、Ｉｎ_ｘＡｌ_１−ｘＰは、半絶縁性ＩｎＰ基板１に対して格子緩和を起こさない組成と膜厚であれば良いので、Ｉｎ_ｘＡｌ_１−ｘＰのＩｎ組成ｘは、０以上１以下の範囲で適宜調節することが可能である。

なお、ここでは「ＩｎＧａＡｓないしＩｎＡｓからなるチャネル層」と表現したが、これは、ＩｎＧａＡｓとＩｎＡｓのいずれかがチャネル層に含まれていれば良いという意味である。すなわち、図１や図２では、ＩｎＧａＡｓからなる第１のチャネル層５、ＩｎＡｓからなる第２のチャネル層６、ＩｎＧａＡｓからなる第３のチャネル層７を例示したが、図４や図５を用いて説明したように、ＩｎＧａＡｓからなるチャネル層だけで構成することも可能である。

以上のように、本発明の実施の形態を記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。このように、本発明は、ここでは記載していない様々な実施の形態などを含む。

１…半絶縁性ＩｎＰ基板
２…バッファ層
３…第１の電子供給層
４…第１のスペーサ層
５…第１のチャネル層
６…第２のチャネル層
７…第３のチャネル層
８…第２のスペーサ層
９…第２の電子供給層
１０…障壁層（ショットキー接合形成層）
１４…ゲート電極
１５…ソース電極
１６…ドレイン電極

上記目的を達成するため、第１の態様に係る発明は、化合物半導体エピタキシャル積層膜を構成要素とする電界効果トランジスタであって、前記化合物半導体エピタキシャル積層膜が、半絶縁性ＩｎＰ基板上に、順次、ＩｎＡｌＡｓからなるバッファ層、第１の電子供給層、ＩｎＡｌＡｓからなる第１のスペーサ層、ＩｎＧａＡｓないしＩｎＡｓからなるチャネル層、ＩｎＡｌＡｓからなる第２のスペーサ層、第２の電子供給層、およびＩｎＡｌＡｓからなるショットキー接合形成層を積層してなり、前記ショットキー接合形成層上にゲート電極、ソース電極およびドレイン電極が形成され、前記第１の電子供給層および前記第２の電子供給層が、前記半絶縁性ＩｎＰ基板に対して格子緩和を起こさない組成と膜厚を有し、ＳｉをドープしたＩｎ_xＡｌ_1-xＰからなり、前記第１の電子供給層および前記第２の電子供給層の膜厚が、前記半絶縁性ＩｎＰ基板に対するＩｎ _x Ａｌ _1-x Ｐの臨界膜厚を超えない膜厚であることを要旨とする。

Claims

化合物半導体エピタキシャル積層膜を構成要素とする電界効果トランジスタであって、
前記化合物半導体エピタキシャル積層膜が、半絶縁性ＩｎＰ基板上に、順次、ＩｎＡｌＡｓからなるバッファ層、第１の電子供給層、ＩｎＡｌＡｓからなる第１のスペーサ層、ＩｎＧａＡｓないしＩｎＡｓからなるチャネル層、ＩｎＡｌＡｓからなる第２のスペーサ層、第２の電子供給層、およびＩｎＡｌＡｓからなるショットキー接合形成層を積層してなり、
前記ショットキー接合形成層上にゲート電極、ソース電極およびドレイン電極が形成され、
前記第１の電子供給層および前記第２の電子供給層が、前記半絶縁性ＩｎＰ基板に対して格子緩和を起こさない組成と膜厚を有し、ＳｉをドープしたＩｎ_ｘＡｌ_１−ｘＰからなる
ことを特徴とする電界効果トランジスタ。
前記第１の電子供給層および前記第２の電子供給層が、前記半絶縁性ＩｎＰ基板に対して格子緩和を起こさない組成と膜厚を有し、プレーナドープされたＳｉを含むＩｎ_ｘＡｌ_１−ｘＰからなることを特徴とする請求項１記載の電界効果トランジスタ。
前記第１の電子供給層および前記第２の電子供給層のＩｎ_ｘＡｌ_１−ｘＰのＩｎ組成ｘが、０以上１以下の範囲であることを特徴とする請求項１又は２記載の電界効果トランジスタ。