JP2009060043A - 電界効果トランジスタの製造方法及びその電界効果トランジスタ - Google Patents

Abstract

【課題】ＩｎＰ基板を用いた電界効果トランジスタ及びその製造方法を提供すること。
【解決手段】ＩｎＰ基板１と、このＩｎＰ基板上に形成されたバッファ層２と、このバッファ層上に形成された電子走行層３と、この電子走行層上に形成されたスペーサ層４と、このスペーサ層上に形成された電子供給層５と、この電子供給層上に形成されたバリア層６と、このバリア層上に形成されたエッチストップ層７と、このエッチストップ層上に形成された高電子濃度コンタクト層８と、この高電子濃度コンタクト層上に形成された高電子濃度キャップ層９からなる多層膜構造を備え、電子走行層がＩｎＧａＡｓで、スペーサ層がＩｎＡｌＡｓで、電子供給層の電子親和力が、電子供給層の下にあるスペーサ層よりも小さいＩｎＡｌＰで、かつ電子供給層の電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なうことによって形成されている。
【選択図】図２

Description

本発明は、電界効果トランジスタの製造方法及びその電界効果トランジスタに関し、より詳細には、ＩｎＰ基板を用いたヘテロ電界効果トランジスタ、及びIII−Ｖ族化合物半導体エピタキシャル成長方法を用いてＩｎＰ基板上にヘテロ電界効果トランジスタを形成する製造方法に関するものである。

一般に、III−Ｖ族化合物半導体を用いた電子デバイスは、シリコン電子デバイスと比較すると、高速化や低消費電力化に適しており、従来から様々なデバイスの開発が行われてきている。特に、ＩｎＰ基板を用いた電子デバイスは、ＧａＡｓ基板を用いたデバイスに比べて格子定数が大きいため、電子走行層を形成するＩｎＧａＡｓのＩｎ濃度を上げることが可能であり、より高速な電子デバイスを作成するのに適している。

このＩｎＰ基板をベースとした高速電子デバイスを形成するには、高品質な結晶をエピタキシャル成長する必要がある。従来のＭＯＣＶＤ法（有機金属気層成長法）では、トリメチル金属材料を元にした成膜技術が用いられてきた。例えば、ＩｎＰ基板に格子整合する電子走行層として用いられるＩｎＧａＡｓの成膜については、トリメチルインジウム（ＴＭＩ）とトリメチルガリウム（ＴＭＧ）及びアルシン（ＡｓＨ₃）を用いてきたが、これらのガスは分解温度が高く、分解の際にメチル基やＡｓＨ₃からの水素が結晶に混入するため、この水素が不純物となって電子の走行を妨げることがよく知られている。

電界効果トランジスタの一種である高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）は、基板上に形成された電子走行層とこれに隣接する電子供給層を備えており、ドーピングされていない高品質な電子走行層のヘテロ界面へ、電子供給層から与えられた電子が２次元電子ガス層として局在することにより、不純物散乱の少ない高速な動作を達成している。

通常、電子供給層へのドーピングは、電子走行層側とゲート電極側にそれぞれドーピングを行わないスペーサ層やバリア層を設け、その間に非常に薄いデルタ関数的にドーピングを行う層を設けることで達成される。この方法は、ゲートリーク電流を抑制しながらトランジスタの相互コンダクタンスを向上させるのに適しているが、非常に薄い層に不純物を局在させるため、不純物のウェハ面内均一化や高濃度化に限界がある。また、不純物濃度のバラツキは、トランジスタの閾値や相互コンダクタンスの変動の原因となるため、実用的なトランジスタの性能安定性を下げることになる。

さらに、電子供給層にＩｎＡｌＡｓを用いると、従来のトリメチル金属材料を原料とした結晶成長方法では、トリメチルアルミニウム（ＴＭＡ）に含まれる炭素によりドーピング不純物の失活が起こるため、電子走行層へ供給する電子密度を上げるには限界があった。これに加えて、電子供給層からの電子供給量が過剰であると、伝導帯の谷間を形成させることになるため、ドーピング不純物により形成された電子が全て電子走行層に移動せずにその一部が電子供給層に残ってしまい、パラレルコンダクション層を形成して、結果としてトランジスタ特性を劣化させることがある。

一方で、ＩｎＰを基板として用いるＨＥＭＴでは、ゲート電極を形成する工程において、ウェットエッチングによるゲートリセス構造を形成するが、この際のエッチストップ層としてＩｎＰを用いる。特許文献１に指摘されているように、ＩｎＰのショットキー障壁の高さはおよそ０．４ｅＶであり、あまり大きくないため、ゲートリーク電流が大きい。そこで、ＩｎＰエッチストップ層の下にバンドギャップの広いＩｎＡｌＡｓ層やＩｎＡｌＰ層を設けることで、ゲート電極へのリーク電流を小さくしようという試みが開示されている。

このように、ＩｎＰ基板上のＨＥＭＴにおいては、ＩｎＡｌＰ層のようなよりワイドギャップの半導体層をゲート電極直下に設けることでゲートリーク電流の抑制を行うことは行われてきたが、高濃度にドーピングを行って電子供給層として活用しようという試みはこれまでに行われていなかった。

特開２０００−３２３７０４号公報（特許第３４４３０３４号）

しかしながら、従来の成膜方法では、結晶中に取り込まれる水素が多いことと成長温度が高いため、十分に高品質な化合物半導体多層膜を成膜することが困難であった。また、これを用いた高性能な電界効果トランジスタを作成することも難しかった。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ＩｎＰ基板を用いたヘテロ電界効果トランジスタ、及びIII−Ｖ族化合物半導体エピタキシャル成長方法を用いてＩｎＰ基板上にヘテロ電界効果トランジスタを形成する製造方法を提供することにある。

本発明者は、上述した課題を解決するために鋭意研究を重ねた結果、特定の製造方法を用いて電界効果トランジスタを作成することにより、上述した目的に適合することを見いだし、この知見に基づいて本発明をなすに至った。

つまり、本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、有機金属材料を用いてIII−Ｖ族化合物半導体薄膜をエピタキシャル結晶成長させて多層膜構造を形成する電界効果トランジスタの製造方法であって、ＩｎＰ基板上にバッファ層であるＩｎＡｌＡｓを形成する工程と、該バッファ層上に電子走行層であるＩｎＧａＡｓを形成する工程と、該電子走行層上にスペーサ層であるＩｎＡｌＡｓを形成する工程と、該スペーサ層上に電子供給層であるＩｎＡｌＰを形成する工程と、該電子供給層上にバリア層であるＩｎＡｌＡｓを形成する工程と、該バリア層上にエッチストップ層であるＩｎＰを形成する工程と、該エッチストップ層上に高電子濃度コンタクト層であるＩｎＡｌＡｓを形成する工程と、該高電子濃度コンタクト層上に高電子濃度キャップ層であるＩｎＧａＡｓを形成する工程とを有し、少なくとも前記電子供給層を形成する工程は、前記有機金属化合物がトリエチル化合物であり、鎖状化合物の生成を抑制しながら、前記III族化合物と前記Ｖ族化合物をそれぞれ別々に供給する工程と、混合反応させる前に予め加熱を行なう工程と、前記ＩｎＰ基板の直近で化学反応させる工程とを有し、かつ前記電子供給層に電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なうことを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記電子供給層を形成する際のトリエチル化合物が、トリエチルインジウムとトリエチルアルミニウムとトリエチルホスフィン及び／又はホスフィンであることを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記スペーサ層を形成する際のトリエチル化合物が、トリエチルインジウムとトリエチルアルミニウムとトリエチルヒ素及び／又はアルシンであることを特徴とする。

また、請求項４に記載の発明は、ＩｎＰ基板と、該ＩｎＰ基板上に形成されたバッファ層と、該バッファ層上に形成された電子走行層と、該電子走行層上に形成されたスペーサ層と、該スペーサ層上に形成された電子供給層と、該電子供給層上に形成されたバリア層と、該バリア層上に形成されたエッチストップ層と、該エッチストップ層上に形成された高電子濃度コンタクト層と、該高電子濃度コンタクト層上に形成された高電子濃度キャップ層からなる多層膜構造を備え、前記電子走行層がＩｎＧａＡｓで、前記スペーサ層がＩｎＡｌＡｓで、前記電子供給層の電子親和力が、該電子供給層の下にある前記スペーサ層よりも小さいＩｎＡｌＰで、かつ前記電子供給層の電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なうことによって形成されていることを特徴とする。

本発明によれば、従来のように結晶品質の劣化を招いていた熱処理工程を用いることなく、高品質の化合物半導体多層膜を形成し、それをもとにした高品質な電界効果トランジスタを製造することができる。

以下、図面を参照して本発明の実施例について説明する。
＜実施例１＞
本発明の実施例１について、電界効果トランジスタの一種である高電子移動度トランジスタ（ＨＥＭＴ）を例として以下に説明する。
図１は、本発明の電界効果トランジスタの実施例１及び後述する実施例２を説明するための多層膜基板を示す断面構成図である。以下に実施例１及び実施例２に用いる多層膜基板の製造方法について説明する。

図５は、本発明に用いる多層膜基板を形成するための結晶成長装置の概略構成図である。まず、図５に概略を示す有機金属材料を原料とした結晶成長装置を用いて、基板１上に所望の薄膜をエピタキシャル成長させる。III族材料とＶ族材料を５０℃に予熱しておいたそれぞれ別々の導入配管で反応炉内へ導入し、基板１の直上１５ｍｍ程度で混合し、即座に反応させることにより、副反応で生成する鎖状化合物の生成を抑制しながら高品質、高効率なエピタキシャル成長が可能となる。

上述した結晶成長装置（成膜装置）を使って、加熱ヒーター５１で基板１の表面温度が５５０℃になるように設定し、基板１であるＩｎＰ上にバッファ層２となる、ＩｎＰに格子整合する１００ｎｍ厚のＩｎＡｌＡｓ層を形成する。III族材料としては、トリメチルインジウム（ＴＭＩ）とトリメチルアルミニウム（ＴＭＡ）を供給し、Ｖ族材料としてはトリエチルヒ素（ＴＥＡｓ）かつ／またはアルシン（ＡｓＨ₃）を用いる。

次に、電子走行層３であるＩｎＧａＡｓ層を１５ｎｍ厚、III族材料としてトリメチルインジウムとトリメチルガリウム（ＴＭＧ）を供給し、Ｖ族材料としてＡｓＨ₃を供給して結晶成長させる。この電子走行層３であるＩｎＧａＡｓ層は、ＩｎＰに格子整合するＩｎ_0.53Ｇａ_0.47Ａｓであるが、電子走行層３の移動度向上や耐圧を考慮して、結晶欠陥を発生させない範囲でＩｎ濃度を増減させることが可能であり、通常のIII族元素のＩｎ濃度は４０〜６６％が好ましい。

次に、スペーサ層４であるＩｎＡｌＡｓ層を３ｎｍ厚となるように成長し、その上に電子供給層５であるＩｎＡｌＰ層を５ｎｍ厚で電子密度が１×１０¹⁹乃至３×１０¹⁹／ｃｍ³となるように、III族材料としてトリエチルインジウム（ＴＥＩ）、トリエチルアルミニウム（ＴＥＡ）、Ｖ族材料としてトリエチル燐（ＴＥＰ）かつ／またはホスフィン（ＰＨ₃）、ｎ型ドーピング材料としてジシラン（Ｓｉ₂Ｈ₆）を供給しながら成長する。

この電子供給層５の材料としては、本実施例１のＩｎＡｌＰのように、その上下に存在するスペーサ層４やバリア層６のＩｎＡｌＡｓに対して、伝導帯の電子親和力が小さいものが好ましい。電子供給層５の電子親和力が小さくなると、ドーピングを行って生成する電子がより大きい電子親和力を持つ層へと流れ込み、結果としてドーピングによる電子が電子供給層５に残らないため、パラレルコンダクションが起こりにくくなる。

また、従来のδドーピング層では、非常に薄い領域に高濃度ドーピングを行うため、ドーピング量の面内均一性を保つのが困難であったのに対し、本実施例１のように厚膜の電子供給層５に高濃度の電子密度になるようドーピングを行うと、面積あたり電子密度のウェハ面内均一性を保ちやすく、かつ膜厚をコントロールすることで電子面密度の制御性が向上する。

さらに、従来はトリメチル系金属化合物を原料としていたため、成膜時に取り込まれる水素の影響を受けて、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³という高濃度の不純物ドーピングが不可能であったが、本実施例１にあるように、トリエチル金属化合物としてＴＥＩ，ＴＥＡ，ＴＥＰかつまたはＰＨ₃を用いることで、ドーピング不純物の不活性化を抑制しながら高濃度のドーピングを行うことが可能となった。

この電子供給層５であるＩｎＡｌＰ層は、面積あたりキャリア密度の所望値に合わせて厚さをかえることができるが、薄すぎるとゲートリーク電流を増加させ、厚すぎるとゲート電極による電子走行層３にある電子のコントロール性に支障をきたすので、通常は、１〜１０ｎｍの間で成膜するのが好ましい。更に好ましくは、２〜５ｎｍである。

以上のように、電子供給層５の材料は、結晶欠陥を発生せず結晶成長可能な範囲で任意の材料を選択することが可能であり、この目的に合致すればＩｎＡｌＰに限らない。

続いて、電子供給層５の上には、バリア層６としてＩｎＡｌＡｓ層を５ｎｍ厚になるように成長し、その上にエッチストップ層７となるＩｎＰを５ｎｍ厚となるように、ＴＥＩとＴＥＰかつ／またはＰＨ₃を供給しながら成膜する。エッチストップ層７上には、電子走行層３への良好なオーミックコンタクトをとるために、高電子濃度コンタクト層８であるＩｎＡｌＡｓ層を１０ｎｍ厚、電子密度が１×１０¹⁹乃至３×１０¹⁹／ｃｍ³となるように、ＴＥＩとＴＥＡと、ＴＥＡｓかつ／またはＡｓＨ₃およびドーピング材料としてＳｉ₂Ｈ₆を供給しながら成膜を行う。

この高電子濃度コンタクト層８の上にはオーミックメタルと直接接する高電子濃度キャップ層９としてＩｎＧａＡｓ層を２０ｎｍ厚、電子濃度が１×１０¹⁹乃至３×１０¹⁹／ｃｍ³となるように、ＴＥＩとＴＥＧと、ＴＥＡｓかつ／またはＡｓＨ₃およびドーピング材料としてＳｉ₂Ｈ₆を供給しながら成膜を行う。この成膜をもって、図１に示される多層膜基板が完成することになる。

図２は、図１に示した多層膜基板を用いた本発明の実施例１に係る電界効果トランジスタの断面構成図である。本発明の電界効果トランジスタは、ＩｎＰ基板１と、このＩｎＰ基板１上に形成されたバッファ層２と、このバッファ層２上に形成された電子走行層３と、この電子走行層３上に形成されたスペーサ層４と、このスペーサ層４上に形成された電子供給層５と、この電子供給層５上に形成されたバリア層６と、このバリア層６上に形成されたエッチストップ層７と、このエッチストップ層７上に形成された高電子濃度コンタクト層８と、この高電子濃度コンタクト層８上に形成された高電子濃度キャップ層９からなる多層膜構造を備えている。

電子走行層３がＩｎＧａＡｓで、スペーサ層４がＩｎＡｌＡｓで、電子供給層５の電子親和力が、電子供給層５の下にあるスペーサ層４よりも小さいＩｎＡｌＰで、かつ電子供給層５の電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なうことによって形成されている。

このような電界効果トランジスタの製造方法は、有機金属材料を用いてIII−Ｖ族化合物半導体薄膜をエピタキシャル結晶成長させて多層膜構造を形成する電界効果トランジスタの製造方法であり、ＩｎＰ基板１上にバッファ層２であるＩｎＡｌＡｓを形成する工程と、このバッファ層２上に電子走行層３であるＩｎＧａＡｓを形成する工程と、この電子走行層３上にスペーサ層４であるＩｎＡｌＡｓを形成する工程と、このスペーサ層４上に電子供給層５であるＩｎＡｌＰを形成する工程と、この電子供給層５上にバリア層６であるＩｎＡｌＡｓを形成する工程と、このバリア層６上にエッチストップ層７であるＩｎＰを形成する工程と、このエッチストップ層７上に高電子濃度コンタクト層８であるＩｎＡｌＡｓを形成する工程と、この高電子濃度コンタクト層８上に高電子濃度キャップ層９であるＩｎＧａＡｓを形成する工程とを有している。

少なくとも電子供給層５を形成する工程は、有機金属化合物がトリエチル化合物であり、鎖状化合物の生成を抑制しながら、III族化合物とＶ族化合物をそれぞれ別々に供給する工程と、混合反応させる前に予め加熱を行なう工程と、ＩｎＰ基板の直近で化学反応させる工程とを有し、かつ電子供給層５に電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なう。

また、電子供給層５を形成する際のトリエチル化合物が、トリエチルインジウムとトリエチルアルミニウムとトリエチルホスフィン及び／又はホスフィンである。

さらに、スペーサ層４を形成する際のトリエチル化合物が、トリエチルインジウムとトリエチルアルミニウムとトリエチルヒ素及び／又はアルシンである。

図６は、図２に示された実施例１に係る電界効果トランジスタの製造方法をより詳細に説明するためのフローチャートを示す図である。以下、図６に示すフローチャートに沿って本発明に係る電界効果トランジスタの製造方法を説明する。まず、トランジスタ素子の各々を分離するためウェットエッチングにより、基板１であるＩｎＰ表面が露出するまでエッチングを行う（ステップＳ１）。次に、素子分離された領域の最表面にオーミックコンタクトをとるために、順にＴｉ／Ｐｔ／Ａｕの３層メタルを蒸着法により形成する（ステップＳ２）。

次に、ゲート電極（細線ゲート電極）１０２を形成するためのゲートの足に相当する部分を形成するため絶縁層（保護膜ＳｉＮ）１００をプラズマＣＶＤ法により１００ｎｍ厚となるように成膜を行い（ステップＳ３）、この絶縁層１００に電子線描画装置あるいは高圧水銀灯のｉ線（波長３６５ｎｍ）を用いる縮小投影露光装置により形成された細線ゲートの溝をＲＩＥ装置で形成して、高電子濃度キャップ層９の表面を露出させる（ステップＳ４）。

その後、ゲート電極１０２が電子走行層３に対してショットキーコンタクトを形成するように、高電子濃度キャップ層（ＩｎＧａＡｓ）９と高電子濃度コンタクト層（ＩｎＡｌＡｓ）８をウェットエッチング法によりリセスエッチングを行う（ステップＳ５）。この際用いる硫酸と過酸化水素の混合液は、ＩｎＧａＡｓ、ＩｎＡｌＡｓに対しては十分な溶解速度を持つのに対し、エッチストップ層７であるＩｎＰについては殆どエッチングしないので、このエッチストップ層７であるＩｎＰの最表面でエッチストップすることが可能である。

エッチストップ層７の最表面が露出したら、細線ゲートメタルの頭部に相当する形状をパターン形成して、エッチストップ層７であるＩｎＰの表面にショットキーコンタクトを形成するゲートメタルを、Ｔｉ／Ｐｔ／Ａｕの順に３層メタルを蒸着法で形成する（ステップＳ６）。

このような製造プロセスを経て、図２に示される電界効果トランジスタが形成される。このようにして作製されたゲート長Ｌｇが０．１ミクロンのトランジスタの電流利得遮断周波数ｆ_Tは、およそ２１０ＧＨｚであった。

＜実施例２＞
図３は、図１に示した多層膜基板を用いた本発明の実施例２に係る電界効果トランジスタの断面構成図で、図７は、図３に示された実施例２に係る電界効果トランジスタの製造方法を説明するためのフローチャートを示す図である。

まず、実施例１と同様な手順で、素子分離，オーミックメタル形成，保護膜形成，ゲート溝形成を行う（ステップＳ１）。次に、ゲート溝形成後、露出した高電子濃度ギャップ層９の表面から、硫酸と過酸化水素の混合液でリセスエッチングを行う（ステップＳ２）。

次に、エッチストップ層７であるＩｎＰを塩酸とリン酸の混合液を用いて選択エッチングを行い、バリア層６のＩｎＡｌＡｓ層の最表面でエッチストップさせる（ステップＳ３）。この際のエッチングも実施例１と同様に、エッチストップ層７であるＩｎＰに対しては十分な溶解速度を持つのに対し、バリア層６であるＩｎＡｌＡｓに対しては殆どエッチングが進まないので、バリア層６であるＩｎＡｌＡｓ層の最表面でエッチストップ可能である。

リセスエッチング完了後は、実施例１と同様にゲートメタルを形成して（ステップＳ４）、図３に示される電界効果トランジスタが形成される。このように作製されたゲート長Ｌｇ０．１ミクロンのトランジスタの電流利得遮断周波数ｆ_Tは、およそ２２０ＧＨｚであった。

＜比較例＞
次に、比較例に用いる多層膜基板の製造方法について以下に説明する。比較例に用いる多層膜基板は、図１に示したような実施例１及び実施例２に用いる多層膜基板とは異なる多層膜基板を用いている。

まず、図５に示される成膜装置を使って、加熱ヒーター５１で基板１の表面温度が５５０℃になるように設定し、基板１であるＩｎＰ上にバッファ層２となる、ＩｎＰに格子整合する１００ｎｍ厚のＩｎＡｌＡｓ層を形成する。次に、電子走行層３であるＩｎＧａＡｓ層を１５ｎｍ厚、結晶成長させる。

次に、スペーサ層４であるＩｎＡｌＡｓ層を３ｎｍ厚となるように成長する。次に、電子供給層５としてはデルタ関数的にＳｉ₂Ｈ₆をドーピングしながら成膜を行う。この電子供給層５の成膜が、上述した実施例１及び２に用いる多層膜基板と異なる点である。

この電子供給層５上には、バリア層６としてＩｎＡｌＡｓ層を５ｎｍ厚になるように成長し、その上にエッチストップ層７となるＩｎＰを５ｎｍ厚となるように成膜する。このエッチストップ層７上には、電子走行層３への良好なオーミックコンタクトをとるために、高電子濃度コンタクト層８であるＩｎＡｌＡｓ層を１０ｎｍ厚、電子密度が１×１０¹⁹乃至３×１０¹⁹／ｃｍ³となるようにＳｉ₂Ｈ₆を供給しながら成膜を行う。

この高電子濃度コンタクト層８上には、オーミックメタルと直接接する高電子濃度キャップ層９としてＩｎＧａＡｓ層を２０ｎｍ厚、電子濃度が１×１０¹⁹乃至３×１０¹⁹／ｃｍ³となるように、Ｓｉ₂Ｈ₆を供給しながら成膜を行う。

図４は、上述した多層膜基板を用いた本発明の比較例に係る電界効果トランジスタの断面構成図で、図８は、図４に示された比較例に係る電界効果トランジスタの製造方法を説明するためのフローチャートを示す図である。

実施例１と同様な手順で、素子分離，オーミックメタル形成を行う（ステップＳ１）。次に、オーミックメタル形成後、電子線露光用レジストを使ってゲートメタル形状を形成し（ステップＳ２）、硫酸と過酸化水素の混合液でリセスエッチングを行って最表面から高電子濃度キャップ層（ＩｎＧａＡｓ）９と高電子濃度コンタクト層（ＩｎＡｌＡｓ）８を除去して、エッチストップ層７であるＩｎＰの表面を露出させる（ステップＳ３）。

その後は、実施例１と同様に、ゲートメタルの蒸着を行うことにより（ステップＳ４）、図４に示される電界効果トランジスタ３を形成される。このようにして作製されたゲート長Ｌｇが０．１ミクロンのトランジスタの電流利得遮断周波数ｆ_Tは、およそ１９０ＧＨｚであった。

なお、実施例１乃至実施例２においては、ＨＥＭＴを一例として説明を行ったが、これに限らず、化合物半導体を用いたその他の様々な形態のＨＥＭＴやＭＥＳＦＥＴでも本発明は適用することができる。

本発明により、高品質なＩｎＰ基板上の多層膜を形成することが可能となり、実用上性能が安定した電界効果トランジスタを提供することができる。

本発明の電界効果トランジスタの実施例１を説明するための多層膜基板を示す断面構成図である。 図１に示した多層膜基板を用いた本発明の実施例１に係る電界効果トランジスタの断面構成図である。 図１に示した多層膜基板を用いた本発明の実施例２に係る電界効果トランジスタの断面構成図である。 本発明の比較例に係る電界効果トランジスタの断面構成図である。 本発明に用いる多層膜基板を形成するための結晶成長装置の概略構成図である。 図２に示された実施例１に係る電界効果トランジスタの製造方法を説明するためのフローチャートを示す図である。 図３に示された実施例２に係る電界効果トランジスタの製造方法を説明するためのフローチャートを示す図である。 図４に示された比較例に係る電界効果トランジスタの製造方法を説明するためのフローチャートを示す図である。

符号の説明

１ ＩｎＰ基板
２ バッファ層（ＩｎＡｌＡｓ）
３ 電子走行層（ＩｎＧａＡｓ）
４ スペーサ層（ＩｎＡｌＡｓ）
５ 電子供給層（ＩｎＡｌＰ）
６ バリア層（ＩｎＡｌＡｓ）
７ エッチストップ層（ＩｎＰ）
８ 高電子濃度コンタクト層（ＩｎＡｌＡｓ）
９ 高電子濃度キャップ層（ＩｎＧａＡｓ）
５１ 加熱ヒーター
１００ 絶縁膜
１０１ソース電極
１０２ ゲート電極
１０３ ドレイン電極

Claims (4)

1. 有機金属材料を用いてIII−Ｖ族化合物半導体薄膜をエピタキシャル結晶成長させて多層膜構造を形成する電界効果トランジスタの製造方法であって、
   ＩｎＰ基板上にバッファ層であるＩｎＡｌＡｓを形成する工程と、該バッファ層上に電子走行層であるＩｎＧａＡｓを形成する工程と、該電子走行層上にスペーサ層であるＩｎＡｌＡｓを形成する工程と、該スペーサ層上に電子供給層であるＩｎＡｌＰを形成する工程と、該電子供給層上にバリア層であるＩｎＡｌＡｓを形成する工程と、該バリア層上にエッチストップ層であるＩｎＰを形成する工程と、該エッチストップ層上に高電子濃度コンタクト層であるＩｎＡｌＡｓを形成する工程と、該高電子濃度コンタクト層上に高電子濃度キャップ層であるＩｎＧａＡｓを形成する工程とを有し、
   少なくとも前記電子供給層を形成する工程は、前記有機金属化合物がトリエチル化合物であり、鎖状化合物の生成を抑制しながら、前記III族化合物と前記Ｖ族化合物をそれぞれ別々に供給する工程と、混合反応させる前に予め加熱を行なう工程と、前記ＩｎＰ基板の直近で化学反応させる工程とを有し、かつ前記電子供給層に電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なうことを特徴とする電界効果トランジスタの製造方法。
2. 前記電子供給層を形成する際のトリエチル化合物が、トリエチルインジウムとトリエチルアルミニウムとトリエチルホスフィン及び／又はホスフィンであることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
3. 前記スペーサ層を形成する際のトリエチル化合物が、トリエチルインジウムとトリエチルアルミニウムとトリエチルヒ素及び／又はアルシンであることを特徴とする請求項１又は２に記載の電界効果トランジスタの製造方法。
4. ＩｎＰ基板と、該ＩｎＰ基板上に形成されたバッファ層と、該バッファ層上に形成された電子走行層と、該電子走行層上に形成されたスペーサ層と、該スペーサ層上に形成された電子供給層と、該電子供給層上に形成されたバリア層と、該バリア層上に形成されたエッチストップ層と、該エッチストップ層上に形成された高電子濃度コンタクト層と、該高電子濃度コンタクト層上に形成された高電子濃度キャップ層からなる多層膜構造を備え、
   前記電子走行層がＩｎＧａＡｓで、前記スペーサ層がＩｎＡｌＡｓで、前記電子供給層の電子親和力が、該電子供給層の下にある前記スペーサ層よりも小さいＩｎＡｌＰで、かつ前記電子供給層の電子密度が、１×１０¹⁹乃至３×１０¹⁹／ｃｍ³の均一ドーピングを行なうことによって形成されていることを特徴とする電界効果トランジスタ。

Images