JP4961740B2 - 化合物半導体エピタキシャル基板の製造方法 - Google Patents
化合物半導体エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP4961740B2 JP4961740B2 JP2005377032A JP2005377032A JP4961740B2 JP 4961740 B2 JP4961740 B2 JP 4961740B2 JP 2005377032 A JP2005377032 A JP 2005377032A JP 2005377032 A JP2005377032 A JP 2005377032A JP 4961740 B2 JP4961740 B2 JP 4961740B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial substrate
- compound semiconductor
- emitter
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
しかしながら、MOCVD法に特有のV族材料の切替制御の難しさから、充分な界面の制御ができなかったのが実情である。従って、界面によって決まるオン電圧も、充分制御されていなかった。
本発明の目的は、従来技術における上述の問題点を解決し得る化合物半導体エピタキシャル基板の製造方法を提供することにある。
驚くべきことに、成長後のGaAs表面を長くPH3雰囲気下に置くと、表面にPが取り込まれGaAsP層が形成されて、この形成された層がオン電圧を制御する効果を生み出しているものと考えられる。
図1は、本発明による実施の形態の一例を模式的に示す層構造図であり、ここでは、GaAs系HBTの製造用薄膜結晶ウエーハとして用いられる化合物半導体エピタキシャル基板が示されている。
ここで、切り替え後の待機時間と得られるHBTのオン電圧との相関を調べる。
例えば、切り替え後の待機時間を変えて得られる所定数のHBTのオン電圧を測定し、待機時間を横軸に取り、縦軸にオン電圧を取り、得られた結果をプロットする。
この結果から、所要のオン電圧を得るには、待機時間をどれだけ取ればよいかが分かる。
図1に示した構造の化合物半導体エピタキシャル基板を次のようにして作製した。VGF法によって作成した半絶縁性のGaAs基板を用意し、このGaAs基板の上にGaAsのバッファ層を100nm成長させた。このバッファ層の上にHBT機能層をMOCVD法により形成した。
ここで、ベースからエミッタ層の成長において、V属ガスの切替後の待機時間をそれぞれ、2.5、15、120秒とした。
図3に示すように、待機時間とオン電圧には、線形の関係が見られ、待機時間の調整によって任意のオン電圧が得られ、しかもこの時に、HBTの主要な特性である電流増幅率(β)に影響を及ぼさないことが、図4から判る。
2 GaAs基板
3 バッファ層
4 サブコレクタ層
5 コレクタ層
6 ベース層
7 エミッタ層
8 サブエミッタ層
9 エミッタコンタクト層
101 GaAs基板
102 サブコレクタ層
103 コレクタ層
104 ベース層
105 エミッタ層
106 サブエミッタ層
107 エミッタコンタクト層
108 コレクタ電極
109 ベース電極
110 エミッタ電極
Claims (6)
- 基板上に、バッファー層、サブコレクタ層、コレクタ層、ベース層、エミッタ層、コンタクト層を有し、ベース材料のV族原料としてAsを有する材料を用い、エミッタ材料のV族原料としてPを有する材料を用いたバイポーラトランジスタ用化合物半導体エピタキシャル基板のMOCVD法による製造方法であって、ベース層成長の後、V族原料をAsを有する材料からPを有する材料に切り替えた後の待機時間と、得られるバイポーラトランジスタのオン電圧との相関を調べ、その相関から所定のオン電圧を得るために待機時間を設定して、当該オン電圧を得ることを特徴とするバイポーラトランジスタ用化合物半導体エピタキシャル基板の製造方法。
- ベース層にp型のGaAs、エミッタ層にn型のInxGa1-xAs(式中、0<x<1)を有することを特徴とする請求項1記載のエピタキシャル基板の製造方法。
- Asを有する材料としてAsH3を用いることを特徴とする請求項1または2記載のエピタキシャル基板の製造方法。
- Pを有する材料としてPH3を用いることを特徴とする請求項1〜3のいずれかに記載のエピタキシャル基板の製造方法。
- 請求項1〜4のいずれかに記載のバイポーラトランジスタ用化合物半導体エピタキシャル基板の製造方法を用いて、任意のオン電圧に調整するように作製したバイポーラトランジスタ用化合物半導体エピタキシャル基板。
- 請求項5記載のバイポーラトランジスタ用化合物半導体エピタキシャル基板を用いて作製したバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377032A JP4961740B2 (ja) | 2005-12-28 | 2005-12-28 | 化合物半導体エピタキシャル基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377032A JP4961740B2 (ja) | 2005-12-28 | 2005-12-28 | 化合物半導体エピタキシャル基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007180269A JP2007180269A (ja) | 2007-07-12 |
JP4961740B2 true JP4961740B2 (ja) | 2012-06-27 |
Family
ID=38305161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377032A Expired - Fee Related JP4961740B2 (ja) | 2005-12-28 | 2005-12-28 | 化合物半導体エピタキシャル基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4961740B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019134162A1 (zh) | 2018-01-08 | 2019-07-11 | 深圳市韶音科技有限公司 | 一种骨传导扬声器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275686A (ja) * | 1992-03-24 | 1993-10-22 | Toyo Electric Mfg Co Ltd | 半導体素子の製造方法 |
JP2004128415A (ja) * | 2002-10-07 | 2004-04-22 | Toshiba Corp | トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法 |
JP2004221195A (ja) * | 2003-01-10 | 2004-08-05 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
JP4878739B2 (ja) * | 2004-05-12 | 2012-02-15 | 新電元工業株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-12-28 JP JP2005377032A patent/JP4961740B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007180269A (ja) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08293505A (ja) | 化合物半導体装置及びその製造方法 | |
JP4961740B2 (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
JP4883547B2 (ja) | 化合物半導体エピタキシャル基板 | |
US5610086A (en) | Method of making an AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications | |
US7157749B2 (en) | Bipolar transistor with a GaAs substrate and a SiGe base or collector | |
US20040113143A1 (en) | Semiconductor device having a lattice-mismatched semiconductor layer on a substrate | |
KR100990350B1 (ko) | 화합물 반도체 웨이퍼의 제조 방법 및 화합물 반도체 장치 | |
JP5324525B2 (ja) | 化合物半導体エピタキシャル基板 | |
KR101082773B1 (ko) | 화합물 반도체 소자 및 그 제조 방법 | |
JP2007042936A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
JP4150879B2 (ja) | 化合物半導体エピタキシャルウェハ | |
JP2004079679A (ja) | 化合物半導体及びそれを用いたバイポーラトランジスタ | |
JP2003303825A (ja) | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 | |
JPH09298160A (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
JP2004342952A (ja) | 化合物半導体エピタキシャル基板 | |
CN117747430A (zh) | 一种异质结双极晶体管外延片的制备方法 | |
JP2003318185A (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
JPH08330240A (ja) | 半導体エピタキシャル成長層の製造方法 | |
JP2004063709A (ja) | 半導体装置の製造方法 | |
JP2004282049A (ja) | 化合物半導体素子及びその製造方法 | |
JPH11176838A (ja) | 半導体装置 | |
JPH05326545A (ja) | 選択的結晶成長方法およびこれを用いた半導体装置の製造方法 | |
JP2003243408A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080131 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |