TW201039377A - Semiconductor substrate, method for making a semiconductor substrate, method for judging a semiconductor substrate, and an electronic device - Google Patents

Semiconductor substrate, method for making a semiconductor substrate, method for judging a semiconductor substrate, and an electronic device Download PDF

Info

Publication number
TW201039377A
TW201039377A TW99110514A TW99110514A TW201039377A TW 201039377 A TW201039377 A TW 201039377A TW 99110514 A TW99110514 A TW 99110514A TW 99110514 A TW99110514 A TW 99110514A TW 201039377 A TW201039377 A TW 201039377A
Authority
TW
Taiwan
Prior art keywords
semiconductor
carrier
mobility
semiconductor substrate
substrate
Prior art date
Application number
TW99110514A
Other languages
English (en)
Inventor
Tsuyoshi Nakano
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201039377A publication Critical patent/TW201039377A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

201039377 六、發明說明： 【發明所屬之技術領域] 本發明係關於半導體基板、半導體基板之製造方法、 半導體基板之判定方法、以及電子裝置（device)。 【先前技術】 曰本特開平7-14850號公報係揭示以未摻雜的 (undoped)GaAs層與未摻雜的InGaAs層作為活性層，且藉 由於一部分添加Si的AlGaAs層來夾持活性層之構造的異 質接面％效電晶體（heterojunction field effect transistor) °日本特開平1〇_56168號公報係揭示有場效 電晶體之下部載子供給層與通道層間之界面附近的電子親 和力差比通道層與上部載子供給層間之界面附近的電子親 和力差更大的場效電晶體。日本特開平u_354776號公報 係揭示使用一種於半絕緣性GaAs基板上依序積層有：^型 AlGaAs載子供給層、未摻雜的AiGaAs分隔層（spacer)、 未推雜的GaAs通道層、未摻雜的inGaAs通道層、未摻雜 的GaAs分隔層、以及η型GaAs通道層而成的結晶積層體 的 HEMT(High Electron Mobility Transistor,高電子移 動度電晶體）元件。 日本特開2000-183334號公報揭示一種於GaAs之半 絕緣性基板上具有：GaAs、A1GaAs之緩衝層；η型A1GaAs 的下侧電子供給層；i型InGaAs之通道層；η型AlGaAs 之上侧電子供給層；i型AlGaAs之蕭特基（Schottky)層； 由η型GaAs等構成的歐姆接觸（〇hmic con tact)層；由WSi 4 321962 201039377 構成的間極電極；以及由Au、Ge、或Ni構成的源極電極 及沒極電極的異質接面場效電晶體。於該電晶體中，上側 電子供給層之Nt積係異質接面之最大薄片載子（sheet carrier)濃度的約14倍，下侧電子供給層之“積係最大 薄片載子濃度的約1.0至2. 〇倍的範圍内。 (專利文獻1):曰本特開平^4850號公報 (專利文獻2):日本特開平1〇_56168號公報 ◎(專利文獻3):日本特開平h-354776號公報 (專利文獻4):日本特開2〇〇〇_183334號公報 (發明所欲解決的課題） 藉由上述引用文獻1至引用文獻4所揭示的發明，異 貝接面％效電晶體之失真（dist〇rti〇n)特性係獲得改善。 彳於該等發明中，並未考慮到激發態之電子即為對電壓 對電流特性之線形性產生不良影響的因子之一。從而，實 施該發明的異質接面場效電晶體之電壓對電流特性的線形 ◎ J·生低而於"質接面場效電晶體所輸出的電流波形產生失 真在此本發明之目的為提供適合製造具有更優良失真 特性的電晶體的具有優良電壓對電流特性之線形性的半導 體基板。 【發明内容】 (解決課題的手段） 本發明之第1態樣係提供一種半導體基板，其具有： 化5物半導體，產生2次元載子氣（two dimensional carrier gas);载子供給用半導體，供給載子至該化合物 321962 5 201039377 半導體；以及移動度降低用半導體’配置於該化合物半導 體與該載子供給用半導體之間，且具有使載子之移動度較 在該化合物半導體的載子之移動度更小的移動度降低用因 子。於移動度降低用半導體之内部中’處於基態（ground state)的載子之存在機率較處於激發態（excited state) 的載子之存在機率高。激發態係例如載子處於第1激發能 階（excitational level)之狀態。 當於前述化合物半導體上之相異2點間施加電壓時將 於前述化合物半導體流動的電流y以對應於前述電壓且於 -1.5 [(kV/cm)]以上、+1.5 [(kV/cm)]以下之範圍内變化 的電場強度X作為變數的近似多項式y = ax3 + bx2 + cx 予以表示時’於前述近似多項式的3次項係數a對1次項 係數的比之絕對值| a/c丨為未達〇· 〇37[(kV/cm)-2]。移動 度降低用因子例如為：雜質、結晶缺陷、低移動度材料、 或能帶障壁材料之任一者。 舉例而&，載子為電子，雜質為施體雜質（d〇n〇r impurity)。載子亦可為電洞，雜質亦可為受體雜質 (acceptor impurity)。另外，舉例而言，載子供給用半導 體為N型AlGaAs;移動度降低用半導體為非p型的GaAs ; 化合物半導體為InGaAs。 移動度降低用半導體例如為含有3. 6 X l〇18[cnT3]以下 之施體雜質的N型GaAs。施體雜質例如為從si、Se、Ge、 Sn、Te、以及S所組成的集合中所選擇的至少一個元素。 本發明之第2 _樣係提供—種半導體基板之製造方 6 321962 201039377 人物：：二下述步驟：形成用以產生2次元載子氣的化 二銘= ' ㈣’於前述化合物半導體上形成具有使載 叙㈣X較在該化合物半導體的載子之移動度更小的移 又降低用因子的移動度降偏半導體的步驟；以及於該 移動度降低用轉體切成供給域化合物半導體的 載子供給用半導體的步驟_。 Ο
本發明之第3態樣係提供—種半㈣基板之判定方 法’係具有下述步驟··準備含有：化合物半導體，產生2 -人元載子氣，載子供給用半導體，供給載子至該化合物半 導體；以及移動度降低用半導體，配置於該化合物半導體 與該載子供給用半導體之間，且具有使载子之移動度較在 該化合物半導體的載子之移動度更小的移動度降低用因子 的半導體基板的步驟；於該化合物半導體上配置一對歐姆 電極的步驟；於一對歐姆電極施加電壓，且測量對應於所 施加之電壓的電流值的步驟；將對應於電壓的電流值近似 成為與電壓對應的電場強度之近似多項式的步驟；以及判 斷於近似多項式的3次項係數對1次項係數之比的絕對值 是否比預定值小的步驟。於該半導體基板的判定方法中， 在電場強度於-1· 5[(kV/cm)]以上、+1· 5[(kV/cm)]以下之 範圍内變化的情形中，當3次項係數對1次項係數之比的 絕對值未達0. 〇37[(kV/cm：T2]時係判定半導體基板為良 品。 本發明之第4態樣係提供一種電子裝置’係具有：化 合物半導體，產生2次元載子氣且具有流動2次元載子氣 7 321962 201039377 之通道；載子供給用半導體，供給載子至該化合物半導體； 移動度降低用半導體，配置於該化合物半導體與該載子供 給用半導體之間，且具有使載子之移動度較在該化合物半 導體的載子之移動度更小的移動度降低用因子；一對歐姆 電極’係經由通道而相互結合；以及控制電極，控制一對 歐姆電極間之阻抗（impedance)。 又，於本說明書中’「A上的B(B on A)」係包含「B 接觸A的情形」以及「b與A之間存在有其他構件的情形」 之兩種情形。 【實施方式】 第1圖係概略性地示有半導體基板1〇〇之剖面之一 例。半導體基板1 〇〇係具有：基底基板（base., substrate) 102 ;化合物半導體114;移動度降低用半導體116;以及 載子供給用半導體120。 基底基板102係支持半導體基板1〇〇的其他構成要件的 基板。基底基板102係例如為：Ge基板；G0I (germanium-on-insulator，絕緣層上覆鍺）基板；或 GaAs、 InGaAs、AlGaAs'GaN、以及AlGaN等之3-5族半導體基板。 基底基板 102 亦可為：Si 基板；SOI(silicon-on-insulator， 絕緣層上覆矽）基板；藍寶石基板；玻璃基板；或PET(聚 對苯二曱酸乙二酯）膜等樹脂基板。基底基板102亦可包含 缓衝層。基底基板102係具有例如晶圓（wafer)狀的形狀。 化合物半導體114係產生2次元載子氣。所謂2次元 載子氣係指屬於傳導電子或電洞之任一者的載子之集合， 8 321962 201039377 該載子雖可於2次元方向自由運動，但在與該2次元方向 重直的方向仍受到表現出量子效應的程度的束缚二=子^ 應係載子之能階成為離散的準位的現象。化合物半導體 !14係例如為：InGaAs、GaAs、或InGap等之3_5族化人 物半導體。化合物半導體114亦可為如GaN等具有^電^ 應（piezo effect)的化合物半導體。 移動度降低用半導體116係配置於化合物半導體114 與載子供給用半導體120之間。移動度降低用半導體ιΐ6 〇係具有抑制載子之移動的移動度降低用因子。由於移動度 降低用半導體116具有移動度降低用因子’故在移動度降 低用半導體116的載子移動度係比在化合物半導體114的 載子移動度更小。 在此，由本發明人的實驗確認了：於化合物半導體114 之内部中，處於基態的載子之存在機率較處於激發態的載 孑之存在機率為高。也確認了 ：相對於上述，於與化合物 爭導體114接觸的半導體中’較處於基態的載子之存在機 率而&處於激發態的載子之存在機率較高。在此，所謂激 發態係指載子處於比基態更高之能階的狀態。 處於激發態的載子為使電晶體之電壓對電流特性產 生失真的要因之一。例如，當半導體基板10Q使用於藉由 閘極電壓來控制於源極及汲極間之通道流動的電流的電晶 髏時，若於通道含有處於激發態的載子，則相對於閘極電 廢的源極-沒極間電流之線形性會降低。 因此，藉由於激發態電子存在機率高的與化合物半導 321962 9 201039377 體m接觸的半導體設置使載子之移動度降低的移動度降 低用半導體116，可以降低成為使電堡對電流特性之線形 性惡化之要因的激發態之載子的移動度。結果，當半導體 基板100使用於電晶體等電子元件時，可提升電; 電壓對電流特性之線形性。 移動度降低用半導體116所包含的移動度降低用因子 質、結晶缺陷、低移動度材料、以及能帶(band) T壁材枓。备載子為電子時，施體（donor)雜質係作為移動 度降低用因子而發揮功能。另外，當載子為電洞時，受體 (acceptor)雜質係作為移動度降低用因子而發 。▲匕 帶障壁材料係例如為能隙（band卿）比化合物 大的半導體。 當化合物半導體114為產生N型2次元载子氣的 InGaAs時，移動度降低用半導體116係例如為非p型的 ⑽。移動度降低用半導體116亦可為：含有3』xl〇18[cm_3] 以下，較好為含有3. 〇xi〇]8[cm3]以下，更好為含有 體雜質的N型GaAs。該施體雜質例如為從由^、化、Ge、
Sn、Te、以及S所構成的集合中所選擇的至少一個元素。 載子供給用半導體120係將載子供給至化合物半導體 114。載子供給用半導體12〇的材料係例如為：'
AlGaAs、以及InGaP。當化合物半導體lu為產^型2 次元載子氣的化合物半導體時，載子供給用半導體12〇係 例如為N型AlGaAs。載子供給用半導體12〇亦可具有電 321962 10 201039377 極。半導體基板100亦可於該電極與化合物半導體114之 間具有形成對於2次元載子氣之屏障（barrier)的屏障層。 半導體基板100之電壓對電流特性係可例如藉由當於 化合物半導體114上之不同兩點間施加電壓時測量於該兩 點間流動的電流而得。若設於半導體基板1〇〇流動的電流 為y，則電流y可表示為以因應被施加的電壓而產生的電 場強度X作為變數的近似多項式：y=ax3+bx2+cx。 ❹ Ο 半導體基板100電壓對電流特性之線形性的優劣可藉 由該近似多項式的3次項係數&對丨次項係數c之比的絕 對值|a/c|之值來判斷。例如，當電場強度乂於—丨.5[kV/cm] 以上，+1.5[kV/Cm]以下之範圍内變化時，且當近似多項式 的3次項係數a對1次項係數〇之比的絕對值丨之值未 達〇.〇37[(kV/on)-2]時，可判斷為電壓對電流特性良好。 第2圖係示有半導體基板1〇〇的能帶圖之一例。橫轴 表示於半導體基板100之剖面的積層方向之位置。又，、处 帶圖係藉由模擬而求得。於第2圖中，作為—例，係於= 為產生2次it載子氣的化合物半導體114而發揮功能的膜 厚5咖之InGaAs層之兩側配置作為移動度降低 、 116而發揮功能的膜厚6nm之GaAs層。就Ιη(ί_等體 層之膜厚而言，較好為0.5nm以上⑽nm以下θ aAs 以上50nm以下。 更好為lnm 曲線202係表示傳導帶下端之能階，其大小 係由左縱軸表示。依據曲線202可知，InGaAs層二 下端的能階係較GaAs層低，且在與GaAs芦 曰之界面附近為 321962
II 201039377 最低。InGaAs層係於能階最低的界面附近產生2次元載子 氣。 曲線204係表示處於基態的電子之波動函數，其大小 係由右縱軸表示。電子之機率密度可以波動函數之平方表 示。因此，依據曲線204可知’於形成2次元載子氣的 InGaAs層的基態之電子的機率密度係較於GaAs層的基態 之電子機率密度更高。 曲線206係表示處於激發態的電子之波動函數，其大 小係由右縱軸表示。由曲線206可知’於I nGaAs層兩側的 GaAs層中，處於激發態的電子之存在機率係較處於基態的 電子之存在機率高。另外，可知於InGaAs層中，處於基態 的電子之存在機率係較處於激發態的電子之存在機率更 高。由上述可知，於形成2次元載子氣的I nGaAs層係主要 存在有基態的電子，而於其兩側的GaAs層則主要存在有激 發態的電子。 場效電晶體（Field Effect Transistor,亦稱 FET)或 高電子移動度電晶體（High Electron Mobility Transistor,亦稱HEMT)等平面型（planar)電子元件係藉 由利用閘極電極產生的電場來控制於以InGaAs層等所形 成的通道層中流動的電流而發揮電晶體特性。而電晶體較 好為具有較高的電壓對電流特性之線形性。 當藉由有助於電壓對電流特性的電子之中的處於基態 的電子之移動而有電流流動時，電壓對電流特性之線形性 較佳。相對於此，當藉由處於激發態的電子之移動而有電 12 321962 201039377 流流動時，由於電子的能帶間遷移而會使相對於電場強度 變化的電子移動量之變化變成不是線形。因此，當激發態 之電子的存在機率高時，電壓對電流特性之線形性不佳。 因此，抑制激發態之電子的流動而降低移動度，而以 基態之電子為主來產生電晶體之通道電流，藉此可提升基 態之電子有助於電壓對電流特性的比率。結果，即可提升 電晶體之電壓對電流特性的線形性。 於第2圖之例中，激發態的電子係大量存在於InGaAs f) 層兩侧的GaAs層。因此’藉由於GaAs層加入移動度降低 用因子從而抑制激發態電子的流動，即可提升存在於
InGaAs層的基態之電子有助於電壓對電流特性的比率。 當化合物半導體114為產生N型2次元載子氣的 InGaAs時’移動度降低用因子較好為n型雜質。例如，當 移動度降低用半導體116為GaAs層時，藉由摻雜n型雜質 〇 於GaAs層而保持蓄積於通道的電子濃度，並且可防止通 與設於裝置表面之電極間的縱方向電阻之增加。 為了降低作為移動度降低用半導體116而發揮功能 GaAs層中的激發態之電子的移動度，必須增加载子濃度 然而’當載子濃度過高時’由於基態的電子之移動产也 降低’故於通道層移動的基態之電子的平均移動度會又降令 依據本發明人等的實驗結果，當移動度降低用半導 116為GaAs層時，摻雜有N型雜質的移動度降低 =〇t溫度3較好為 為3.0x10 [cm ]以下，較好為1〇xl〇18[cm_3]以下，更女 321962 13 201039377 為0. 5x1018[cnf3]以下。當符合以上條件時，即可製得具有 優良線形性之電壓對電流特性的化合物半導體磊晶 (epitaxial)基板。又，就精密度上而言’當載子濃度為 3xl018[cnT3]以上時，較佳為以霍耳（Hall)量測法來量測電 壓對電流特性，而當載子濃度未達3xl018[cnf3]時，則較佳 為以電容電壓（CV)法來量測電壓對電流特性。 第3圖示有半導體基板300之剖面的一例。半導體基 板300係具有：基底基板302 ;緩衝層304 ;載子供給用半 導體308 ;移動度降低用半導體312 ;化合物半導體314 ; 移動度降低用半導體316;載子供給用半導體320 ;屏障形 成用半導體330 ;以及接觸（contact)層340。 基底基板302及緩衝層304係對應於半導體基板1〇〇 的基底基板102。載子供給用半導體308以及载子供給用 半導體320係對應於載子供給用半導體120。移動度降低 用半導體312以及移動度降低用半導體316係對應於移動 度降低用半導體116。化合物半導體314係對應於化合物 半導體114。另外’半導體基板300係於具有接觸層340 之點上與半導體基板100相異。 半導體基板300係於化合物半導體314的兩側且有載 子供給用半導體308及載子供給用半導體32〇。藉由該構 成’化合物半導體314所產生的2次元載子氣之載子數量 會增加’故可提升電子元件的性能。另外，半導體基板 係於化合物半導體314之兩侧具有移動度降低用半 1導體 312以及移動度降低用半導體316。如第2圖所示，在位於 321962 14 201039377 屬於化合物半導體314的InGaAs兩側的GaAs存在有大量 激發態電子。因此，藉由半導體基板300於化合物半導體 314之兩侧具有含有移動度降低用因子的移動度降低用半 導體312及移動度降低用半導體316，而可提升半導體基 板300之電壓對電流特性的線形性。 緩衝層304係確保形成於上層的化合物半導體314等 之結晶質，並且防止因殘留於基底基板3〇2表面的雜質所 引起的半導體基板300之特性劣化。緩衝層3〇4係抑制從 〇形成於上層的半導體層而來的漏電流（leakage current)。 緩衝層304亦作為使形成於上層的化合物半導體314與基 底基板302之間的晶格間距離匹配的緩衝層。緩衝層3〇4 之材料例如為GaAs或AlGaAs。 屏障形成用半導體330係形成施加將於FET等電子元 件之通道流動的電流予以控制之電壓的控制電極與2次元 載子氣之間的能量障壁。例如，當控制電極係由金屬構成 ❹時，則藉由屏障形成用半導體330與該金屬間的蕭特基接 合（schottky junction)而形成能量障壁。屏障形成用半導 體330之材料係例如為AlGaAs。 接觸層340係確保形成於半導體基板3〇〇上的控制電 極與屏障形成用半導體33〇以下之半導體間的傳導性。接 觸層340之材料係例如為GaAs或InGaAs。 藉由移動度降低用半導體312以及移動度降低用半導 體316具有移動度降低用因子，從而使存在於移動度降低 用半導體312及移動度降低用半導體316的激發態電子之 15 321962 201039377 移動度較化合物半導體314之移動度低。且，由於存在於 化合物半導體314的基態之電子的流動成為形成於半導體 基板300的電晶體之通道電流的主流，故可以提升有助於 電壓對電流特性的基態電子的比率。結果，使半導體基板 300的電壓對電流特性之線形性提升。藉由使用本實施態 樣的半導體基板300，即可製造高頻訊號失真特性良好的 電子元件。 第4圖係表示半導體基板4〇〇之剖面的一例。半導體 基板400係具有：基底基板402;緩衝層404;缓衝層406 ; 載子供給用半導體408;分隔層410;移動度降低用半導體 412;化合物半導體414;移動度降低用半導體416;分隔 層418;載子供給用半導體420;以及屏障形成用半導體 430。半導體基板400亦可於屏障形成用半導體430上還具 有接觸層340。 基底基板402係對應於半導體基板300的基底基板 302。載子供給用半導體408及載子供給用半導體42〇係分 別對應於載子供給用半導體308及載子供給用半導體32〇。 移動度降低用半導體412及移動度降低用半導體416係分 別對應於移動度降低用半導體312及移動度降低用半導體 316。化合物半導體414係對應於化合物半導體314。 半導體基板400係具有含有緩衝層404及緩衝層4〇6 的雙重緩衝構造。另外，半導體基板400係於具有分隔層 410及分隔層418之點上與半導體基板300相異。 由緩衝層404及緩衝層406所構成的雙重緩衝構造係、 321962 16 201039377 可將使化合物半導體414與基底基板402間之晶格間距離 差異匹配的緩衝層的效果予以提升。雙重緩衝構造係進一 步抑制基底基板402之雜質對於化合物半導體414的影響。 雙重緩衝構造可進一步降低漏電流。缓衝層4〇4或缓衝層 406之材料係例如為GaAs或A1GaAs。 曰 分隔層410及分隔層418係分別形成於载子供給用半 導體408及化合物半導體414之間，以及載子供认用本墓 G _及化合物半導體414之間。分隔請 係抑制載子供給用半導體408及載子供給用半導體42〇内 的雜質擴散至化合物半導體4l4。另外，分隔層“Ο及分 隔層418係防止化合物半導體414的載子之移動度因雜質 離子散射而降低。分隔層410或分隔層418的材料係例如 為 AlGaAs 。 、，屏障形成用半導體43〇係形成用以使形成於屏障形成 半導體430的電極作為控制電極而發揮功能的能量障 〇壁。屏障形成用半導體43G之材料係例如為A1GaAs。 如上所述半導體基板400係藉由具有由緩衝層404 及緩衝層彻所構成的雙重緩衝而提升化合物半導體414 的結晶質。結果即可降低漏電流。另外，半導體基板權 糸藉由具有分隔層⑽和分隔層418而防止化合物半導體 的電子之雜質離子散射。目此，當使用半導體基板柳 二成電曰曰體時可以提升電晶體之電廢對電流特性的線形 个生。 X下說明於第1圖所示的半導體基板100之製造方 321962 17 201039377 法。本實施形態之半導體基板製造方法係具有下述步驟： 於基底基板102形成產生2次元載子氣的化合物半導體 114的步驟；形成與化合物半導體114接觸且具有抑制載 子移動的移動度降低用因子的移動度降低用半導體116的 步驟；以及形成與移動度降低用半導體116接觸且供給載 子至化合物半導體114的載子供給用半導體120的步驟。 於形成化合物半導體114的步驟中，將基底基板1〇2 載置於反應爐’使化合物半導體114於基底基板102上磊 晶成長。基底基板102係例如為高電阻的半絕緣性GaAs 单結晶基板。GaAs單結晶基板係例如為藉由LEC (L i qu i d Encapsulated Czochralski，液封直拉）法、VB(Vertical Bridgman,垂直布里奇曼）法、或 VGKVertical Gradient Freezing,垂直梯度冰凍）法等所製造的GaAs基板。另外， GaAs單結晶基板亦可為具有從1個結晶學面方位傾斜 0. 05°至10°左右之傾斜的基板。就磊晶成長法而言，可例 示出：金屬有機化學氣相沈積法（Metal Organic Chemical Vapor Deposition,以下亦稱M0CVD法）、分子束磊晶法 (Molecular Beam Epitaxy,以下亦稱 MBE 法）。 以下使用M0CVD法說明使化合物半導體114磊晶成長 的方法。首先’將GaAs單結晶之基底基板1〇2之表面脫脂 洗淨、蝕刻、水洗、乾燥後，將該基底基板102載置於減 壓筒（barrel)型M0CVD爐之加熱台上。將爐内充分置換為 高純度氫後，開始基底基板102之加熱。結晶成長時之基 板溫度例如為從500°C至800X：之間的溫度。待基底基板 18 321962 201039377 102於適當溫度下穩定時於爐内導入砷原料，接著將鎵原 料或钢原料導入而蠢晶成長InGaAs層。 就3族元素原料而言’可使用三甲基鎵（TMG， trimethyl gallium)及二甲基銦（tmi，trimethyl indium) 等各金屬原子結合有碳數為1至3的烷基（aikyl)或氫的三 烧基化合物或三氫化物。就5族元素原料氣體而言，可使 用胂（AsHO、或將含於肺的至少一個氫原子以碳數為1至 4的烷基取代的烷基胂。 磊晶成長條件就一例而言為：反應爐内壓力latm; 成長溫度650 C ;成長速度lem/訏至3am/hr。原料之載 子氣體係例如為高純度氫。後述之移動度降低用半導體 116及載子供給用半導體12〇亦制相同的赃仰法，藉 由調整原料氣體、爐内壓力、成長溫度、成長時間等參數 而進行羞晶成長。 〇 於形成移動度降低用半導體116的步驟中，係以应化 合物半導體114相接的方式使移動度降低用半導體ιΐ6磊 晶成長。移動度降低用半導體116係例如為以紅。此 時，例如施體雜質係成為移動度降低用因子。作為蟲晶成 長法可例示出M0CVD法、_法。例如，作為3族元素原 料’可使用三曱基鎵（TMG);作為5族元素原料氣體可使
胂（AsHO ;藉由M0CVD法而可蟲晶成長N型GaA 降低用半導體116。 移動度 施體雜質例如為從由Si、Se、Ge、Sn、Te、 成的集合中所選擇的至少—個元素。作為 =S所缸 b雜物 321962 19 201039377 (d〇Pant)可使用上料素之氫化物或具有碳數為！至3的 烧基的烧化物。例如，可選擇Si作為施_ 烷（ShH6)作為N型掺雜物。 m夕 所形成的移動度降低用半導體116含有3 6χΐ 以下濃度的施體雜質，較好為含有3 Gx1()18[c^3] 的施體雜質，更好為含有1〇xl〇I8[cm，以下濃 辦二 質，再更好為含有0 5χ1〇丨又、體雜 ns负U.DXiO [cm ]以下濃度的施體雜質。者 選擇Si作為施體雜質時，可藉由調整蟲晶成長時的二 流量而變化雜質濃度。在此，所謂雜質濃度係指包含於70 動度降低用半導體116的施體雜質之濃度。 、於形成載子供給料導體12()的步_於移動度降低 用半導體116上磊晶成長載子供給用半導體12〇。載子供 給用半導體120例如為N型AlGaAs。此時，載子供給用半 導體120係對化合物半導體114供給電子作為載子。作為 蠢晶成長法，可例示出M0CVD法、MBE法。 例如’就3族元素原料而言，可使用三甲基鎵（TMG)及 二甲基銘（TMA, trimethylaluminum);就5族元素原料氣 體而言’可使用胂（AsH3);藉由M0CVD法而可磊晶成長N 型AlGaAs的載子供給用半導體120。 施體雜質例如為由從Si、Se、Ge、Sn、Te、以及S所 構成的集合_所選擇的至少一個元素。就N型摻雜物而言 可選擇上述元素之氫化物或具有碳數為1至3的烷基的烷 化物。例如，可選擇Si作為施體雜質、使用二矽烷（ShH6) 作為N型摻雜物。經由含有以上步驟的製程即可製造半導 20 321962 201039377 體基板100。 第5圖為表示判定半導體基板優劣的方法之一例的流 程圖。如第5圖所示，本實施態樣之半導體基板的判定方 法係具有下述步驟：準備半導體基板的步驟S510 ;配置歐 姆電極的步驟S520 ;測量相對於電壓之電流值的步驟 S530 ;將測量值進行近似多項式之近似的步驟S540 ;以及 進行判斷的步驟S550。該半導體基板就一例而言為：半導 體基板100、半導體基板300、或半導體基板400。於本例 ° 中係說明半導體基板100的製造方法。
於準備半導體基板的步驟S510中準備半導體基板1〇〇。 於配置歐姆電極的步驟S520中，於含有化合物半導體114、 載子供給用半導體12〇、以及移動度降低用半導體116的 積層體之表面配置一對歐姆電極D 於測量相對於電壓之電流值的步驟S530中係於一對 歐姆電極施加電壓且對每個施加的電壓測量電流值。於將 〇，罝值進行近似多項式之近似的步驟S54()中，係將對應於 母個電壓的電流值進行以與電壓對應的電場強度來表示的 近似多項式之近似。 於進行判斷的步驟S550中，判斷於近似出的近似多 項式中的3 -人項係數相對於i次項係數的比之絕對值是否 小於預先決定的值。依據該判斷結果而判定半導體基板之 優劣。具體而言’當3次項係數相對於1次項係數的比之 絕對值小於預先決定的值時，則可認為因半導體基板具有 移動度降低用半導體的效果從而使電壓對電流特性之線形 21 321962 201039377 性良好，故可判定所測量的半導體基板為良品。 於第6圖所示的半導體基板600為於第5圖所示的判 定方法中所使用的評價用半導體基板之一例。半導體基板 600係具有··基底基板602、緩衝層604、載子供給用半導 體608、移動度降低用半導體612、化合物半導體614、移 動度降低用半導體616、載子供給用半導體62〇、屏障形成 用半導體（barrier forming semiconductor)621、歐姆電 極622、以及歐姆電極624。 基底基板602係對應於半導體基板3〇〇的基底基板 302。緩衝層604係對應於緩衝層304。載子供給用半導體 608及載子供給用半導體620係對應於载子供給用半導體 308以及載子供給用半導體320。移動度降低用半導體612 及移動度降低用半導體616係對應於移動度降低用半導體 312及移動度降低用半導體316。化合物半導體614係對應 於化合物半導體314。屏障形成用半導體621係對應於屏 障形成用半導體330。半導體基板6〇〇係例如以配置歐姆 電極622及歐姆電極624的方式取代半導體基板3〇〇之接 觸層340而形成的半導體基板。 於準備如第5圖所示的半導體基板的步驟S5i〇中， 例如，準備如第6圖所示的具有：基底基板6〇2、緩衝層 604、載子供給用半導體608、移動度降低用半導體μ〗、 化合物半導體614、移動度降低用半導體616、載子供給用 半導體620、以及屏障形成用半導體mi的半導體基板。 半導體基板600之準備係藉由使用上述半導體基板之 321962 22 201039377 製造方法於半導體基板602依序磊晶成長^緩衝層6〇4、 載子供給用半導體608、移動度降低用半導體612、化合物 半導體614、移動度降低用半導體616、載子供給用半導體 620、以及屏障形成用半導體621而結束。 於配置歐姆電極的步驟S520中係如第6圖所示地於 屏障形成用半導體621之表面形成歐姆電極622及歐姆電 極624。歐姆電極622及歐姆電極624係用於電壓之施加 及電流值之測量。歐姆電極622及歐姆電極624係例如藉 由光微影（photolithography)法於載子供給用半導體62〇 之表面上形成在形成歐姆電極622及歐姆電極624的部位 形成有開口的阻劑遮罩（resist mask)並在蒸鍍電極用金 屬後將阻劑剝離（lift off)而形成。 歐姆電極622及歐姆電極624的材料為導電性材料即 可’例如為：Au、Ni、A卜W、以及Ti等金屬、AuGe等合 金、或摻雜了雜質的半導體。歐姆電極622及歐姆電極624 〇亦可為積層有上述導電性材料的構造。 於進行電壓對電流測量的步驟S530係於歐姆電極622 與歐姆電極624之間施加於一定電壓範圍内變化的電壓， 而對於母個施加的電壓測量電流值。於後述之第7圖中以 四角形記號所示者即為測量結果之一例。 於將測量值進行多項式之近似的步驟S54〇中，係將 對於每個電壓測量得的電流值使用最小平方法來近似成為 -、各個電壓對應的電場強度之多項式。該多項式例如可藉 由下述式1而表示。 23 321962 201039377 y = ax3+bx2+cx …（式 1) 在式1中，x為表示電場強度的變數，y為表示電流的 變數另外，a為3次項係數，b為2次項係數，e為！次 項係數。 於判疋電壓對電流特性之線形性的步驟S55〇中，算 出於S540所得的式1中的3次項係數a對1次項係數c 之比的絕對值丨a/c I。接著，藉由判斷絕對值| a/c |是 否比預先決定的值小’而可以判定電壓對電流特性的線形 性是否良好。 3次項係數之絕對值越小則電壓對電流曲線之線形性 將越提升’電子元件之電壓對電流特性越佳。更且，工次 項係數越賴電流曲線之上揚越大，導通f阻越小。由上 ^可知，3次項係數3除以丨次項係數^之值所得的比之 、’'十值丨a/c |越小則導通電阻越小，而可得到電壓對電流 特性良好的化合物半導體磊晶基板。 因此’以3次項係數a對1次項係數c之比的絕對值| a/c I作為線形性指標即可判斷電壓對電流特性之線形性 的優劣。當線形性指標| a/c |未達〇· 〇37[(kv/cm广]，較 好為〇.G3G[(kV/em)-2]以下，更好為以 下時’即可判定為所測量電壓對電流特性的半導體基板為 良品。 (實施例） 以下用實施例說明半導體基板判定方法。於本實施例 中’係使用於第4圖所示的半導體基板働而判定其電麼 321962 24 201039377 對電流特性之線形性的優劣。就基底基板術而言係使用 间電阻的半絕緣性GaAs單結晶基板。藉由前述⑽㈣法於 基底基板402依序磊晶成長··緩衝層4〇4、緩衝層、載 子供給用半導體408、分隔層410、移動度降低用半導體 412、化合物半導體414、移動度降低用半導體416、分隔 層418、載子供給用半導體42〇、以及屏障形成用半導體 430而製備半導體基板4〇〇。 於下記之表1示有上述各層之組成、膜厚、及雜質濃 度。移動度降低用半導體412及於移動度降低用半導體416 的N型雜質之雜質濃度以未摻雜、丨.〇χ1〇η、5. 〇χΐ〇17、 1. OxlO18、2. 6xl〇18、4. 4χ1018、6. 0xl0^cm-3)的濃度變化 而製作7種半導體基板400。分別測量於各個半導體基板 4 0 0施加電壓時流動的電流而判定其電壓對電流特性的優 劣。 [表1] 屏障形成用半導體430 組成 p-Al〇.2〇Ga〇.8〇As 雜質濃度(cm3)— ~5. 0xl0l!~ 4. OxlO18 載子供給用半導體420 n^Alo. 2〇Ga〇. e〇As 6 分隔層418 p~A 1 〇. 2〇Gs〇. 8〇As 3 5. OxlO15 移動度降低用半導體416 n-GaAs 6 0 至 4.4x1018 化合物半導艚414 i ~ I no. 35GS0.65AS 5 0 至 4.4xlF~ 移動度降低用半導體412 n-GaAs ----- 6 分隔層410 p~A1 〇. 2〇Ga〇. 8〇As 3 5. OxlO15 載子供給用丰導體408 n-A1 〇. 2〇Ga〇. 8〇As 3. OxlO18 l.OxlO16 緩衝層406 p-A1 〇. 2〇Ga〇. 8〇As 200 緩衝層404 p_GaAs 50 l.OxlO15 基底基板402 —— GaAs 一 - 321962 25 201039377 於GaAs層之形成中，使用三甲基鎵（TMG)作為3族元 素原料，作為5族元素原料氣體使用胂（AsH3)。於AlGaAs 層之形成中則更使用三曱基鋁（TMA)。於InGaAs層之形成 中，更使用三甲基銦（TMI)作為3族元素原料◎作為原料栽 體氣體係使用高純度氫。設定減壓筒型M〇CVD爐之爐内壓 力為0. latm、成長溫度為650。匸、成長速度為1/im/hr至 3 # m/hr而進行遙晶成長。作為n型摻雜物使用二石夕規 (ShHO，藉由調整成長時的二矽烷流量，可使移動度降低 用半導體412及移動度降低用半導體416之雜質濃度變化。 其次，將於要形成歐姆電極的部位藉由光微影法而形 成有開口的阻劑遮罩形成於屏障形成用半導體430上。接 著’藉由於屏障形成用半導體430上依序蒸鍍AuGe、Ni、 以及Au且將阻劑剝離而設置大小1 go # ^200 // m、間隔 的2個電極。此時以6/im之間隔相對向的電極之邊 長為 200 // m。 兩電極之間係以使電場強度於從-丨· 5kV/cin起至 + 1· 5kV/cm為止的範圍内變化的方式施加電壓而測量電 流。第7圖係表示移動度降低用半導體412與移動度降低 用半導體416之雜質濃度為4.4xl018(cnf3)的半導體基板 4〇0之電％強度_電流曲線。橫轴表示施加的電場強度，縱 軸表示測量的電流。第7圖中的四角形記號表示測量值。 將所測量得的結果適用最小平方法而近似成為3次多 項式，藉此表示對應於各個半導體基板4〇〇的電場強度與 電流的關係。係得到3次近似多項式。具體而言，係對應 321962 26 201039377 於第7圖之測量結果而獲得以下之3次近似多項式式2。 另外，於第7圖所示的曲線為對應於式2的曲線。第7圖 顯示式2與測量結果相當符合。 y = -0.000963χ3-〇·〇〇〇226χ2+0.0253χ …（式 2) 於下記之表2示有針對使移動度降低用半導體412和 移動度降低用半導體416之雜質濃度變化的7種半導體基 板400而求得的3次近似多項式中的3次項係數a、1次項 係數c、以及線形性指標| a/c丨。 [表2] 移動度降低用半導體之雜 a C 1 a/c | - ~- -0.001270 0. 0341 0.037 l.OxlO17 ~~- -0. 000851 0.0320 0.027 5. OxlO17 ~~- -0. 000956 0. 0320 0.030 l.OxlO18 -0. 000940 0. 0300 0.031 ~ 2.6xl018 ~~- -0. 000961 |T〇268 0. 036 4.4χ1018 -0. 000963__ 0.0253 T0242 0.038 0.041 ' 6. OxlO18 - -0. 000981_ 〇 第8圖為以移動度降低用半導體412及移動度降低用 半導體416之雜質濃度為橫轴，以線形性指標I a/c |為縱 轴而將於表2所示的結果整合後所得之圖。於第8圖示有 移動度降低用半導體之雜質濃度對線形性指標造成的影 響。第8圖的三角形記號係表示未摻雜的半導體基板4〇〇 的電場強度-電流曲線之線形性指標。於未摻雜時，線形性 指標為0.037[(kV/cm)—2]。亦即，可認為於不具有移動度 降低用半導體416的半導體基板400中，線形性指標為 〇.〇37[(kV/cm)_2]。 321962 27 201039377 於第8圖中的四角形記號係表示於移動度降低用半導 體412及移動度降低用半導體416摻雜有施體雜質的半導 體基板400中的電場強度-電流曲線之線形性指標。第8 圖顯示在雜質濃度超過0但低於3. 8xl018(cnf3)的範圍内具 有比未掺雜的半導體基板400之電壓對電流特性更良好的 線形性。若將測量誤差納入考慮，則在雜質濃度2x1016(cm—3) 以上、3· 6x1 〇18(cnf3)以下的範圍内可得到低於習知的未具 有移動度降低用半導體416的半導體基板400的線形性指 標| a/c丨之〇. 〇37[(kV/cm：T2]的良好特性。 由以上結果可知’具有移動度降低用半導體412及移 動度降低用半導體416的半導體基板400是否具有線形性 良好的電壓對電流特性，可視於含有化合物半導體414、 栽子供給用半導體420、移動度降低用半導體412、以及移 動度降低用半導體416的積層體之電壓電流測量中的線形 性指標| a/c |是否未達0.037[(kV/cm)_2]來加以判定。為 了提升半導體基板400之電壓對電流特性的線形性，較好 為當線形性指標I a/c |為〇· 030[(kV/cm)~2]以下時判定 半導體基板400為良品’更好為以〇. 〇28[(kV/cm) 2]以下 作為判定基準。 當移動度降低用半導體412及移動度降低用半導體 416之雜質》農度為4. 4x 10 8[ cm 3 ]時，則線形性指標成為 〇.〇38[(kV/cm)_2] ’其線形性較半導體基板4〇〇未具有移 動度降低用半導體416時更加惡化。可推想此乃因如表2 所示地其1次項係數c變小，移動度降低用半導體416的 28 321962 201039377 電阻增大之故。具體而言，當移動度降低用半導體416之 雜質濃度過大時，因雜質散射的影響，基態之載子的移動 度也會降低，而將3次項係數a變小的效果抵消。 . 因此，為了製造具有優良線形性指標的半導體基板 400，移動度降低用半導體416宜為含有3.6xl018[cnf3]以 下’較好為3. 0xl018[cnT3]以下，更好為1· 0xl018[cm-3]以 下’再更好為〇.5xl〇18[cm—3]以下之施體雜質的N型GaAs 層。 〇 藉由以上的半導體基板判定方法，即可在於半導體基 板還未形成有電晶體的狀態下判定藉由磊晶成長而形成的 半導體基板是否適合電晶體之形成。 第9圖示有電子裝置900之剖面的一例。電子裝置9〇〇 係具有：基底基板302、緩衝層304、載子供給用半導體 308、移動度降低用半導體312、化合物半導體314、移動 度降低用半導體316、載子供給用半導體320、屏障形成用 ❹半導體330、沒極台面（mesa)942、歐姆電極952、源極台 面944、歐姆電極954、以及控制電極956。電子裝置9〇〇 係使用半導體基板300所製造的高電子移動度電晶體之一 例。因此，省略其與半導體基板300共通的部分之說明。 又，「汲極台面」或「源極台面」係意味著形成汲極或源極 的凸形狀半導體區域。 歐姆電極952及歐姆電極954係分別作為高電子移動 度電晶體之没極電極及源極電極而發揮功能。歐姆電極 952及歐姆電極954之材料只要為導電性材料即可，例如 321962 29 201039377 可利用An、Ni、A1、W、Ti等金屬或AuGe等之合金或摻雜 有雜質的半導體。歐姆電極622及歐姆電極624亦可具有 上述導電性材料之積層構造。 汲極台面942係確保歐姆電極952與屏障形成用半導 體330以下之半導體間的傳導性。此外，源極台面944係 確保歐姆電極954與屏障形成用半導體330以下之半導體 間之傳導性。汲極台面942與源極台面944之材料係例如 GaAs 或 InGaAs ° 控制電極956係藉由施加的電壓而控制於歐姆電極 952與歐姆電極954之間流動的汲極電流。控制電極956 之材料例如為N i、Au、Pt、T i、或W。控制電極956之材 料亦可為上述金屬之單體元素或上述金屬之合金。控制電 極956亦可具有上述金屬單體元素或合金的積層構造。 第10圖及第11圖係概略性地表示電子裝置900之製 造過程的剖面之例子。以下，使用圖式說明電子裝置900 之製造過程。 首先，藉由前述半導體基板之製造方法準備半導體基 板300。如第10圖所示，藉由以光微影法蝕刻接觸層340 等之方法而形成汲極台面942與源極台面944。例如，於 接觸層340之表面塗布阻劑，去除要形成汲極台面942與 源極台面944之部位以外的阻劑而形成遮罩。之後，藉由 蝕刻去除要形成汲極台面942及源極台面944的部位以外 的接觸層340，即可形成汲極台面942及源極台面944。 其次，如第11圖所示，藉由光微影法而於要形成歐 30 321962 201039377 姆電極952與歐姆電極954的部位形成有開口形成的阻劑 遮罩。接著，將形成歐姆電極952與歐姆電極954的材料 例如AuGe、Ni、以及Au依序蒸鍍後，將阻劑剝離而形成 歐姆電極952及歐姆電極954。 如第9圖所示，藉由光微影法於要形成控制電極咖 的部位形成有開口形成的阻劑遮罩，在將形成控制電極 956的材料蒸鍍後將阻劑剝離而完成控制電極卯^。藉此而 完成電子裝置900。 玲 〇 【圖式簡單說明】 第1圖係概略性表示半導體基板1〇〇之剖面的一例。 第2圖係表示半導體基板的能帶圖之一例。 第3圖係表示半導體基板300之剖面的一例。 第4圖係表示半導體基板400之剖面的一例。 第5圖係表不半導體基板之判定方法之一例的流程 圖。 〇 第6圖為評價用半導體基板之一例。 第7圖係表示電場強度_電流曲線。 第8圖係表不移動度降低用半導體之雜質濃度對於線 形性指標產生的影響。 第9圖係表示電子襞置9〇〇之剖面的一例。 第10圖係表示電子裝置900之製造過程的剖面例。 第11圖係表示電子裝置900之製造過程的剖面例。 【主要元件符號說明】 100、300、400、600 半導體基板 31 321962 201039377 102、302、402、602 基底基板 114、314、414、614 化合物半導體 116、312、316、412、416、612、616 移動度降低用半導體 120、308、320、408、420、608、620 載子供給用半導體 202 曲線（電子能量） 204 曲線（基態電子分佈） 206 曲線（激發態電子分佈） 304、404、406、604 緩衝層 330、430、621 屏障形成用半導體 340 接觸層 410、418 分隔層 622、624、952、954 歐姆電極 900 電子裝置 942、944 没極台面 956 控制電極 32 321962

Claims (1)

  1. 201039377 七、申請專利範圍·· 1. 一種半導體基板’係具有： 化合物半導體’產生2次元載子氣； 載子供給用半導ϋ，供給載子至前述化合物半導 體，以及 移動度降低用半導體，配置於前述化合物半導體與 前述載子供給用半導體之間，且具有使前述載子之移動 纟較在前述化合物半導體的前述載子之移動度更小的 ¢) 移動度降低用因子。 2. 如申請專利範圍们項之半導體基板’其中，於前述移 動度降低用半導體之内部中’處於基態的載子之存在機 率較處於激發態的载子之存在機率更高。 3. 如申請專利範圍冑2項之半導體基板，其中，前述激發 態係載子處於第1激勵準位之狀態。 4. 如申請專利範圍fi項之半導體基板，其中，當於前述 ❹ 化合物半導體上之相異2點間施加電壓時將於前述化合 物半導體流動的電流y以對應於前述電壓且於 -1. 5[(kV/cm)]以上、+1· 5[(kV/cm)]以下之範圍内變化 的電場強度X作為變數的近似多項式y = ax3 + bx2 + cx 予以表示時，前述近似多項式的3次項係數&對i次項 係數c的比之絕對值| a/c |為未達〇.〇37[(kV/cm)-2]。 5·如申請專利範圍第1項之半導體基板，其中，前述移動 度降低用因子為：雜質、結晶缺陷、低移動度材料、或 能帶障壁材料（band barrier member)。 321962 33 201039377 6. 如申請專利範圍第5項之半導體基板， 為電子，前述雜質為施體雜質。 、述栽子 7. 如申請專·圍第5項之半導體基板， 為電洞’前述雜質為受體雜質。 ，別述栽子 如申^專利範圍第1項之半導體基板，其中， 二述栽子供給用半導體為N型AlGaAs ; 月,J述移動度降低用半導體為非P型的G 前述化合物半導體為InGaAs。 & S; 9.如申請專利範圍第8項之半導體基板， 度降低用半導體為含有3.6x1〇1W3]j；；；，前迷移 的N型GaAs。 之施體雜| 1〇.如申請專利範圍第9項之半導體基板， _所選擇的至少—個元素。 、、且成的集合 η. 一種铸縣板1心法，储 形成用以產生2次元载子氣的化合2领： 驟’· 物+導體的步 於前述化合物半導體上 較在前述化合物半導體的前述裁子之移=之移動度 動度降低用因子的移動度降低用半導體的=小的移 比化=移動度降低用半導體上形成供給载子Ζ Ί物+導體_子供料铸體 。 2· 一種=導體基板之取方法，係具訂述步驟： 含有下述各部分的半導體基板之步驟：化合物 321962 34 201039377 半導體，產生2次元載子氣；載子供給用半導體，供給 載子至前述化合物半導體；以及移動度降低用半導體， 配置於前述化合物半導體與前述載子供給用半導體之 間，且具有使前述載子之移動度較在前述化合物半導體 的前述載子之移動度更小的移動度降低用因子； 於前述化合物半導體上配置一對歐姆電極的步驟； 於前述一對歐姆電極施加電壓，且測量對應於所施 加之電壓的電流值的步驟； 〇 將對應於前述電壓的電流值y近似成為與前述電 壓對應的電場強度X之近似多項式y=ax3+bx2+cx的步 驟；以及 判斷於前述近似多項式的3次項係數a對1次項係 數c之比的絕對值丨a/c |是否比預定值小的步驟。 13. 如申請專利範圍第12項之半導體基板之判定方法，其 中，在前述電場強度於-1.5[(kV/cm)]以上、 q +1.5[(kV/cn〇]以下之範圍内變化的情形中，當前述3 次項係數a對1次項係數c之比的絕對值| a/c |未達 0. 037[(kV/cm：T2]時係判定前述半導體基板為良品。 14. 一種電子裝置，係具有： 化合物半導體，產生2次元載子氣且具有流動前述 2次元載子氣之通道； 載子供給用半導體，供給載子至前述化合物半導 體； 移動度降低用半導體，配置於前述化合物半導體與 35 321962 201039377 前述載子供給用半導體之間，且具有使前述載子之移動 度較在前述化合物半導體的前述載子之移動度更小的 移動度降低用因子； 一對歐姆電極，係經由前述通道而相互結合；以及 控制電極，控制前述一對歐姆電極間之阻抗。 36 321962
TW99110514A 2009-04-06 2010-04-06 Semiconductor substrate, method for making a semiconductor substrate, method for judging a semiconductor substrate, and an electronic device TW201039377A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009092422 2009-04-06

Publications (1)

Publication Number Publication Date
TW201039377A true TW201039377A (en) 2010-11-01

Family

ID=42935995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99110514A TW201039377A (en) 2009-04-06 2010-04-06 Semiconductor substrate, method for making a semiconductor substrate, method for judging a semiconductor substrate, and an electronic device

Country Status (6)

Country Link
US (1) US9117892B2 (zh)
JP (1) JP2010263196A (zh)
KR (1) KR20120004409A (zh)
CN (1) CN102369594A (zh)
TW (1) TW201039377A (zh)
WO (1) WO2010116699A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186380B2 (ja) 2012-02-23 2017-08-23 センサー エレクトロニック テクノロジー インコーポレイテッド 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス
JP5857390B2 (ja) * 2012-03-30 2016-02-10 住友電工デバイス・イノベーション株式会社 半導体装置
US10995361B2 (en) 2017-01-23 2021-05-04 Massachusetts Institute Of Technology Multiplexed signal amplified FISH via splinted ligation amplification and sequencing
WO2018157048A1 (en) 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Methods for examining podocyte foot processes in human renal samples using conventional optical microscopy
US11180804B2 (en) 2017-07-25 2021-11-23 Massachusetts Institute Of Technology In situ ATAC sequencing
WO2019046699A1 (en) 2017-09-01 2019-03-07 Massachustetts Institute Of Technology NON-DETERGENT GPCR BIOELECTRONIC INTERFACES COUPLED TO THE 2D S-PROTEIN NETWORK, DEVICES AND METHODS OF USE THEREOF
JP6812961B2 (ja) * 2017-12-25 2021-01-13 株式会社Sumco エピタキシャル成長装置およびそれを用いた半導体エピタキシャルウェーハの製造方法
WO2019156957A1 (en) 2018-02-06 2019-08-15 Massachusetts Institute Of Technology Swellable and structurally homogenous hydrogels and methods of use thereof
WO2021113505A1 (en) 2019-12-05 2021-06-10 Massachusetts Institute Of Technology Method for preparing a specimen for expansion microscopy

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276565A (ja) * 1985-09-28 1987-04-08 Fujitsu Ltd 電界効果型トランジスタ
JP2567730B2 (ja) * 1990-09-19 1996-12-25 三洋電機株式会社 ヘテロ接合電界効果トランジスタ
JPH056905A (ja) * 1990-11-30 1993-01-14 Sanyo Electric Co Ltd 電界効果型半導体装置
GB9126480D0 (en) * 1991-12-13 1992-02-12 Toshiba Cambridge Res Center Velocity modulation transistor
JPH06333956A (ja) * 1992-08-26 1994-12-02 Sanyo Electric Co Ltd 電界効果型半導体装置
JP3286921B2 (ja) * 1992-10-09 2002-05-27 富士通株式会社 シリコン基板化合物半導体装置
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JPH0714850A (ja) * 1993-06-15 1995-01-17 Matsushita Electric Ind Co Ltd ヘテロ接合電界効果トランジスタ
JP3326704B2 (ja) * 1993-09-28 2002-09-24 富士通株式会社 Ｉｉｉ／ｖ系化合物半導体装置の製造方法
JP2581423B2 (ja) * 1993-11-30 1997-02-12 日本電気株式会社 ヘテロ接合ｆｅｔ
JP3301888B2 (ja) * 1995-05-18 2002-07-15 三洋電機株式会社 電界効果型半導体装置
JPH09172165A (ja) * 1995-12-20 1997-06-30 Nec Corp 電界効果トランジスタおよびその製造方法
JP3625954B2 (ja) * 1996-04-15 2005-03-02 沖電気工業株式会社 高電子移動度トランジスタ
JPH1056168A (ja) 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
JPH11354776A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd 半導体結晶積層体およびそれを用いた半導体装置
JP2000183334A (ja) 1998-12-17 2000-06-30 Nec Corp 電界効果トランジスタ
JP2001267332A (ja) * 2000-03-17 2001-09-28 Sumitomo Electric Ind Ltd パワー電界効果トランジスタおよびパワーデバイス
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP2004200433A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 半導体装置
JP4672959B2 (ja) * 2002-12-25 2011-04-20 住友化学株式会社 化合物半導体エピタキシャル基板
JP4717319B2 (ja) * 2002-12-25 2011-07-06 住友化学株式会社 化合物半導体エピタキシャル基板
JP2004221363A (ja) * 2003-01-16 2004-08-05 Hitachi Cable Ltd 高速電子移動度トランジスタ用エピタキシャルウェハ
JP4610858B2 (ja) * 2003-02-12 2011-01-12 住友化学株式会社 化合物半導体エピタキシャル基板
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
GB0608515D0 (en) * 2006-04-28 2006-06-07 Univ Aberdeen Semiconductor device for generating an oscillating voltage
GB2443677B (en) * 2006-11-07 2011-06-08 Filtronic Compound Semiconductors Ltd A capacitor
JP2008288365A (ja) * 2007-05-17 2008-11-27 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2010263196A (ja) 2010-11-18
KR20120004409A (ko) 2012-01-12
WO2010116699A1 (ja) 2010-10-14
US20120025271A1 (en) 2012-02-02
US9117892B2 (en) 2015-08-25
CN102369594A (zh) 2012-03-07

Similar Documents

Publication Publication Date Title
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
TW201039377A (en) Semiconductor substrate, method for making a semiconductor substrate, method for judging a semiconductor substrate, and an electronic device
US10340375B2 (en) Epitaxial substrate for field effect transistor
US8878249B2 (en) Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
US11549172B2 (en) Compound semiconductor, method for manufacturing same, and nitride semiconductor
KR101649004B1 (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
JP2011166067A (ja) 窒化物半導体装置
US20070029640A1 (en) III- V group compound semiconductor device
JP4717319B2 (ja) 化合物半導体エピタキシャル基板
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101083612B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
JP2007096261A (ja) 半導体素子
JP4984511B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
TW200417024A (en) Compound semiconductor epitaxial substrate and method for production thereof
JP2010232686A (ja) 化合物半導体エピタキシャル基板