JP2014229781A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014229781A
JP2014229781A JP2013109069A JP2013109069A JP2014229781A JP 2014229781 A JP2014229781 A JP 2014229781A JP 2013109069 A JP2013109069 A JP 2013109069A JP 2013109069 A JP2013109069 A JP 2013109069A JP 2014229781 A JP2014229781 A JP 2014229781A
Authority
JP
Japan
Prior art keywords
layer
source gas
aln layer
semiconductor device
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013109069A
Other languages
English (en)
Other versions
JP6152700B2 (ja
Inventor
健 中田
Takeshi Nakada
健 中田
圭一 由比
Keiichi Yui
圭一 由比
弘之 市川
Hiroyuki Ichikawa
弘之 市川
勇夫 眞壁
Isao Makabe
勇夫 眞壁
剛志 河内
Takeshi Kouchi
剛志 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013109069A priority Critical patent/JP6152700B2/ja
Priority to US14/285,181 priority patent/US20140346530A1/en
Publication of JP2014229781A publication Critical patent/JP2014229781A/ja
Application granted granted Critical
Publication of JP6152700B2 publication Critical patent/JP6152700B2/ja
Priority to US15/783,760 priority patent/US20180053648A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高周波信号遮断後の電流回復速度を安定させること。【解決手段】本発明は、ＳｉＣ基板１０と、ＳｉＣ基板１０上に設けられ、その上面における最大谷深さＲｖが５ｎｍ以下であるＡｌＮ層１２と、ＡｌＮ層１２上に設けられた、窒化物半導体からなるチャネル層１４と、チャネル層１４上に設けられた、チャネル層１４よりもバンドギャップが大きい電子供給層１６と、電子供給層１６上に設けられた、ゲート電極２０、ソース電極２２、及びドレイン電極２４と、を備える半導体装置である。【選択図】図４

Description

本発明は、半導体装置及びその製造方法に関し、例えば半絶縁性ＳｉＣ基板上に窒化物半導体が設けられた半導体装置及びその製造方法に関する。
窒化物半導体を用いた半導体装置、例えばＨＥＭＴ（High Electron Mobility Transistor）等のＦＥＴ（Field Effect Transistor）は、携帯電話基地局用増幅器等の高周波且つ高出力で動作する増幅用素子に用いられている。一例として半絶縁性炭化ケイ素（ＳｉＣ）基板上に、窒化アルミニウム（ＡｌＮ）からなる下地層、窒化ガリウム（ＧａＮ）からなるチャネル層、及び窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層が順に積層された構造が挙げられる（例えば、特許文献１）。
特開２００６−２８６７４１号公報
上記した構造において、ＡｌＮ層の膜厚を適正に設計すれば、高周波信号遮断時の電流変化を抑制する効果が期待できる。しかしながら、特許文献１の図２に示すように、ＡｌＮ層の膜厚により、高周波信号遮断後の電流変化率が変化している。これにより、半導体装置の高周波増幅特性が不安定になってしまう。
本発明は、上記課題に鑑みなされたものであり、高周波信号遮断後の電流回復速度を安定させることを目的とする。
本発明は、ＳｉＣ基板と、前記ＳｉＣ基板上に設けられ、その上面における最大谷深さＲｖが５ｎｍ以下であるＡｌＮ層と、前記ＡｌＮ層上に設けられた、窒化物半導体からなるチャネル層と、前記チャネル層上に設けられた、前記チャネル層よりもバンドギャップが大きい電子供給層と、前記電子供給層上に設けられた、ゲート電極、ソース電極、及びドレイン電極と、を備えることを特徴とする半導体装置である。本発明によれば、高周波信号遮断後の電流回復速度を安定させることができる。
上記構成において、前記ＡｌＮ層の平均膜厚は、５ｎｍ以上且つ４０ｎｍ以下である構成とすることができる。
上記構成において、前記チャネル層は、ＧａＮ層である構成とすることができる。
上記構成において、前記電子供給層は、ＡｌＧａＮ層又はＩｎＡｌＮ層である構成とすることができる。
本発明は、ＳｉＣ基板上に、ＭＯＣＶＤ法を用いて、成長温度が１１００℃以下、成長圧力が１００ｔｏｒｒ以下、原料ガスのＶ／ＩＩＩ比が５００以下の成長条件でＡｌＮ層を形成する工程と、前記ＡｌＮ層上に、窒化物半導体からなるチャネル層を形成する工程と、前記チャネル層上に、前記チャネル層よりもバンドギャップが大きい電子供給層を形成する工程と、前記電子供給層上に、ゲート電極、ソース電極、及びドレイン電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法である。本発明によれば、高周波信号遮断後の電流回復速度を安定させることができる。
上記構成において、前記原料ガスに含まれるＩＩＩ族原料ガスとＶ族原料ガスとは、成長室に同時に導入するか、前記ＩＩＩ族原料ガスを導入した後に前記Ｖ族原料ガスを導入するか、前記Ｖ族原料ガスを導入してから３０秒以内に前記ＩＩＩ族原料ガスを導入する構成とすることができる。
上記構成において、前記原料ガスに含まれるＩＩＩ族原料ガスはトリメチルアルミニウムで、Ｖ族原料ガスはアンモニアである構成とすることができる。
本発明によれば、高周波信号遮断後の電流回復速度を安定させることができる。
図１（ａ）は、正常なＨＥＭＴの高周波信号遮断後の電流変化の測定結果であり、図１（ｂ）は、異常なＨＥＭＴの高周波信号遮断後の電流変化の測定結果である。 図２は、ＳｉＣ基板上にＡｌＮ層とＧａＮ層とが積層された構造の断面ＳＥＭ像である。 図３（ａ）は、ＡｌＮ層の膜厚が厚い箇所でのエネルギーバンド図であり、図３（ｂ）は、ＡｌＮ層の膜厚が薄い箇所でのエネルギーバンド図である。 図４は、実施例１に係る半導体装置の断面図である。 図５は、ＡｌＮ層の上面における最大谷深さＲｖと高周波信号遮断後の電流の回復時間との関係を示す図である。 図６は、ＡｌＮ層の成長温度及び原料ガスのＶ／ＩＩＩ比とＡｌＮ層の上面における最大谷深さＲｖとの関係を示す図である。 図７は、ＡｌＮ層の成長圧力とＡｌＮ層の上面における最大谷深さＲｖとの関係を示す図である。 図８は、ＴＭＡの導入時間に対するＮＨ３の導入時間とＡｌＮ層の上面における最大谷深さＲｖとの関係を示す図である。 図９は、実施例２に係る半導体装置でのＳｉＣ基板上に形成されたＡｌＮ層の形状を示す断面ＳＥＭ像である。
まず初めに、発明者が行った実験について説明する。発明者は、半絶縁性のＳｉＣ基板上に、膜厚２０ｎｍのＡｌＮ層、膜厚１．０μｍのＧａＮ層、膜厚２５ｎｍのＡｌＧａＮ層を順に積層し、ＡｌＧａＮ層上にゲート電極、ソース電極、及びドレイン電極を設けた複数のＨＥＭＴを作製した。そして、作製した複数のＨＥＭＴの高周波信号遮断後の電流変化を測定した。その結果、一部のＨＥＭＴで、正常なＨＥＭＴに比べて、高周波信号遮断後の電流回復過程での回復速度が遅いことを見出した。
図１（ａ）は、正常なＨＥＭＴの高周波信号遮断後の電流変化の測定結果であり、図１（ｂ）は、異常なＨＥＭＴの高周波信号遮断後の電流変化の測定結果である。図１（ａ）及び図１（ｂ）の横軸は時間であり、縦軸は高周波出力を遮断した後のドレイン電流を高周波動作前のドレイン電流で規格化した規格化ドレイン電流である。また、図１（ａ）及び図１（ｂ）では、ドレイン電圧が５０Ｖの場合の測定結果を示している。図１（ａ）のように、正常なＨＥＭＴでは、高周波信号遮断直後に初期値の０．６まで落ち込んだドレイン電流は、２０秒程度で初期値まで回復している。一方、図１（ｂ）のように、一部の異常なＨＥＭＴでは、３０秒経過しても初期値の０．７程度までしか回復せず、初期値まで回復するのに７０秒程度掛かっている。
複数のＨＥＭＴ間で高周波信号遮断後の電流回復速度が異なるのは以下の理由によるものと考えられる。図２は、ＳｉＣ基板上にＡｌＮ層とＧａＮ層とが積層された構造の断面ＳＥＭ（Scanning Electron Microscope）像である。図２のように、半絶縁性のＳｉＣ基板５０上に、ＡｌＮ層５２とＧａＮ層５４とが順に形成されている。ＡｌＮ層５２の平均膜厚は２０ｎｍである。ＡｌＮ層５２は、一般的な成長条件では、平坦ではなく、図２中の矢印のような凹みを有する島状パターンになる。このような島状パターンとなるのは、ＳｉＣとＡｌＮとの格子定数の差に起因して、ＡｌＮの成長モードがＳ−Ｋモード（Stranski-Krastanov Growth Mode）となるためである。したがって、ＳｉＣ基板５０上のＡｌＮ層５２は、膜厚の厚い箇所と薄い箇所とが混在することになる。
次に、半絶縁性のＳｉＣ基板上に、ＡｌＮ層、ＧａＮ層、及びＡｌＧａＮ層がこの順に積層されたＨＥＭＴのエネルギーバンドについて説明する。図３（ａ）は、ＡｌＮ層の膜厚が厚い箇所でのエネルギーバンド図であり、図３（ｂ）は、ＡｌＮ層の膜厚が薄い箇所でのエネルギーバンド図である。図３（ａ）のように、ＡｌＮ層中には、２次元電子ガス（２ＤＥＧ）の電子を捕獲する電子トラップ３０が存在し、２ＤＥＧの電子が電子トラップ３０に捕獲されることで、高周波信号遮断時の電流変化が生じる。電子トラップ３０は、ＳｉＣ基板とＡｌＮ層との格子定数の差に起因する転移欠陥によって形成されるものであり、ＡｌＮ層が厚くなるほど電子トラップ３０の量は多くなる。したがって、ＡｌＮ層の膜厚が厚い箇所では、２ＤＥＧの電子の多くはＡｌＮ層に捕獲される。
一方、図３（ｂ）のように、ＡｌＮ層の膜厚が薄い箇所では、２ＤＥＧの電子はＡｌＮ層を通過して、ＳｉＣ基板まで到達する。半絶縁性のＳｉＣ基板は、遷移金属等のドーピングによって高抵抗化が図られており、この遷移金属等によって電子トラップ３２が形成されている。したがって、ＳｉＣ基板まで到達した電子は電子トラップ３２に捕獲される。２ＤＥＧの電子が電子トラップ３２に捕獲されることでも高周波信号遮断時の電流変化が生じる。
このように、ＡｌＮ層の膜厚が厚い箇所では２ＤＥＧの電子の多くはＡｌＮ層に捕獲され、薄い箇所では２ＤＥＧの電子の多くはＳｉＣ基板に捕獲される。２ＤＥＧの電子が、ＡｌＮ層に捕獲されるか、ＳｉＣ基板に捕獲されるかで、高周波信号遮断後の電流回復過程での電流回復の速度が異なるようになる。ＳｉＣ基板上に形成されるＡｌＮ層の島状パターンは、複数のＨＥＭＴ間で異なることから、図３（ａ）及び図３（ｂ）で説明したメカニズムにより、複数のＨＥＭＴ間で高周波信号遮断後の電流回復過程での回復速度が異なることが生じていると考えられる。ここで、複数のＨＥＭＴ間とは、例えば１ウエーハに形成された複数のＨＥＭＴにおいて、各々のＨＥＭＴ同士のことを指す。
そこで、ＳｉＣ基板上に形成されるＡｌＮ層の平坦性を向上させ、高周波信号遮断後の電流回復過程での回復速度を安定させることが可能な実施例について以下に説明する。
図４は、実施例１に係る半導体装置の断面図である。実施例１の半導体装置はＨＥＭＴである。図４のように、実施例１の半導体装置１００は、半絶縁性のＳｉＣ基板１０上にＡｌＮ層１２が設けられている。ＳｉＣ基板１０は、例えば４Ｈ、６Ｈ等の六方晶系の結晶構造をしている。ＡｌＮ層１２は、例えばＳｉＣ基板１０の（０００１）Ｓｉ面に接して設けられている。半絶縁性のＳｉＣ基板１０を用いるのは、高周波動作での損失を抑制するためである。
ＡｌＮ層１２上に、例えばＧａＮ層からなるチャネル層１４が設けられている。チャネル層１４は、例えばＡｌＮ層１２の上面に接して設けられている。チャネル層１４上に電子供給層１６が設けられている。電子供給層１６は、チャネル層１４よりも大きいバンドギャップを有する。即ち、チャネル層１４がＧａＮ層からなる場合では、電子供給層１６は、ＧａＮよりも大きいバンドギャップを有する。電子供給層１６は、例えばＡｌＧａＮ層からなる。ＡｌＧａＮ層以外にも、例えばＩｎＡｌＮ層を用いることもできる。電子供給層１６は、例えばチャネル層１４の上面に接して設けられている。チャネル層１４と電子供給層１６との間の界面のチャネル層１４側には２次元電子ガス（２ＤＥＧ）１８が形成される。
電子供給層１６上に、ゲート電極２０と、ゲート電極２０を挟むソース電極２２及びドレイン電極２４と、が設けられている。ゲート電極２０は、例えばＳｉＣ基板１０側からＮｉ層とＡｕ層とが順に積層された多層金属膜である。ソース電極２２及びドレイン電極２４は、例えばＳｉＣ基板１０側からＴｉ層とＡｌ層とが順に積層された多層金属膜である。ゲート電極２０、ソース電極２２、及びドレイン電極２４が設けられた領域以外の領域の電子供給層１６上には、例えばＳｉＮ膜からなる保護膜２６が設けられている。
ＡｌＮ層１２の上面は凹凸が低減されており、上面における最大谷深さＲｖは５ｎｍ以下になっている。従来では、ＡｌＮ層１２の上面における最大谷深さＲｖは、例えば２０ｎｍ程度である。なお、最大谷深さＲｖとは、ＪＩＳ Ｂ０６０１−２００１に準拠するものであり、表面粗さ（即ち表面形状）の平均線を基準線としたときに、基準線からみて最も深い谷までの深さの最大値をいう。また、Ｒｖは、表面粗さ測定機を用い計測された値である。ここで、ＡｌＮ層１２の上面における最大谷深さＲｖを５ｎｍ以下にすることについて説明する。ＡｌＮ層１２の上面における最大谷深さＲｖは、詳しくは後述するが、ＡｌＮ層１２の成長条件によって変えることができる。そこで、図４の構造において、平均膜厚を２０ｎｍとしたＡｌＮ層１２の上面における最大谷深さＲｖを異ならせ、その他については同じとした複数の半導体装置を作製し、高周波信号遮断後の電流変化を測定した。
図５は、ＡｌＮ層１２の上面における最大谷深さＲｖと高周波信号遮断後の電流の回復時間との関係を示す図である。図５の横軸はＡｌＮ層１２の上面の最大谷深さＲｖであり、縦軸は高周波出力を遮断した後のドレイン電流を高周波動作前のドレイン電流で規格化した規格化ドレイン電流が０．９になるまでの回復時間である。図５のように、ＡｌＮ層１２の上面の最大谷深さＲｖが１０ｎｍ、１５ｎｍの場合では、高周波信号遮断後における電流の回復時間のばらつきが大きいが、５ｎｍ以下になると、回復時間のばらつきを小さく抑えられることが分かる。
以上のことから、実施例１によれば、ＳｉＣ基板１０上に設けられたＡｌＮ層１２の上面における最大谷深さＲｖを５ｎｍ以下にしている。これにより、図５のように、高周波信号遮断後の電流回復速度を安定させることができる。
高周波信号遮断後の電流回復速度をより安定させる観点から、ＡｌＮ層１２の上面における最大谷深さＲｖは、４ｎｍ以下の場合がより好ましく、３ｎｍ以下の場合がさらに好ましい。
ＡｌＮ層１２の平均膜厚は、ＡｌＮ層１２をバッファ層として機能させる観点から、５ｎｍ以上の場合が好ましく、１０ｎｍ以上の場合がより好ましく、１５ｎｍ以上の場合がさらに好ましい。また、特許文献１に記載のように、ＡｌＮ層１２を薄くすることで、高周波信号遮断時の電流変化を抑制できることから、ＡｌＮ層１２の平均膜厚は、４０ｎｍ以下の場合が好ましく、２５ｎｍ以下の場合がより好ましく、２０ｎｍ以下の場合がさらに好ましい。
チャネル層１４がＧａＮ層である場合、チャネル層１４の膜厚が０．５μｍよりも薄いと、結晶歪みのため電子の移動度が遅くなってしまう。したがって、チャネル層１４の膜厚は、０．５μｍ以上の場合が好ましく、０．７５μｍ以上の場合がより好ましく、１．０μｍ以上の場合がさらに好ましい。また、チャネル層１４の膜厚が２．０μｍよりも厚いと、クラックが生じる恐れがある。したがって、チャネル層１４の膜厚は、２．０μｍ以下の場合が好ましく、１．５μｍ以下の場合がより好ましく、１．０μｍ以下の場合がさらに好ましい。
実施例１の図４では、電子供給層１６上にキャップ層が設けられていないが、キャップ層が設けられている場合でもよい。キャップ層として、例えばＧａＮ層を用いることができる。
次に、ＳｉＣ基板上にＡｌＮ層をＭＯＣＶＤ（有機金属気相成長）法を用いて形成した場合での、ＡｌＮ層の成長条件とＡｌＮ層の上面における最大谷深さＲｖとの関係について説明する。まず、ＳｉＣ基板上に、ＭＯＣＶＤ法を用い、成長圧力を５０ｔｏｒｒの一定として、成長温度と原料ガスのＶ／ＩＩＩ比とを変え、平均膜厚２０ｎｍのＡｌＮ層を形成した場合での、ＡｌＮ層の上面における最大谷深さＲｖを評価した。原料ガスには、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）とを用いた。図６は、ＡｌＮ層の成長温度及び原料ガスのＶ／ＩＩＩ比とＡｌＮ層の上面における最大谷深さＲｖとの関係を示す図である。図６の横軸は原料ガスのＶ／ＩＩＩ比であり、縦軸はＡｌＮ層の上面の最大谷深さＲｖである。図６中のひし型印は成長温度が１０５０℃の場合を、四角印は１１００℃の場合を、三角印は１１５０℃の場合を示している。図６のように、成長温度を１１００℃以下にし且つ原料ガスのＶ／ＩＩＩ比を５００以下にすることで、ＡｌＮ層の上面の最大谷深さＲｖを５ｎｍ以下にできることが分かる。
次に、ＳｉＣ基板上に、ＭＯＣＶＤ法を用い、成長温度を１０５０℃、原料ガスのＶ／ＩＩＩ比を５００の一定として、成長圧力を変え、平均膜厚２０ｎｍのＡｌＮ層を形成した場合での、ＡｌＮ層の上面における最大谷深さＲｖを評価した。図７は、ＡｌＮ層の成長圧力とＡｌＮ層の上面における最大谷深さＲｖとの関係を示す図である。図７の横軸は成長圧力であり、縦軸はＡｌＮ層の上面の最大谷深さＲｖである。図７のように、成長圧力を１００ｔｏｒｒ以下とすることで、ＡｌＮ層の上面の最大谷深さＲｖを５ｎｍ以下にできることが分かる。
以上のことから、実施例１の半導体装置１００において、ＳｉＣ基板１０上に、ＭＯＣＶＤ法を用いて、成長温度を１１００℃以下、成長圧力を１００ｔｏｒｒ以下、原料ガスのＶ／ＩＩＩ比を５００以下の条件でＡｌＮ層１２を形成することで、ＡｌＮ層１２の上面における最大谷深さＲｖを５ｎｍ以下にすることができる。これにより、高周波信号遮断後の電流回復速度を安定させることができる。
ＡｌＮ層１２の上面における最大谷深さＲｖをより小さくする観点から、ＡｌＮ層１２の成長温度は１０５０℃以下の場合が好ましく、１０００℃以下の場合がより好ましい。成長圧力は７５ｔｏｒｒ以下の場合が好ましく、５０ｔｏｒｒ以下の場合がより好ましい。原料ガスのＶ／ＩＩＩ比は、４００以下の場合が好ましく、３００以下の場合がより好ましい。なお、成長温度の一般的な下限として９００℃が挙げられ、成長圧力の一般的な下限として３６ｔｏｒｒが挙げられ、原料ガスのＶ／ＩＩＩ比の一般的な下限として１０が挙げられる。
実施例２に係る半導体装置は、実施例１の図４と同じ構成であるため説明を省略する。ここでは、実施例２に係る半導体装置の製造方法について説明する。まず、ＲＣＡ洗浄によって洗浄した半絶縁性のＳｉＣ基板１０をＭＯＣＶＤ装置の成長室に導入する。その後、ＳｉＣ基板１０上にＡｌＮ層１２を成長させる前に、水素雰囲気の下、１１００℃にて３分間、ＳｉＣ基板１０の上面を清浄化処理する。
続いて、ＳｉＣ基板１０上に、ＭＯＣＶＤ法を用いて、以下の条件にてＡｌＮ層１２を成長させる。ＡｌＮ層１２の成長に用いる原料ガスであるトリメチルアルミニウムとアンモニアとは成長室に同時に導入する。
原料ガス ：トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ３）
成長温度 ：１０５０℃
成長圧力 ：５０ｔｏｒｒ
Ｖ／ＩＩＩ比：１００
平均膜厚 ：２０ｎｍ
ここで、原料ガスであるＴＭＡとＮＨ３とを成長室に同時に導入する理由を説明する。通常、成長室に導入するガスが変わると、熱伝導の変化により基板の温度が変化してしまうことから、ＴＭＡの導入に先立ちＮＨ３を導入することがなされている。しかしながら、ＮＨ３を前もって導入すると、ＳｉＣ基板１０の上面が窒化されて部分的にＳｉＮで被覆されてしまう場合がある。ＳｉＣ基板１０の上面が部分的にＳｉＮで被覆されてしまうと、ＳｉＣ基板１０上に形成するＡｌＮ層１２の成長にムラが生じてしまい、ＡｌＮ層１２の上面に凹凸が形成され易くなってしまう。
図８は、ＴＭＡの導入時間に対するＮＨ３の導入時間とＡｌＮ層１２の上面における最大谷深さＲｖとの関係を示す図である。図８の横軸は、ＮＨ３の導入時間からＴＭＡの導入時間を引いた値（ＮＨ３導入時間−ＴＭＡ導入時間）である。即ち、（ＮＨ３導入時間−ＴＭＡ導入時間）が０の場合はＴＭＡとＮＨ３とが成長室に同時に導入され、負の値の場合はＴＭＡが先に導入され、正の値の場合はＮＨ３が先に導入されている。図８の縦軸は、ＡｌＮ層１２の上面の最大谷深さＲｖである。図８のように、ＮＨ３を導入してから３０秒以内にＴＭＡを導入するか、ＮＨ３とＴＭＡを同時に導入するか、ＮＨ３より前にＴＭＡを導入することで、ＡｌＮ層１２の上面の最大谷深さＲｖが５ｎｍ以下となることが分かる。したがって、実施例２においては、ＴＭＡとＮＨ３とを成長室に同時に導入することにしている。
続いて、例えばＭＯＣＶＤ法を用いて、以下の条件にてＡｌＮ層１２上にＧａＮ層からなるチャネル層１４を成長させる。
原料ガス ：トリメチルガリウム（ＴＭＧ）、ＮＨ３
成長温度 ：１０８０℃
成長圧力 ：１００ｔｏｒｒ
膜厚 ：１μｍ
続いて、例えばＭＯＣＶＤ法を用いて、以下の条件にてチャネル層１４上にＡｌＧａＮ層からなる電子供給層１６を成長させる。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０８０℃
成長圧力 ：１００ｔｏｒｒ
膜厚 ：２５ｎｍ
Ａｌ組成比 ：２０％
続いて、電子供給層１６上に、例えばプラズマＣＶＤ法を用いて、ＳｉＮ膜からなる膜厚１００ｎｍの保護膜２６を形成する。なお、電子供給層１６と保護膜２６との間にｎ型ＧａＮ層を介在させてもよい。その後、電子供給層１６上に、例えば蒸着法及びリフトオフ法を用いて、ＳｉＣ基板１０側からＮｉ層とＡｕ層とが積層さｒえたゲート電極２０を形成する。ゲート電極２０の両側に、例えば蒸着法及びリフトオフ法を用いて、ＳｉＣ基板１０側からＴｉ層とＡｌ層とが積層されたオーミック電極であるソース電極２２とドレイン電極２４とを形成する。ゲート長は、例えば０．９μｍであり、ソース−ゲート間距離は、例えば１．５μｍであり、ゲート−ドレイン間距離は、例えば８μｍである。
図９は、実施例２に係る半導体装置の断面ＳＥＭ像である。図９のように、ＳｉＣ基板１０上に形成されたＡｌＮ層１２の上面は凹凸が低減されていて、ＡｌＮ層１２の上面における最大谷深さＲｖは５ｎｍ以下となっている。このように、ＡｌＮ層１２の上面における最大谷深さＲｖが５ｎｍ以下となったのは、成長温度１０５０℃（１１００℃以下）、成長圧力５０ｔｏｒｒ（１００ｔｏｒｒ以下）、原料ガスのＶ／ＩＩＩ比１００（５００以下）の条件でＡｌＮ層１２を成長したためである。
実施例２の半導体装置に対してピンチオフ時のリーク電流を測定した。ピンチオフ時のリーク電流は、ドレイン電圧が５０Ｖ、ゲート電圧が（閾値電圧−０．５Ｖ）のときの、単位ゲート幅あたりのドレイン電流として定義した。その結果、ピンチオフ時のリーク電流は、２×１０−６Ａ／ｍｍであった。
また、複数の実施例２の半導体装置を作製し、それぞれに対して高周波信号遮断時の電流変化について測定した。電流変化の測定は、ドレイン電圧が５０Ｖの条件で半導体装置を飽和出力にて１分間動作させた後、高周波信号を遮断した場合での電流変化を測定した。その結果、複数の実施例２の半導体装置全てで、高周波出力を遮断した後のドレイン電流を高周波動作前のドレイン電流で規格化した規格化ドレイン電流は、高周波信号を遮断した直後では０．６程度であり、その後、０．９まで回復するのに要した時間は十数秒以内であった。
次に、比較例１の半導体装置について説明する。比較例１の半導体装置は、実施例２と同様に、実施例１の図４と同じ構造をしている。比較例１の半導体装置では、ＡｌＮ層１２を成長する前のＳｉＣ基板１０上面の清浄化処理は行わず、ＳｉＣ基板１０上に、ＭＯＣＶＤ法を用いて、以下の条件にてＡｌＮ層１２を成長させた。ＡｌＮ層１２の成長に用いる原料ガスであるＴＭＡとＮＨ３を成長室に導入する順序は、ＮＨ３を導入してから５分程度経過した後に、ＴＭＡを導入した。
原料ガス ：ＴＭＡ、ＮＨ３
成長温度 ：１１００℃
圧力 ：５０ｔｏｒｒ
Ｖ／ＩＩＩ比：５０００
平均膜厚 ：２０ｎｍ
ＡｌＮ層１２の以降の製造については、実施例２と同じ方法を用いて行った。比較例１の半導体装置に対しても、実施例２と同じ方法によって、ピンチオフ時のリーク電流を測定した。その結果、ピンチオフ時のリーク電流は２×１０−６Ａ／ｍｍと、比較例１と実施例２とは同程度であった。
また、複数の比較例１の半導体装置を作製し、それぞれに対して、実施例２と同じ方法によって、高周波信号遮断時の電流変化を測定した。その結果、複数の比較例１の半導体装置全てで、高周波信号を遮断した直後の規格化ドレイン電流は０．６程度と、実施例２と同程度であった。しかしながら、規格化ドレイン電流が０．９まで回復するのに要した時間は、一部の半導体装置で長くなってしまった。つまり、比較例１の半導体装置では、図１（ａ）及び図１（ｂ）で説明したように、高周波信号遮断後の電流回速度が遅い半導体装置が混在した。
実施例２のように、ＡｌＮ層１２を、ＭＯＣＶＤ法を用い、成長温度を１０５０℃（１１００℃以下）、圧力を５０ｔｏｒｒ（１００ｔｏｒｒ以下）、且つ原料ガスのＶ／ＩＩＩ比を１００（５００以下）で形成することで、ＡｌＮ層１２の上面における最大谷深さＲｖを５ｎｍ以下にすることができる。その結果、高周波信号遮断後の電流回復速度を安定させることができる。
図８のように、ＡｌＮ層１２の上面における最大谷深さＲｖを５ｎｍ以下にする点から、ＡｌＮ層１２の形成にあたり、ＴＭＡ（ＩＩＩ族原料ガス）とＮＨ３（Ｖ族原料ガス）とは、成長室に同時に導入するか、ＴＭＡを導入した後にＮＨ３を導入するか、ＮＨ３を導入してから３０秒以内にＴＭＡを導入することが好ましい。
実施例１及び２において、チャネル層１４は、ＧａＮ層からなる場合を例に説明したが、その他の窒化物半導体層からなる場合でもよい。なお、窒化物半導体とは、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等のことを言う。電子供給層１６は、チャネル層１４よりもバンドギャップの大きい窒化物半導体を用いることができる。例えば、チャネル層１４がＧａＮ層からなる場合、電子供給層１６は、ＡｌＧａＮ層又はＩｎＡｌＮ層を用いることができる。また、ＡｌＮ層１２を成長させる際の原料ガスは、ＴＭＡとＮＨ３の場合に限らず、その他のＩＩＩ族原料ガス及びＶ族原料ガスを用いてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ＳｉＣ基板
１２ ＡｌＮ層
１４ チャネル層
１６ 電子供給層
１８ ２次元電子ガス
２０ ゲート電極
２２ ソース電極
２４ ドレイン電極
３０、３２ 電子トラップ
１００ 半導体装置

Claims (7)

  1. ＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、その上面における最大谷深さＲｖが５ｎｍ以下であるＡｌＮ層と、
    前記ＡｌＮ層上に設けられた、窒化物半導体からなるチャネル層と、
    前記チャネル層上に設けられた、前記チャネル層よりもバンドギャップが大きい電子供給層と、
    前記電子供給層上に設けられた、ゲート電極、ソース電極、及びドレイン電極と、を備えることを特徴とする半導体装置。
  2. 前記ＡｌＮ層の平均膜厚は、５ｎｍ以上且つ４０ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記チャネル層は、ＧａＮ層であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記電子供給層は、ＡｌＧａＮ層又はＩｎＡｌＮ層であることを特徴とする請求項３記載の半導体装置。
  5. ＳｉＣ基板上に、ＭＯＣＶＤ法を用いて、成長温度を１１００℃以下、成長圧力を１００ｔｏｒｒ以下、原料ガスのＶ／ＩＩＩ比を５００以下の成長条件でＡｌＮ層を形成する工程と、
    前記ＡｌＮ層上に、窒化物半導体からなるチャネル層を形成する工程と、
    前記チャネル層上に、前記チャネル層よりもバンドギャップが大きい電子供給層を形成する工程と、
    前記電子供給層上に、ゲート電極、ソース電極、及びドレイン電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  6. 前記原料ガスに含まれるＩＩＩ族原料ガスとＶ族原料ガスとは、成長室に同時に導入するか、前記ＩＩＩ族原料ガスを導入した後に前記Ｖ族原料ガスを導入するか、前記Ｖ族原料ガスを導入してから３０秒以内に前記ＩＩＩ族原料ガスを導入することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記原料ガスに含まれるＩＩＩ族原料ガスはトリメチルアルミニウムで、Ｖ族原料ガスはアンモニアであることを特徴とする請求項５または６記載の半導体装置の製造方法。
JP2013109069A 2013-05-23 2013-05-23 半導体装置の製造方法 Active JP6152700B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013109069A JP6152700B2 (ja) 2013-05-23 2013-05-23 半導体装置の製造方法
US14/285,181 US20140346530A1 (en) 2013-05-23 2014-05-22 Semiconductor device and method of manufacturing the same
US15/783,760 US20180053648A1 (en) 2013-05-23 2017-10-13 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013109069A JP6152700B2 (ja) 2013-05-23 2013-05-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014229781A true JP2014229781A (ja) 2014-12-08
JP6152700B2 JP6152700B2 (ja) 2017-06-28

Family

ID=51934802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013109069A Active JP6152700B2 (ja) 2013-05-23 2013-05-23 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20140346530A1 (ja)
JP (1) JP6152700B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127223A (ja) * 2015-01-08 2016-07-11 信越半導体株式会社 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355555A (zh) 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5276852B2 (ja) * 2008-02-08 2013-08-28 昭和電工株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127223A (ja) * 2015-01-08 2016-07-11 信越半導体株式会社 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Also Published As

Publication number Publication date
JP6152700B2 (ja) 2017-06-28
US20180053648A1 (en) 2018-02-22
US20140346530A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
JP5810293B2 (ja) 窒化物半導体装置
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5799604B2 (ja) 半導体装置
JP6035721B2 (ja) 半導体装置の製造方法
US9263544B2 (en) Method for fabricating semiconductor device
US20060220039A1 (en) Semiconductor device, method of manufacturing the same, and substrate for manufacturing the same
US8999788B2 (en) Manufacturing method of GaN-based semiconductor device and semiconductor device
KR20130035172A (ko) 화합물 반도체 장치 및 그 제조 방법
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP2012033688A (ja) 半導体装置の製造方法
JP2013008836A (ja) 窒化物半導体装置
JP6152700B2 (ja) 半導体装置の製造方法
US9437725B2 (en) Semiconductor device and semiconductor substrate
US20150137179A1 (en) Power device
JP5776344B2 (ja) 半導体装置
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
KR101303592B1 (ko) 질화물계 반도체 소자의 제조 방법
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP6819009B2 (ja) 半導体基板の製造方法
JP2014209638A (ja) 半導体装置
JP2014175413A (ja) 半導体装置及びその製造方法
KR101455283B1 (ko) 패시베이션막 형성방법 및 이를 포함하는 AlGaN/GaN HFET의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R150 Certificate of patent or registration of utility model

Ref document number: 6152700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250