JP2016127223A - 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法 - Google Patents

電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法 Download PDF

Info

Publication number
JP2016127223A
JP2016127223A JP2015002047A JP2015002047A JP2016127223A JP 2016127223 A JP2016127223 A JP 2016127223A JP 2015002047 A JP2015002047 A JP 2015002047A JP 2015002047 A JP2015002047 A JP 2015002047A JP 2016127223 A JP2016127223 A JP 2016127223A
Authority
JP
Japan
Prior art keywords
layer
electronic device
aln initial
epitaxial substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015002047A
Other languages
English (en)
Other versions
JP2016127223A5 (ja
JP6261523B2 (ja
Inventor
和徳 萩本
Kazunori Hagimoto
和徳 萩本
篠宮 勝
Masaru Shinomiya
勝 篠宮
慶太郎 土屋
Keitaro Tsuchiya
慶太郎 土屋
博一 後藤
Hiroichi Goto
博一 後藤
憲 佐藤
Ken Sato
憲 佐藤
洋志 鹿内
Hiroshi Shikauchi
洋志 鹿内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015002047A priority Critical patent/JP6261523B2/ja
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to PCT/JP2015/006313 priority patent/WO2016110906A1/ja
Priority to US15/538,500 priority patent/US10115589B2/en
Priority to CN201580072647.8A priority patent/CN107112242B/zh
Priority to KR1020177018664A priority patent/KR20170101932A/ko
Priority to TW104144060A priority patent/TWI624879B/zh
Publication of JP2016127223A publication Critical patent/JP2016127223A/ja
Publication of JP2016127223A5 publication Critical patent/JP2016127223A5/ja
Application granted granted Critical
Publication of JP6261523B2 publication Critical patent/JP6261523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050313th Group
    • H01L2924/05032AlN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10323Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 バッファ層構造のVピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる電子デバイス用エピタキシャル基板を提供する。
【解決手段】 Si系基板と、該Si系基板上に設けられたAlN初期層と、該AlN初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、前記AlN初期層の前記バッファ層側の表面の粗さSaが4nm以上であることを特徴とする電子デバイス用エピタキシャル基板。
【選択図】 図1

Description

本発明は、電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法に関する。
電子デバイス用化合物半導体エピタキシャルウェーハの製造技術に関して、Si基板上にGaN膜をエピタキシャル成長させた半導体エピタキシャルウェーハについて、その電気特性、特に縦方向でのリーク電流を改善できるような製造方法の検討が行われている。
このような検討において、半導体エピタキシャルウェーハ製造後は、半導体エピタキシャルウェーハ表面にデバイスを作製し、電気特性評価を行っている。
従来、エピタキシャル成長を行うには、エピタキシャル成長する下地の表面が平坦な方が好ましいとされてきた。
例えば、特許文献1は初期層のAlN層の粗さに触れるものであり、AlN層に接するシリコン基板の表面粗さRaを0.2〜1nmとすることで、その上方に成長するIII族窒化物半導体の結晶性を向上させることを開示している。しかしながら、特許文献1には電気特性に関しての言及はない。
特開2011−066333号公報
本発明者らは、上記のようなエピタキシャルウェーハの電気的特性について検討を行い、バッファ層構造のVピットと縦方向リーク電流特性に相関関係があり、バッファ層構造のVピットが少ないと、縦方向リーク電流が減少することを見出した。
しかしながら、バッファ層構造のVピットをどのようにして抑制するかについては、検討の余地があった。
本発明は、上記問題点に鑑みてなされたものであって、バッファ層構造のVピットを抑制し、電子デバイスを作製したときの電流リーク特性を改善することができる電子デバイス用エピタキシャル基板を提供することを目的とする。
上記目的を達成するために、本発明は、Si系基板と、該Si系基板上に設けられたAlN初期層と、該AlN初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、前記AlN初期層の前記バッファ層側の表面の粗さSaが4nm以上であることを特徴とする電子デバイス用エピタキシャル基板を提供する。
このようにAlN初期層のバッファ層側の表面の粗さSaが4nm以上であれば、AlN初期層の上に形成されるバッファ層構造のVピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
このとき、前記AlN初期層の前記バッファ層側の表面の粗さSaが8nm以下であることが好ましい。
このようにAlN初期層のバッファ層側の表面の粗さSaが8nm以下であれば、AlN初期層の上に形成されるバッファ層構造のVピットを確実に抑制することができる。
このとき、前記バッファ層は、前記AlN初期層に接しているAlGa1−zN(0≦z<1)層を含み、前記AlGa1−zN(0≦z<1)層の前記AlN初期層と反対側の表面の粗さSaが0.6nm以下であることが好ましい。
このようにAlGa1−zN層のAlN初期層と反対側の表面の粗さSaが0.6nm以下であれば、電子デバイスを作製したときの縦方向リーク電流特性を効果的に改善することができる。
このとき、前記バッファ層は、前記AlGa1−zN(0≦z<1)層に接し、かつ、AlGa1−xN(0<x≦1)層とAlGa1−yN(0≦y<x)層とが交互に積層された多層膜を含み、前記多層膜の前記AlGa1−zN(0≦z<1)層と反対側の表面の粗さSaが0.3nm以下であることが好ましい。
このように多層膜のAlGa1−zN(0≦z<1)層と反対側の表面の粗さSaが0.3nm以下であれば、電子デバイスを作製したときの縦方向リーク電流特性をより効果的に改善することができる。
このとき、前記バッファ層上に設けられたチャネル層と、該チャネル層上に設けられたバリア層と、該バリア層上に設けられたキャップ層とをさらに有することが好ましい。
このような構成であれば、電子デバイス用エピタキシャル基板として、好適に用いることができる。
また、本発明は、上記の電子デバイス用エピタキシャル基板を用いて作製された電子デバイスであって、前記電子デバイス用エピタキシャル基板上に電極が設けられているものであることを特徴とする電子デバイスを提供する。
このような電子デバイスであれば、AlN初期層の上に形成されるバッファ層構造のVピットを抑制し、縦方向リーク電流特性を改善することができる。
また、本発明は、Si系基板上にAlN初期層を形成する工程と、前記AlN初期層上にバッファ層を形成する工程と、前記バッファ層上にチャネル層を形成する工程と、前記チャネル層上にバリア層を形成する工程と、前記バリア層上にキャップ層を形成する工程とを有し、前記AlN初期層の前記バッファ層側の表面の粗さSaを4nm以上とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法を提供する。
このような電子デバイス用エピタキシャル基板の製造方法であれば、AlN初期層の上に形成されるバッファ層構造のVピットが抑制され、電子デバイスを作製したときの縦方向リーク電流特性が改善される電子デバイス用エピタキシャル基板を製造することができる。
また、本発明は、Si系基板上にAlN初期層を形成する工程と、前記AlN初期層上にバッファ層を形成する工程と、前記バッファ層上にチャネル層を形成する工程と、前記チャネル層上にバリア層を形成する工程と、前記バリア層上にキャップ層を形成する工程と、前記キャップ層上に電極を形成する工程とを有し、前記AlN初期層の前記バッファ層側の表面の粗さSaを4nm以上とすることを特徴とする電子デバイスの製造方法を提供する。
このような電子デバイスの製造方法であれば、AlN初期層の上に形成されるバッファ層構造のVピットが抑制され、縦方向リーク電流特性が改善される電子デバイスを製造することができる。
以上のように、本発明によれば、AlN初期層の上に形成されるバッファ層構造のVピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
本発明の電子デバイス用エピタキシャル基板の実施態様の一例を示す断面図である。 本発明の電子デバイス用エピタキシャル基板のバッファ層の詳細な構成を示す断面図である。 本発明の電子デバイス用エピタキシャル基板のAlN初期層及びバッファ層の表面粗さも含めた詳細な構成を示す断面図である。 本発明の電子デバイスの実施態様の一例を示す断面図である。 本発明の電子デバイス用エピタキシャル基板の製造フローを示す工程断面図である。 実験例におけるバッファ層構造のVピット密度とAlN初期層の表面粗さSaとの関係を示す図である。 実験例における縦方向リーク電流とAlN初期層の表面粗さSaとの関係を示す図である。 実施例におけるAlN初期層成長後のAlN初期層の表面の写真を示す図である。 実施例におけるAlGa1−zN(0≦z<1)層(第1の層)成長後のAlGa1−zN(0≦z<1)層(第1の層)の表面の写真を示す図である。 実施例における第1多層膜成長後の第1多層膜の表面の写真を示す図である。 比較例におけるAlN初期層成長後のAlN初期層の表面の写真を示す図である。 比較例の電子デバイス用エピタキシャル基板のAlN初期層及びバッファ層の表面粗さも含めた詳細な構成を示す断面図である。 バッファ層構造のVピットを説明するための断面図である。 バッファ層構造のVピットが生じている電子デバイス用エピタキシャル基板を示す断面図である。 縦方向リーク電流特性を示す図である。 バッファ層構造のVピットの数と縦方向リーク電流との関係を示す図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、本発明者らは、Si基板上にGaN膜をエピタキシャル成長させたエピタキシャルウェーハの電気的特性について検討を行った。その検討において、縦方向リーク電流特性の悪いものから、良いものまでを任意に選び、それぞれのウェーハを2分割し、一方の2分割ウェーハで縦方向リーク電流特性評価を行い、他方の2分割ウェーハで故障解析(断面観察)を行った。
故障解析は、エピタキシャルウェーハを劈開し、その断面をSEMの倍率を25kとしてバッファ層構造のVピットを観察することで行った。
ここで、バッファ層構造のVピットについて説明する。本来、バッファ層の各層は、基板に対して平行に積層されなければならない。「Vピット」とは、基板に対して平行ではなく一部に窪みができて、多層膜やAlGa1−zN(0≦z<1)挿入層が平らになっていない部分(図13の楕円で囲んだ部分)をいう。
各ウェーハについて、隣り合わない任意の5点(すなわち、少し離した5箇所)を観察して、バッファ層構造のVピットの数を数えた(図13、図14参照)。
ここで、図13はバッファ層構造のVピットを説明するための断面図であり、図14はバッファ層構造のVピットが生じている電子デバイス用エピタキシャル基板を示す断面図である。また、図13、図14において、電子デバイス用エピタキシャル基板100は、Si基板112と、Si基板112上に設けられたAlN初期層113と、AlN初期層113上に設けられたバッファ層114を有している。バッファ層114は、AlGa1−zNからなる第1の層114aと、第1の多層膜115’とが積層され、第1の多層膜115’上にさらに、AlαGa1−αN(0≦α<1)挿入層114dと、第2の多層膜115とが交互に積層されることにより形成されている。電子デバイス用エピタキシャル基板100は、バッファ層114上に設けられた高抵抗層116と、高抵抗層116上に設けられたチャネル層117と、チャネル層117上に設けられたバリア層118と、バリア層118上に設けられたキャップ層119をさらに有している。
各ウェーハの縦方向リーク電流特性を図15に示す。図15には、各ウェーハのバッファ層構造の表面におけるVピットの数も示されている。図15をバッファ層構造の表面におけるVピットの数と縦方向リーク電流との関係に書き直したものが図16になる。
図15、図16からバッファ構造のVピットの数が増加するに従いリーク電流が増加することがわかる。
従って、縦方向リーク電流特性を改善するには、バッファ層構造のVピットを抑制する必要がある。
そこで、本発明者らは、バッファ層構造のVピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる電子デバイス用エピタキシャル基板について鋭意検討したところ、AlN初期層のバッファ層側の表面の粗さSaが4nm以上であれば、AlN初期層の上に形成されるバッファ層構造のVピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができることを見出し、本発明をなすに至った。
まず、図1−3を参照しながら、本発明の電子デバイス用エピタキシャル基板を説明する。
図1に示す本発明の電子デバイス用エピタキシャル基板10は、Si系基板12と、Si系基板12上に設けられたAlN初期層13と、AlN初期層13上に設けられたバッファ層14を有しており、AlN初期層13のバッファ層14側の表面の粗さSaは4nm以上である。ここで、粗さSaは2次元の算術的平均粗さRaを3次元化したものとして定義されるものである。また、Si系基板とは、Si基板又はSiC基板である。
図1の電子デバイス用エピタキシャル基板10は、バッファ層14上に設けられた高抵抗層16と、高抵抗層16上に設けられたチャネル層17と、チャネル層17上に設けられたバリア層18と、バリア層18上に設けられたキャップ層19をさらに有することができる。ここで、チャネル層17とバリア層18は、能動層20を形成している。
高抵抗層16は、例えば、C又はFeを含むGaN層とすることができ、チャネル層17は、例えば、C又はFeのいずれかが高抵抗層16よりも少ないGaN層とすることができ、バリア層18は、例えば、AlGaN層とすることができ、キャップ層19は、例えば、GaN層とすることができる。
バッファ層14の詳細な構成を図2に示し、AlN初期層13及びバッファ層14の表面の粗さSaも含む詳細な構成を図3に示す。バッファ層14は、AlGa1−zN(0≦z<1)からなる第1の層(AlGa1−zN層)14aと、第1多層膜(多層膜)15’とが積層されたものとすることができる。第1多層膜15’は、AlGa1−xN(0<x≦1)層14bと、AlGa1−yN(0≦y<x)層14cとが交互に積層されたものとすることができ、複数ペア交互に積層されたものとすることができる。また、図2で示すように、第1多層膜15’上に挿入層14dと第2多層膜15とが交互に複数ペア又は単数ペア積層されている(図2では、複数ペア積層されているが、単数ペアであってもよい)。
挿入層14dは、AlαGa1−αN(0≦α<1)層とすることができ、第2の多層膜15はAlGa1−xN(0<x≦1)層14bとAlGa1−yN(0≦y<x)層14cとが交互に積層されたものとすることができる。
電子デバイス用エピタキシャル基板10は、AlN初期層13のバッファ層14側の表面の粗さSaを4nm以上とすることで、AlN初期層13の上に形成されるバッファ層14の構造のVピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
この場合、電子デバイス用エピタキシャル基板10において、AlN初期層13表面の粗さSaが8nm以下であることが好ましい。
このようにAlN初期層13のバッファ層14側の表面の粗さSaが4nm以上8nm以下であれば、AlN初期層13の上に形成されるバッファ層14の構造のVピットを確実に抑制することができる。
電子デバイス用エピタキシャル基板10において、AlN初期層13と接しているAlGa1−zN(0≦z<1)からなる第1の層14aのAlN初期層13と反対側の表面の粗さSaが、0.6nm以下であることが好ましい。
このように第1の層14aのAlN初期層13と反対側の表面の粗さSaが0.6nm以下であれば、電子デバイスを作製したときの縦方向リーク電流特性を効果的に改善することができる。
電子デバイス用エピタキシャル基板10において、第1の層14aと接している第1多層膜15’のAlN初期層13と反対側の表面の粗さSaが、0.3nm以下であることが好ましい。
このように第1多層膜15’の第1の層14aと反対側の表面の粗さSaが0.3nm以下であれば、電子デバイスを作製したときの縦方向リーク電流特性をより効果的に改善することができる。
次に、図4を参照しながら、本発明の電子デバイスの実施態様の一例を説明する。
図4の電子デバイス11は、図1の電子デバイス用エピタキシャル基板10のチャネル層17とバリア層18からなる能動層20上のキャップ層19上に、ソース電極26、ドレイン電極28、ゲート電極30を設けたものである。電子デバイス11において、ソース電極26及びドレイン電極28は、ソース電極26から、チャネル層17内に形成された二次元電子ガス層21を介して、ドレイン電極28に電流が流れるように配置されている。ソース電極26とドレイン電極28との間に流れる電流は、ゲート電極30に印加される電位によってコントロールすることができる。なお、ソース電極26、ドレイン電極28は二次元電子ガス層21と低抵抗接続されていればよく、キャップ層19を除去した領域、又は、キャップ層19及びバリア層18を除去した領域に配置してもよい。
このような電子デバイスであれば、AlN初期層の上に形成されるバッファ層構造のVピットを抑制し、縦方向リーク電流特性を改善することができる。
次に、図1−3、5を参照しながら、本発明の電子デバイス用エピタキシャル基板の製造方法の実施態様の一例を説明する。
まず、図5(a)に示すように、厚さ1mm程度のSi系基板12上に、例えば、MOVPE法(有機金属気相成長法)により、AlN初期層13を20〜200nmの厚さでエピタキシャル成長させる。
ここでAlN初期層13の表面の粗さSaを4nm以上、好ましくは4nm以上8nm以下にする。なお、AlN初期層13の表面を粗くするには、成長温度、ガス流量、III族元素/V族元素比を変更することで表面の粗さを調整することができる。
次に、図5(b)に示すように、AlN初期層13上に、例えば、MOVPE法により、バッファ層14をエピタキシャル成長させる。
具体的には、図2に示すように、厚さ100〜500nm程度のAlGa1−zNからなる第1の層14aと、厚さ3〜7nm程度のAlGa1−xN層14bと厚さ2〜5nm程度のAlGa1−yN層14cとが交互に積層された第1多層膜15’とを積層し、第1多層膜15’上にさらに、厚さ100〜500nm程度のAlαGa1−αNからなる挿入層14dと、厚さ3〜7nm程度のAlGa1−xN層14bと厚さ2〜5nm程度のAlGa1−yN層14cとが交互に積層された第1多層膜15と、を交互に積層して、バッファ層14を形成する。ここで、第1の層14aは、第1多層膜15’、第2多層膜15を構成する各層よりも厚く形成する。
このとき、AlN初期層13のバッファ層14側の表面の粗さSaを上記のように大きくしているので、AlN初期層13上に形成される第1の層14aの横方向成長が促進され、第1の層14aによるAlN初期層13の表面の穴埋めが促進され、その結果、第1の層14a成長後の表面が平坦になり(図3を参照)、第1の層14a上の第1多層膜15’の平坦性も向上させることができ(図3を参照)、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
次に、図5(c)に示すように、高抵抗層16、例えば、C又はFeを含むGaN層、続いて、チャネル層17、例えば、高抵抗層16より少なくともC又はFeが少ないGaN層を、例えばMOVPE法によりエピタキシャル成長させる。
次に、バリア層18、例えば、AlGaN層、その上にキャップ層19、例えば、GaN層を、例えばMOVPE法により、エピタキシャル成長させて、図1に示す電子デバイス用エピタキシャル基板10を製造することができる。
上記のような電子デバイス用エピタキシャル基板の製造方法であれば、AlN初期層の上に形成されるバッファ層構造のVピットが抑制され、電子デバイスを作製したときの縦方向リーク電流特性が改善される電子デバイス用エピタキシャル基板を製造することができる。
次に、本発明の電子デバイスの製造方法の実施態様の一例を説明する。
上記で説明したように、図1の電子デバイス用エピタキシャル基板10を製造し、さらに、電子デバイス用エピタキシャル基板10のチャネル層17とバリア層18からなる能動層20上のキャップ層19上に、ソース電極26、ドレイン電極28、ゲート電極30を形成する。ソース電極26及びドレイン電極28は例えば、Ti/Alの積層膜で形成することができ、ゲート電極30は例えば、SiO、SiN等の金属酸化物からなる下層膜と、Ni、Au、Mo、Pt等の金属からなる上層膜の積層膜で形成することができる。このようにして、図4に示す電子デバイス11が得られる。
上記のような電子デバイスの製造方法であれば、AlN初期層の上に形成されるバッファ層構造のVピットが抑制され、縦方向リーク電流特性が改善される電子デバイスを製造することができる。
以下、実験例、実施例、及び、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実験例)
AlN初期層表面の粗さを2nm〜7.5nmの範囲で変えて(6水準作成)、図1に示すような電子デバイス用エピタキシャル基板10を製造した。バッファ層構造のVピット密度(箇所/cm)とAlN初期層表面の粗さSaとの関係を図6に示す。また、縦方向リーク電流とAlN初期層表面の粗さSaとの関係を図7に示す。図6からわかるようにAlN初期層表面の粗さが4nm以上でVピットは無くなり(4nm以下ではVピットはほとんどなくなり、図6上にはプロットがない)、図7からわかるようにAlN初期層上面の粗さが4nm以上で縦方向リーク電流も改善されている。
(実施例)
厚さ1mm程度のシリコン基板上にMOVPE法によりAlN初期層13を160nmの厚さで成長させた。ここで、AlN初期層を成長温度1100℃〜1200℃、例えば、1130℃で形成し、AlN初期層13の表面の粗さSaを4.79nmとした。
次にバッファ層14を成長させた。バッファ層14は厚さ300nmのGaNからなる第1の層14aと、第1多層膜15’とを積層させ、第一多層膜15’上にさらに、厚さ300nmのGaNからなる挿入層14dと、第2多層膜15とを交互に積層させた。第1多層膜15’、第2多層膜15は、厚さ5nmのAlN層14bと厚さ3nmのGaN層14cとを交互に積層した。
次にGaNからなる高炭素濃度層(高抵抗層16)、続いて、同じくGaNからなる低炭素濃度層(チャネル層17)を成長させた。続いて、AlGaNからなるバリア層18、その上にGaN層(キャップ層19)を成長させることで、図1の電子デバイス用エピタキシャル基板10を製造した。
図8にAlN初期層13の表面の写真を示す。また、図3にエピタキシャル成長後のバッファ層14の断面を示す。このようにAlN初期層13の表面は凸凹形状であるが、その上の第1の層14aの表面は平坦になっているのがわかる。
図9に第1の層14a表面の写真を示す。第1の層14a表面の粗さSaは、0.6nm以下になっていた。なお、図9の3つの写真は、異なる3枚のウェーハの写真である。
図10に第1多層膜15’表面の写真を示す。第1多層膜15’表面の粗さSaは、0.3nm以下になっていた。なお、図10の2つの写真は、異なる2枚のウェーハの写真である。
この電子デバイス用エピタキシャル基板に電極を形成し、図4に示す電子デバイス11を製造し、600Vの電圧をかけて縦方向(厚み方向)リーク電流を測定したところ、4×10−9(A)となり、後述する比較例に比べて大幅に縦方向リーク電流を抑制することができた。
(比較例)
実施例と同様にして、電子デバイス用エピタキシャル基板10を製造した。ただし、AlN初期層13を成長温度1240℃で形成し、AlN初期層の表面の粗さSaを2.16nmとし、その他は実施例と同じとした。
図11にAlN初期層13表面の写真を示す。また、図12にエピタキシャル成長後のAlN初期層13及びバッファ層14の断面を示す。このようにAlN初期層13の表面は平らであるが、その上の第1の層14a表面、及び、第1多層膜15’表面は凸凹形状になっているのがわかる。この半導体エピタキシャルウェーハに電極を形成し、図4に示す電子デバイス11を製造し、600Vの電圧をかけて縦方向リーク電流を測定したところ、8.6×10−6(A)となった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。例えば、第1多層膜15’、第2多層膜15はAl組成の傾斜を持たせた単一層であってもよい。又、第2多層膜15又は挿入層14は設けなくてもよい。
10…電子デバイス用エピタキシャル基板、 11…電子デバイス、
12…Si系基板、 13…AlN初期層、 14…バッファ層、
14d…AlαGa1−αN(GaN)挿入層(挿入層)、
14a…第1の層(AlGa1−zN層)、
14b…AlGa1−xN(AlN)層、
14c…AlGa1−yN(GaN)層、 15…第2多層膜、
15’…第1多層膜(多層膜)、 16…高抵抗層、 17…チャネル層、
18…バリア層、 19…キャップ層、 20…能動層、 21…二次元電子ガス層、
26…ソース電極、 28…ドレイン電極、 30…ゲート電極、
100…電子デバイス用エピタキシャル基板、 112…Si基板、
113…AlN初期層、 114…バッファ層、
114d…AlαGa1−αN挿入層、
114a…第1の層(AlGa1−zN層)、
115…第2多層膜、 115’…第1多層膜、 116…高抵抗層、
117…チャネル層、 118…バリア層、 119…キャップ層。
(実験例)
AlN初期層表面の粗さを2nm〜7.5nmの範囲で変えて(6水準作成)、図1に示すような電子デバイス用エピタキシャル基板10を製造した。バッファ層構造のVピット密度(箇所/cm)とAlN初期層表面の粗さSaとの関係を図6に示す。また、縦方向リーク電流とAlN初期層表面の粗さSaとの関係を図7に示す。図6からわかるようにAlN初期層表面の粗さが4nm以上でVピットは無くなり(4nm以ではVピットはほとんどなくなり、図6上にはプロットがない)、図7からわかるようにAlN初期層上面の粗さが4nm以上で縦方向リーク電流も改善されている。

Claims (8)

  1. Si系基板と、該Si系基板上に設けられたAlN初期層と、該AlN初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、
    前記AlN初期層の前記バッファ層側の表面の粗さSaが4nm以上であることを特徴とする電子デバイス用エピタキシャル基板。
  2. 前記AlN初期層表面の前記バッファ層側の粗さSaが8nm以下であることを特徴とする請求項1に記載の電子デバイス用エピタキシャル基板。
  3. 前記バッファ層は、前記AlN初期層に接しているAlGa1−zN(0≦z<1)層を含み、
    前記AlGa1−zN(0≦z<1)層の前記AlN初期層と反対側の表面の粗さSaが0.6nm以下であることを特徴とする請求項1又は請求項2に記載の電子デバイス用エピタキシャル基板。
  4. 前記バッファ層は、前記AlGa1−zN(0≦z<1)層に接し、かつ、AlGa1−xN(0<x≦1)層とAlGa1−yN(0≦y<x)層とが交互に積層された多層膜を含み、
    前記多層膜の前記AlGa1−zN(0≦z<1)層と反対側の表面の粗さSaが0.3nm以下であることを特徴とする請求項3に記載の電子デバイス用エピタキシャル基板。
  5. 前記バッファ層上に設けられたチャネル層と、
    該チャネル層上に設けられたバリア層と、
    該バリア層上に設けられたキャップ層と
    をさらに有することを特徴とする請求項1から請求項4のいずれか一項に記載の電子デバイス用エピタキシャル基板。
  6. 請求項1から請求項5のいずれか一項に記載の電子デバイス用エピタキシャル基板を用いて作製された電子デバイスであって、前記電子デバイス用エピタキシャル基板上に電極が設けられているものであることを特徴とする電子デバイス。
  7. Si系基板上にAlN初期層を形成する工程と、
    前記AlN初期層上にバッファ層を形成する工程と、
    前記バッファ層上にチャネル層を形成する工程と、
    前記チャネル層上にバリア層を形成する工程と、
    前記バリア層上にキャップ層を形成する工程と
    を有し、
    前記AlN初期層の前記バッファ層側の表面の粗さSaを4nm以上とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
  8. Si系基板上にAlN初期層を形成する工程と、
    前記AlN初期層上にバッファ層を形成する工程と、
    前記バッファ層上にチャネル層を形成する工程と、
    前記チャネル層上にバリア層を形成する工程と、
    前記バリア層上にキャップ層を形成する工程と、
    前記キャップ層上に電極を形成する工程と
    を有し、
    前記AlN初期層の前記バッファ層側の表面の粗さSaを4nm以上とすることを特徴とする電子デバイスの製造方法。
JP2015002047A 2015-01-08 2015-01-08 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法 Active JP6261523B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015002047A JP6261523B2 (ja) 2015-01-08 2015-01-08 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
US15/538,500 US10115589B2 (en) 2015-01-08 2015-12-18 Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device
CN201580072647.8A CN107112242B (zh) 2015-01-08 2015-12-18 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
KR1020177018664A KR20170101932A (ko) 2015-01-08 2015-12-18 전자 디바이스용 에피택셜 기판, 전자 디바이스, 전자 디바이스용 에피택셜 기판의 제조 방법, 그리고 전자 디바이스의 제조 방법
PCT/JP2015/006313 WO2016110906A1 (ja) 2015-01-08 2015-12-18 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
TW104144060A TWI624879B (zh) 2015-01-08 2015-12-28 Epitaxial substrate for electronic component, electronic component, method for producing epitaxial substrate for electronic component, and method for manufacturing electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015002047A JP6261523B2 (ja) 2015-01-08 2015-01-08 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2016127223A true JP2016127223A (ja) 2016-07-11
JP2016127223A5 JP2016127223A5 (ja) 2016-09-08
JP6261523B2 JP6261523B2 (ja) 2018-01-17

Family

ID=56355636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015002047A Active JP6261523B2 (ja) 2015-01-08 2015-01-08 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Country Status (6)

Country Link
US (1) US10115589B2 (ja)
JP (1) JP6261523B2 (ja)
KR (1) KR20170101932A (ja)
CN (1) CN107112242B (ja)
TW (1) TWI624879B (ja)
WO (1) WO2016110906A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195241A (ja) * 2015-03-31 2016-11-17 クアーズテック株式会社 窒化物半導体基板
JP2019125737A (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388518B2 (en) 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
US11316041B2 (en) 2017-11-20 2022-04-26 Rohm Co., Ltd. Semiconductor device
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN114080692A (zh) * 2021-04-02 2022-02-22 英诺赛科(苏州)科技有限公司 三族氮基半导体晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2011114267A (ja) * 2009-11-30 2011-06-09 Sanken Electric Co Ltd 半導体装置
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014229781A (ja) * 2013-05-23 2014-12-08 住友電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5378128B2 (ja) 2009-09-18 2013-12-25 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板
CN102959682A (zh) * 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
AU2011289620C1 (en) * 2010-08-07 2014-08-21 Tpk Holding Co., Ltd. Device components with surface-embedded additives and related manufacturing methods
JP6035721B2 (ja) * 2011-09-27 2016-11-30 住友電気工業株式会社 半導体装置の製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
TWI523222B (zh) * 2013-10-14 2016-02-21 國立交通大學 含氮化鎵之半導體結構
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
US9337023B1 (en) * 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2011114267A (ja) * 2009-11-30 2011-06-09 Sanken Electric Co Ltd 半導体装置
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014229781A (ja) * 2013-05-23 2014-12-08 住友電気工業株式会社 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. ABLE, W. WEGSCHEIDER, K. ENGL, J. ZWECK: "Growth of crack-free GaN on Si(1 1 1) with graded AlGaN buffer layers", JOURNAL OF CRYSTAL GROWTH, vol. Volume 276, Issues 3-4, JPN6010044360, 1 April 2005 (2005-04-01), NE, pages 415 - 418, ISSN: 0003421715 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195241A (ja) * 2015-03-31 2016-11-17 クアーズテック株式会社 窒化物半導体基板
JP2019125737A (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板
WO2019142496A1 (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板

Also Published As

Publication number Publication date
TWI624879B (zh) 2018-05-21
KR20170101932A (ko) 2017-09-06
WO2016110906A1 (ja) 2016-07-14
TW201635394A (zh) 2016-10-01
CN107112242B (zh) 2020-11-13
JP6261523B2 (ja) 2018-01-17
CN107112242A (zh) 2017-08-29
US10115589B2 (en) 2018-10-30
US20170352537A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
JP6261523B2 (ja) 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP6473017B2 (ja) 化合物半導体基板
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP7175804B2 (ja) 半導体装置及びその製造方法
JP2008227356A (ja) 半導体装置とその製造方法
JP2005085852A (ja) 半導体電子デバイス
KR102211209B1 (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
JP6770516B2 (ja) 六方格子結晶構造を有するiii−v族半導体層を含んだ半導体構造
JP2010192555A (ja) ショットキバリアダイオードおよびその製造方法
JP4276135B2 (ja) 窒化物半導体成長用基板
JP2004296717A (ja) 窒化物系半導体を含む積層体およびそれを用いた電子素子
US8633514B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP4933513B2 (ja) 窒化物半導体成長用基板
KR101821472B1 (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP6174253B2 (ja) 窒化物系化合物半導体
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
KR101125327B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
JP2005129856A (ja) 半導体電子デバイス
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160722

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160722

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170620

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250