JP2019125737A - 窒化物半導体エピタキシャル基板 - Google Patents

窒化物半導体エピタキシャル基板 Download PDF

Info

Publication number
JP2019125737A
JP2019125737A JP2018006495A JP2018006495A JP2019125737A JP 2019125737 A JP2019125737 A JP 2019125737A JP 2018006495 A JP2018006495 A JP 2018006495A JP 2018006495 A JP2018006495 A JP 2018006495A JP 2019125737 A JP2019125737 A JP 2019125737A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
semiconductor layer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018006495A
Other languages
English (en)
Inventor
好伸 成田
Yoshinobu Narita
好伸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2018006495A priority Critical patent/JP2019125737A/ja
Priority to PCT/JP2018/043406 priority patent/WO2019142496A1/ja
Publication of JP2019125737A publication Critical patent/JP2019125737A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】基板の側への放熱効果を良好なものとすることができる窒化物半導体エピタキシャル基板を提供する。【解決手段】基板と、基板上に形成されたバッファ層と、バッファ層上に形成された窒化物半導体層と、を備える窒化物半導体エピタキシャル基板において、バッファ層は、窒化物半導体層に面する凹凸面を有した核生成層と、基板の側に配された連続膜からなる均熱層と、を含む。【選択図】図１

Description

本発明は、窒化物半導体エピタキシャル基板に関する。
例えば、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に用いられる窒化物半導体エピタキシャル基板として、炭化ケイ素（ＳｉＣ）基板上に、窒化アルミニウム（ＡｌＮ）バッファ層を介して、窒化ガリウム（ＧａＮ）等の窒化物半導体層がエピタキシャル成長されてなるものが知られている（例えば、特許文献１、２参照）。
特開２００８−２５１９６６号公報 特開２０１３−４９２４号公報
しかしながら、従来構成の窒化物半導体エピタキシャル基板では、放熱性が問題となり得る。具体的には、ＡｌＮバッファ層は窒化物半導体層をエピタキシャル成長させる際の核となる凹凸面を有するが、その凹凸に起因して窒化物半導体層の側の熱がＳｉＣ基板の側に伝わり難くなることがあり得る。
本発明は、基板の側への放熱効果を良好なものとすることができる窒化物半導体エピタキシャル基板を提供することを目的とする。
本発明の一態様によれば、
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された窒化物半導体層と、を備え、
前記バッファ層は、
前記窒化物半導体層に面する凹凸面を有した核生成層と、
前記基板の側に配された連続膜からなる均熱層と、
を含む窒化物半導体エピタキシャル基板が提供される。
本発明によれば、基板の側への放熱効果を良好なものとすることができる。
本発明の一実施形態に係る窒化物半導体エピタキシャル基板の概略構成例を模式的に示す説明図である。 本発明の一実施形態に係る窒化物半導体エピタキシャル基板における窒化物半導体層の表面温度と核生成層の凹凸面の表面粗さＲｚとの関係の一具体例を示す説明図である。 本発明の一実施形態に係る窒化物半導体エピタキシャル基板における窒化物半導体層の表面温度と均熱層の膜厚との関係の一具体例を示す説明図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について図面を参照しながら説明する。
（１）窒化物半導体エピタキシャル基板の基本構成
先ず、本実施形態に係る窒化物半導体エピタキシャル基板の基本的な構成例を説明する。
窒化物半導体エピタキシャル基板は、後述するＨＥＭＴ等の半導体装置を製造する際に基体として用いられる基板状の構造体である。半導体装置の基体として用いられることから、以下、窒化物半導体エピタキシャル基板のことを「中間体」または「中間前駆体」ということもある。
図１に示すように、本実施形態に係る中間体１０は、少なくとも、基板１１と、基板１１上に形成されたバッファ層１２と、バッファ層１２上に形成された第一の窒化物半導体層（以下、「第一窒化物半導体層」または「第一層」という。）１３と、第一窒化物半導体層１３上に形成された第二の窒化物半導体層（以下、「第二窒化物半導体層」または「第二層」という。）１４と、を備えて構成されている。
（基板）
基板１１は、バッファ層１２や第一窒化物半導体層１３等を成長させる下地基板として構成されたもので、例えばＳｉＣ基板を用いて構成されている。具体的には、基板１１として、例えば、ポリタイプ４Ｈまたはポリタイプ６Ｈの半絶縁性ＳｉＣ基板が用いられる。４Ｈ、６Ｈの数字はｃ軸方向の繰返し周期を示し、Ｈは六方晶を示す。また、ここでいう「半絶縁性」とは、例えば、比抵抗が１０５Ω・ｃｍ以上である状態をいう。基板１１が半絶縁性を有していれば、後述する半導体装置２０を構成した際に、第一窒化物半導体層１３の側から基板１１への自由電子の拡散を抑制して、リーク電流を抑えることができる。なお、基板１１は、半絶縁性ＳｉＣ基板を用いることが好ましいが、導電性ＳｉＣ基板、サファイア基板、シリコン基板、ＧａＮ基板等であってもよい。
（バッファ層）
バッファ層１２は、例えばＩＩＩ族窒化物半導体であるＡｌＮを主成分として形成されている。バッファ層１２は、主として、基板１１と第一窒化物半導体層１３との格子定数差を緩衝する緩衝層（バッファ層）として機能する。なお、バッファ層１２は、後述するように、第一窒化物半導体層１３の側が、第一窒化物半導体層１３の結晶成長のための核を形成する核生成層として機能するようにもなっている。以下、バッファ層１２のことを「ＡｌＮ層」または「ＡｌＮバッファ層」ということもある。
（第一窒化物半導体層）
第一窒化物半導体層１３は、例えばＩＩＩ族窒化物半導体であるＧａＮを主成分として形成されている。第一窒化物半導体層１３は、一部領域（例えばＡｌＮバッファ層１２の側に位置する領域）が主にＡｌＮバッファ層１２と第一窒化物半導体層１３との格子定数差を緩衝する緩衝層（バッファ層）として機能するとともに、他部領域（例えば第二窒化物半導体層１４の側に位置する領域）が主に電子を走行させるための電子走行層（チャネル層）として機能するようになっている。電子走行層として機能する領域には、第一窒化物半導体層１３と第二窒化物半導体層１４との格子定数差に起因した第二窒化物半導体層１４内のピエゾ効果（結晶が歪むことで電界が生じる効果）によって誘起された二次元電子ガス（２ＤＥＧ：Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が存在することになる。また、電子走行層として機能する領域の表面（第一窒化物半導体層１３の上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。以下、第一窒化物半導体層１３のことを「ＧａＮ層」または「ＧａＮチャネル／バッファ層」ということもある。
（第二窒化物半導体層）
第二窒化物半導体層１４は、ＧａＮチャネル／バッファ層１３を構成するＩＩＩ族窒化物半導体よりも広いバンドギャップと、ＧａＮチャネル／バッファ層１３を構成するＩＩＩ族窒化物半導体の格子定数よりも小さい格子定数とを有するＩＩＩ族窒化物半導体からなり、例えばＡｌｘＧａ１−ｘＮ（ただし、０＜ｘ＜１）を主成分として構成されている。第二窒化物半導体層１４は、ＧａＮチャネル／バッファ層１３の電子走行層に電子を供給する電子供給層として機能するとともに、２ＤＥＧを空間的に閉じ込める障壁層（バリア層）として機能するようになっている。第二窒化物半導体層１４の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。このような構成により、第二窒化物半導体層１４には、自発分極とピエゾ分極とが生じる。その分極作用により、ＧａＮチャネル／バッファ層１３内のヘテロ接合界面付近に高濃度の２ＤＥＧが誘起されることとなる。以下、第二窒化物半導体層１４のことを「ＡｌＧａＮ層」または「ＡｌＧａＮバリア層」ということもある。
（２）半導体装置の基本構成
続いて、上述した構成の中間体１０を用いて構成される半導体装置２０の基本的な構成例を説明する。ここでは、半導体装置２０として、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一つであるＨＥＭＴを例に挙げる。
図１に示すように、本実施形態に係るＨＥＭＴ２０は、上述した構成の中間体１０と、中間体１０におけるＡｌＧａＮバリア層１４上に形成された第三窒化物半導体層２１と、第三窒化物半導体層２１上に形成されたゲート電極２２、ソース電極２３およびドレイン電極２４と、を備えて構成されている。
（第三窒化物半導体層）
第三窒化物半導体層２１は、例えばＩＩＩ族窒化物半導体であるＧａＮを主成分として形成されている。第三窒化物半導体層２１は、例えばＨＥＭＴ２０を構成した際のデバイス特性（閾値電圧の制御性等）を向上させるためにＡｌＧａＮバリア層１４とゲート電極２２との間に介在するものであるが、必ずしも必須構成要素ではなく、これを省いてＨＥＭＴ２０を構成してもよい。以下、第三窒化物半導体層２１のことを「ＧａＮキャップ層」ということもある。
（電極）
ゲート電極２２は、例えばニッケル（Ｎｉ）と金（Ａｕ）との複層構造（Ｎｉ／Ａｕ）からなる。なお、本明細書においてＸ／Ｙの複層構造と記載した場合には、Ｘ、Ｙの順で積層したことを示しているものとする。
ソース電極２３は、ゲート電極２２から所定距離離れた位置に配置され、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との複層構造（Ｔｉ／Ａｌ）からなる。
ドレイン電極２４は、ゲート電極２２を挟んでソース電極２３と反対側にゲート電極２２から所定距離離れた位置に配置され、ソース電極２３と同様に、例えばＴｉとＡｌとの複層構造（Ｔｉ／Ａｌ）からなる。
なお、ソース電極２３およびドレイン電極２４は、Ｔｉ／Ａｌの複層構造上にＮｉ／Ａｕの複層構造が積層されていてもよい。
（３）発明者が得た知見
上述した構成のＨＥＭＴ２０については、放熱性が良好であることが望ましい。例えば、ＨＥＭＴ２０において、ゲート電極２２の近傍で発生した熱は、基板１１まで到達すれば一気に放熱される。そのため、良好な放熱性を得るためには、基板１１に到達するまでの熱伝達の抵抗成分が非常に重要となる。
そこで、ＨＥＭＴ２０における熱伝達の抵抗成分、特にＨＥＭＴ２０を構成する中間体１０における熱伝達の抵抗成分について、本願発明者が検討したところ、ＡｌＮバッファ層１２の表面形状が関係していると推察されることが明らかとなった。具体的には、ＡｌＮバッファ層１２は核生成層として機能するための凹凸面を第一窒化物半導体層１３の側に有しているが、その凹凸面が熱伝達の抵抗成分に影響を及ぼすことがわかった。さらに詳しくは、例えば凹凸面が平坦に近いほうが熱伝達の抵抗成分が小さい傾向にあるといったように、その凹凸面に起因して熱伝達の抵抗成分の大小が変化し得ることがわかった。
その一方で、ＡｌＮバッファ層１２の凹凸面は、その上に形成される第一窒化物半導体層１３の結晶品質に影響を及ぼすことがわかっている。具体的には、凹凸面における凹凸の大きさが小さくなるほど、その上に形成される第一窒化物半導体層１３の結晶品質が悪化する傾向にある。なお、第一窒化物半導体層１３の結晶品質については、第一窒化物半導体層１３の膜厚を大きくすれば結晶品質の悪化が抑制されるが、そのためには結晶成長の成長時間を長くすることになり、中間体１０等の生産性が阻害されてしまう。したがって、第一窒化物半導体層１３の膜厚は、ある程度に抑えることが好ましい。
つまり、熱伝達の抵抗成分と第一窒化物半導体層１３の結晶品質とがトレードオフの関係にあることから、熱伝達の抵抗成分を小さくして放熱性を良好にするために、単にＡｌＮバッファ層１２の凹凸面を平坦に近づくように構成することは、必ずしも適切とは言えない。
この点につき、さらに検討を重ねた結果、本願発明者は、ＡｌＮバッファ層１２が有する凹凸面によって当該ＡｌＮバッファ層１２が面内方向に分断されてしまうと、熱伝達の抵抗成分が大きくなってしまうおそれがあるという知見を得るに至った。換言すると、凹凸面における凹凸の大きさが良好な結晶品質が得られる程度であっても、その凹凸面によって当該ＡｌＮバッファ層１２が面内方向に分断されてしまうことがなければ、熱伝達の抵抗成分を小さくして良好な放熱性を得ることが実現可能となる、という着想を得た。
本発明は、本願発明者が新規に見い出した上述の知見に基づくものである。
（４）本実施形態の特徴的な構成
次に、ＨＥＭＴ２０を構成する中間体１０について、その特徴的な構成を具体的に説明する。本実施形態に係る中間体１０は、ＡｌＮバッファ層１２に大きな特徴がある。
（バッファ層）
ＡｌＮバッファ層１２は、第一窒化物半導体層１３に面する凹凸面１２ａを有した核生成層１２ｂと、基板１１の側に配された連続膜からなる均熱層１２ｃと、を有している。なお、核生成層１２ｂおよび均熱層１２ｃは、いずれも、例えばＡｌＮを主成分として形成されている。
（核生成層）
核生成層１２ｂは、第一窒化物半導体層１３を結晶成長させる際に核を形成するためのもので、第一窒化物半導体層１３に面する凹凸面１２ａを有している。凹凸面１２ａを構成する凸部または凹部の形状は、核を形成し得るものであれば、特に限定されるものではない。
核生成層１２ｂにおける凹凸面１２ａは、その凹凸面１２ａの表面粗さＲｚの値（すなわち、凸部の山高さの最大値と凹部の谷深さの最大値の和）が、例えば、７ｎｍ以上に形成されている。
凹凸面１２ａにおける凹凸の大きさが小さ過ぎると、その上に形成される第一窒化物半導体層１３の結晶品質に悪影響を及ぼし得るが、表面粗さＲｚの値が７ｎｍ以上であれば、第一窒化物半導体層１３の結晶品質に悪影響が及ぶのを抑制することができる。したがって、その凹凸面１２ａの上に対して結晶成長を行えば、詳細を後述するように、例えば欠陥密度が低いといったように、良好な結晶品質の第一窒化物半導体層１３が得られるようになる。
また、凹凸面１２ａにおける凹凸の大きさが小さ過ぎると、第一窒化物半導体層１３における残留不純物濃度が増大する傾向がある。残留不純物濃度が増大すると、核生成層１２ｂと第一窒化物半導体層１３との界面での結晶が低抵抗化し、これによりＨＥＭＴ２０を構成した際に電流がリークし易くなる。ところが、表面粗さＲｚの値が７ｎｍ以上であれば、残留不純物濃度の増大を抑制することができ、ＨＥＭＴ２０を構成した際のリーク電流を低く抑えられるようになる。
また、核生成層１２ｂにおける凹凸面１２ａは、表面粗さＲｚの値が、例えば、２０ｎｍ未満に形成されている。
表面粗さＲｚの値が２０ｎｍ未満となる程度に、核生成層１２ｂの凹凸面１２ａにおける凹凸の大きさが小さければ、当該凹凸が大きい場合に比べて、第一窒化物半導体層１３の側からの熱がＡｌＮバッファ層１２に伝わり易くなる。これは、凹凸が小さいほど、結晶格子が揃っていることになるので、結晶格子間を伝わるエネルギー伝達が生じやすいからと考えられる。つまり、凹凸面１２ａにおける凹凸を小さくすることで、第一窒化物半導体層１３の側から伝わる熱を基板１１の側に良好に伝えることが可能となり、ＡｌＮバッファ層１２を介した基板１１の側への放熱効果を良好にする上で非常に有効なものとなる。
具体的には、第一窒化物半導体層１３の側の熱を、例えば中間体１０における第二窒化物半導体層１４の表面温度によって考えた場合に、その表面温度と核生成層１２ｂの凹凸面１２ａの表面粗さＲｚとは、図２に示すような関係を有している。
例えば、凹凸面１２ａの表面粗さＲｚの値が３０ｎｍ以上といったように、その凹凸面１２ａにおける凹凸の大きさが大きい場合には、第二窒化物半導体層１４の表面温度が１２０℃程度の高温な状態にあるが、表面粗さＲｚの値が小さくなるにつれて、表面温度も下がっている。つまり、凹凸面１２ａの表面粗さＲｚの値が大きいと基板１１の側に熱が伝わり難いが、表面粗さＲｚの値が小さくなるにつれて、第一窒化物半導体層１３の側から基板１１の側へ熱が伝わり易くなっている。
そして、表面粗さＲｚの値が２０ｎｍ未満となる程度に、凹凸面１２ａにおける凹凸の大きさが小さくなると、第二窒化物半導体層１４の表面温度の下降が飽和する傾向にあり、その表面温度が６０〜７０℃程度の低温な状態となる。つまり、表面粗さＲｚの値が２０ｎｍ未満であれば、第一窒化物半導体層１３の側の熱を基板１１の側へ良好に伝えることが可能となっている。
（均熱層）
均熱層１２ｃは、核生成層１２ｂとともにＡｌＮバッファ層１２を構成する層であり、基板１１の側に配された連続膜からなるものである。ここで、連続膜とは、膜が面内に連続的に形成されており、その面内方向に分断された箇所がない膜のことをいう。
このような均熱層１２ｃを有することで、ＡｌＮバッファ層１２は、核生成層１２ｂのみならず連続膜である均熱層１２ｃをも含むことになる。したがって、核生成層１２ｂが凹凸面１２ａを有していても、連続膜である均熱層１２ｃが存在していることから、その凹凸面１２ａによってＡｌＮバッファ層１２が面内方向に分断されてしまうといったことがなく、第一窒化物半導体層１３の側から伝わる熱が連続膜である均熱層１２ｃによって面内方向に拡散されることになり、その熱を基板１１の側に効率的に伝えることが可能となる。つまり、均熱層１２ｃを有することで、ＡｌＮバッファ層１２が面内方向に分断されてしまうことがないので、熱伝達の抵抗成分を小さくして良好な放熱性を得ることが実現可能となる。
均熱層１２ｃは、３ｎｍ以上の膜厚で形成されている。３ｎｍ以上の膜厚であれば、均熱層１２ｃを確実に連続膜とすることができる。また、均熱層１２ｃが３ｎｍ以上の膜厚であれば、例えば核生成層１２ｂが不連続膜であっても、ＡｌＮバッファ層１２の最も薄いところでも３ｎｍ以上の膜厚を有することになるので、基板１１の側への放熱効果を良好にする上で非常に有効なものとなる。
具体的には、第一窒化物半導体層１３の側の熱を、例えば中間体１０における第二窒化物半導体層１４の表面温度によって考えた場合に、その表面温度と均熱層１２ｃの膜厚とは、図３に示すような関係を有している。
例えば、均熱層１２ｃの膜厚が１ｎｍ以下といったように、その膜厚が非常に薄い場合には、第二窒化物半導体層１４の表面温度が１２０℃程度の高温な状態にあるが、均熱層１２ｃの膜厚が厚くなるにつれて、表面温度も下がっている。つまり、均熱層１２ｃの膜厚が薄いと基板１１の側に熱が伝わり難いが、均熱層１２ｃの膜厚が厚くなるにつれて、第一窒化物半導体層１３の側から基板１１の側へ熱が伝わり易くなっている。
そして、均熱層１２ｃの膜厚が３ｎｍ以上（すなわち、確実に連続膜となる厚さ）になると、第二窒化物半導体層１４の表面温度の下降が飽和する傾向にあり、その表面温度が６０〜７０℃程度の低温な状態となる。つまり、均熱層１２ｃの膜厚が３ｎｍ以上であれば、第一窒化物半導体層１３の側の熱を基板１１の側へ良好に伝えることが可能となっている。
なお、均熱層１２ｃの膜厚は、３ｎｍ以上であれば、その値（上限値等）が特に限定されることはなく、核生成層１２ｂと均熱層１２ｃとを有するＡｌＮバッファ層１２の全体で基板１１と第一窒化物半導体層１３との格子定数差を緩衝し得る厚さであればよい。
（第一窒化物半導体層）
以上のようなＡｌＮバッファ層１２の核生成層１２ｂにおける凹凸面１２ａ上に形成される第一窒化物半導体層１３は、０．４μｍ以上２．０μｍ以下の膜厚で形成されていることが好ましい。
第一窒化物半導体層１３については、その膜厚が厚くなるほど、凹凸面１２ａの凹凸の大きさに起因する結晶品質への悪影響を緩和できる一方で、成長時間の長時間化（すなわち生産性の悪化）を招いてしまう。第一窒化物半導体層１３の膜厚を０．４μｍ以上２．０μｍ以下とすれば、結晶品質の悪化抑制と生産性の悪化抑制との両方をバランスよく成立させることが可能となる。すなわち、膜厚を０．４μｍ以上とすることで結晶品質への悪影響を確実に緩和し得るようにしつつ、膜厚を２．０μｍ以下とすることで生産性の悪化抑制を極力抑制することができる。なお、ここでいう結晶品質には、結晶性（欠陥密度等）に関するものと残留不純物濃度（純度）に関するものとの両方を含んでいるものとする。
第一窒化物半導体層１３の結晶性についての指標としては、例えば、Ｘ線ロッキングカーブの半値幅が挙げられる。Ｘ線ロッキングカーブの半値幅は、その測定点におけるＸ線ビームのスポットサイズ（通常は直径１ｍｍ程度）の領域内の、ある特定面方位の結晶の面方位の均一性を示す。そのため、エピタキシャル成長する結晶の成長面のＸ線ロッキングカーブの半値幅は、成長面の面方位の均一性の指標となる。例えば、窒化物半導体結晶の（００２）面のＸ線ロッキングカーブの半値幅は、［００２］方向に成長した窒化物半導体層を構成する多数のミクロな結晶柱の成長方向がＸ線ビームのスポットサイズの領域の中でどれだけ揃っているかを示す指標となり、半値幅が大きいほど結晶柱の成長方向が不揃いであることを示す。
また、例えば、窒化物半導体層中にｎ型導電層を形成する場合、その窒化物半導体層を構成する窒化物半導体結晶を有機金属気相成長法（ＭＯＶＰＥ法）等によりエピタキシャル成長させながらシリコン（Ｓｉ）や酸素（Ｏ）等のｎ型不純物を導入する。このとき、特に、ｎ型不純物として振舞うＯは、窒化物半導体結晶の成長面が（００２）面である場合に取り込まれ難く、その他の面である場合には取り込まれ易い。そのため、（００２）面を成長面として成長させた窒化物半導体結晶を構成するミクロな結晶柱の成長方向の均一性が低いほど、窒化物半導体結晶中へＯが取り込まれ易くなり、その結果としてｎ型不純物の濃度が高くなる。したがって、（００２）面を成長面として成長した窒化物半導体結晶からなる、上面の面方位が（００２）面である窒化物半導体層のＸ線ロッキングカーブの半値幅は、その測定点におけるｎ型導電層中のｎ型不純物濃度の指標にもなる。
ＡｌＮバッファ層１２の核生成層１２ｂにおける凹凸面１２ａの表面粗さＲｚの値が７ｎｍ以上であり、かつ、その上に形成される第一窒化物半導体層１３の膜厚が０．４μｍ以上であれば、その第一窒化物半導体層１３については、（００２）面におけるＸ線ロッキングカーブの半値幅を、面内の全域において３００秒以下にすることが可能となる。Ｘ線ロッキングカーブの半値幅が３００秒以下であれば、第一窒化物半導体層１３を構成する結晶の面方位が均一であると言え、良好な結晶品質が得られていることが明らかである。
（５）窒化物半導体エピタキシャル基板および半導体装置の製造方法
次に、上述した構成の中間体（すなわち、窒化物半導体エピタキシャル基板）１０の製造方法およびＨＥＭＴ（すなわち、半導体装置）２０の製造方法ついて説明する。
（窒化物半導体エピタキシャル基板の製造方法）
先ず、窒化物半導体エピタキシャル基板の一例である中間体１０を製造する場合について説明する。
本実施形態では、例えば、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）装置を用い、以下の手順により、中間体１０を製造する。
（Ｓ１１０：基板用意工程）
中間体１０の製造にあたっては、先ず、基板１１として、例えば、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用意する。
（Ｓ１２０：ＡｌＮ層形成工程）
基板１１を用意したら、ＭＯＶＰＥ装置の処理室内に、用意した基板１１を搬入する。そして、処理室内にキャリアガス（希釈ガス）として水素（Ｈ２）ガス（または、Ｈ２ガスおよび窒素（Ｎ２）ガスの混合ガス）を供給し、基板１１の温度を所定の成長温度（例えば１１００℃以上１３００℃以下）まで上昇させる。基板１１の温度が所定の成長温度となったら、例えば、ＩＩＩ族原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガスと、Ｖ族原料ガスとしてアンモニア（ＮＨ３）ガスとを、それぞれ基板１１に対して供給する。これにより、基板１１上にＡｌＮからなるＡｌＮ層１２を成長させる。
このとき、ＡｌＮ層１２のエピタキシャル成長は、先ず、均熱層１２ｃについて行われ、次いで、核生成層１２ｂについて行われる。
均熱層１２ｃについてのエピタキシャル成長は、連続膜を形成し得る成長条件にて行う。具体的には、基板１１の温度を連続膜の成長に適した成長温度（例えば１２００℃以上１３００℃以下）に調整する。つまり、成長温度を後述する核生成層１２ｂの成膜時よりも高温に調整する。これにより、均熱層１２ｃを連続膜として形成することができる。
そして、所定時間の結晶成長を行って、均熱層１２ｃを３ｎｍ以上の膜厚に成長させたら、続いて、成長条件を変更し、その変更後の成長条件で、核生成層１２ｂをエピタキシャル成長させる。核生成層１２ｂについてのエピタキシャル成長は、凹凸面１２ａを形成し得る成長条件にて行う。具体的には、基板１１の温度を凹凸面１２ａの形成に適した成長温度（例えば１１００℃以上１２００℃以下）に調整する。つまり、成長温度を上述した均熱層１２ｃの成膜時よりも低温に調整する。これにより、表面粗さＲｚの値が７ｎｍ以上であり、また２０ｎｍ未満でもある凹凸面１２ａを有した核生成層１２ｂを形成することができる。
なお、ここでは、変更すべき成長条件として、成長温度を例に挙げたが、必ずしもこれらに限られることはなく、均熱層１２ｃおよび核生成層１２ｂのそれぞれを形成し得るものであれば、他の成長条件（例えば、Ｖ／ＩＩＩ比や成長速度等）であってもよい。具体的には、例えば、均熱層１２ｃについては連続膜を形成し得るようにＶ／ＩＩＩ比を低くする一方で、核生成層１２ｂについては凹凸面１２ａを形成し得るようにＶ／ＩＩＩ比を高くする、といったことが考えられる。また、例えば、均熱層１２ｃについては連続膜を形成し得るように成長速度を遅くする一方で、核生成層１２ｂについては凹凸面１２ａを形成し得るように成長速度を速くする、といったことが考えられる。さらには、成長温度、Ｖ／ＩＩＩ比、成長速度等の成長条件を適宜組み合わせて調整するようにしてもよい。
このような成長条件の変更を経ることで、ＡｌＮ層１２については、３ｎｍ以上の膜厚の連続膜である均熱層１２ｃの上に、凹凸面１２ａの表面粗さＲｚの値が７ｎｍ以上であり、また２０ｎｍ未満でもある核生成層１２ｂが形成されたものとなる。そして、所定の厚さのＡｌＮ層１２の成長が完了したら、ＴＭＡガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
（Ｓ１３０：ＧａＮ層形成工程）
次に、基板１１の温度をＧａＮ層１３の所定の成長温度（例えば１０００℃以上１１００℃以下）に調整する。そして、基板１１の温度が所定の成長温度となったら、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてトリメチルガリウム（ＴＭＧ）ガスを供給する。これにより、ＡｌＮ層１２上に単結晶のＧａＮからなるＧａＮ層１３をエピタキシャル成長させる。
そして、０．４μｍ以上２．０μｍ以下のＧａＮ層１３の成長が完了したら、ＴＭＧガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
（Ｓ１４０：ＡｌＧａＮ層形成工程）
次に、例えば、基板１１の温度を維持したまま、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてＴＭＧガスおよびＴＭＡガスを供給する。これにより、電子走行層１４０上に単結晶のＡｌＧａＮからなるＡｌＧａＮ層１４をエピタキシャル成長させる。
そして、所定の厚さのＡｌＧａＮ層１４の成長が完了したら、ＴＭＧガスおよびＴＭＡガスの供給を停止し、基板１１の温度をＡｌＧａＮ層１４の成長温度から低下させる。なお、このとき、通常は、キャリアガスを停止し、パージガスとしてＮ２ガスを供給するとともに、ＮＨ３ガスの供給を継続する。そして、窒化物半導体エピタキシャル基板１１の温度が５００℃以下となったら、ＮＨ３ガスの供給を停止し、ＭＯＶＰＥ装置の処理室内の雰囲気をＮ２ガスのみへ置換して大気圧に復帰させる。
その後、ＧａＮ層１３およびＡｌＧａＮ層１４を含む中間体１０が搬出可能な温度にまで低下したら、その中間体１０を処理室内から搬出する。
以上により、図１に示す中間体１０（すなわち、窒化物半導体エピタキシャル基板の一例）が製造される。
（半導体装置の製造方法）
続いて、中間体１０を用いて、半導体装置の一例であるＨＥＭＴ２０を製造する場合について説明する。
（Ｓ１５０：ＧａＮ層形成工程）
ＨＥＭＴ２０の製造にあたっては、先ず、中間体１０を用意し、その中間体１０をＭＯＶＰＥ装置の処理室内に搬入する。そして、上述したＧａＮ層形成工程（Ｓ１３０）の場合と同様の処理を行って、中間体１０におけるＡｌＧａＮ層１４の上に単結晶のＧａＮからなるＧａＮキャップ層２１をエピタキシャル成長させる。その後、所定の厚さのＧａＮキャップ層２１の成長が完了したら、ＧａＮキャップ層２１が形成された中間体１０を処理室内から搬出する。なお、このＧａＮキャップ層２１の成長は、上述したＡｌＧａＮ層形成工程（Ｓ１４０）の後に高温状態のまま引き続いて実施してもよい。
（Ｓ１６０：電極形成工程）
次いで、ＧａＮキャップ層２１上にレジスト膜を形成し、平面視でソース電極２３およびドレイン電極２４が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば、電子ビーム蒸着法により、ＧａＮキャップ層２１およびレジスト膜を覆うようにＴｉ／Ａｌの複層構造（またはＴｉ／Ａｌ／Ｎｉ／Ａｕの複層構造）を形成する。その後、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にソース電極２３およびドレイン電極２４を形成し、その全体をＮ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、６５０℃３分間）。これにより、ソース電極２３およびドレイン電極２４のそれぞれをＧａＮキャップ層２１に対してオーミック接合させることができる。
次に、ＧａＮキャップ層２１、ソース電極２３およびドレイン電極２４を覆うようにレジスト膜を形成し、平面視でゲート電極２２が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば電子ビーム蒸着法により、ＧａＮキャップ層２１およびレジスト膜を覆うようにＮｉ／Ａｕの複層構造を形成する。その後、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にゲート電極２２を形成し、その全体をＮ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、４５０℃１０分間）。
以上により、図１に示すＨＥＭＴ２０（すなわち、半導体装置の一例）が製造される。
（６）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）本実施形態においては、ＡｌＮバッファ層１２が、第一窒化物半導体層１３に面する凹凸面１２ａを有した核生成層１２ｂと、基板１１の側に配された連続膜からなる均熱層１２ｃと、を有している。つまり、ＡｌＮバッファ層１２は、核生成層１２ｂのみならず連続膜である均熱層１２ｃをも含むことになる。したがって、核生成層１２ｂが凹凸面１２ａを有していても、連続膜である均熱層１２ｃが存在していることから、その凹凸面１２ａによってＡｌＮバッファ層１２が面内方向に分断されてしまうといったことがなく、第一窒化物半導体層１３の側から伝わる熱が連続膜である均熱層１２ｃによって面内方向に拡散されることになり、その熱を基板１１の側に効率的に伝えることが可能となる。このように、本実施形態によれば、均熱層１２ｃを有することで、ＡｌＮバッファ層１２が面内方向に分断されてしまうことがないので、熱伝達の抵抗成分を小さくして良好な放熱性を得ることが実現可能となり、その結果としてＡｌＮバッファ層１２を介した基板１１の側への放熱効果を良好なものとすることができる。
（ｂ）特に、本実施形態で説明したように、均熱層１２ｃが３ｎｍ以上の膜厚であれば、その均熱層１２ｃを確実に連続膜とすることができる。また、均熱層１２ｃが３ｎｍ以上の膜厚であれば、例えば核生成層１２ｂが不連続膜であっても、ＡｌＮバッファ層１２の最も薄いところでも３ｎｍ以上の膜厚を有することになるので、基板１１の側への放熱効果を良好にする上で非常に有効なものとなる。
（ｃ）また、本実施形態によれば、核生成層１２ｂにおける凹凸面１２ａの表面粗さＲｚの値が２０ｎｍ未満となる程度に、その凹凸面１２ａにおける凹凸の大きさが小さいので、当該凹凸が大きい場合に比べて、第一窒化物半導体層１３の側からの熱がＡｌＮバッファ層１２に伝わり易くなる。これは、凹凸が小さいほど、結晶格子が揃っていることになるので、結晶格子間を伝わるエネルギー伝達が生じやすいからと考えられる。つまり、凹凸面１２ａにおける凹凸を小さくすることで、第一窒化物半導体層１３の側から伝わる熱を基板１１の側に良好に伝えることが可能となり、ＡｌＮバッファ層１２を介した基板１１の側への放熱効果を良好にする上で非常に有効なものとなる。
（ｄ）また、本実施形態によれば、核生成層１２ｂにおける凹凸面１２ａの表面粗さＲｚの値が７ｎｍ以上なので、その上に形成される第一窒化物半導体層１３について、良好な結晶品質が得られるようになる。つまり、凹凸面１２ａにおける凹凸の大きさが小さ過ぎると、その上に形成される第一窒化物半導体層１３の結晶品質に悪影響を及ぼし得るが、表面粗さＲｚの値が７ｎｍ以上であれば、第一窒化物半導体層１３の結晶品質に悪影響が及ぶのを抑制することができる。したがって、例えば、欠陥密度が低く、残留不純物濃度が抑制された、良好な結晶品質の第一窒化物半導体層１３が得られる。
（ｅ）また、本実施形態では、ＡｌＮバッファ層１２の核生成層１２ｂにおける凹凸面１２ａ上に形成される第一窒化物半導体層１３が、０．４μｍ以上２．０μｍ以下の膜厚で形成されている。核生成層１２ｂの凹凸面１２ａ上にエピタキシャル成長されてなる第一窒化物半導体層（ＧａＮ層）１３については、凹凸面１２ａの凹凸の大きさに起因する結晶品質への悪影響を緩和できる一方で、成長時間の長時間化（すなわち生産性の悪化）を招いてしまう。本実施形態によれば、第一窒化物半導体層１３の膜厚を０．４μｍ以上２．０μｍ以下としているので、結晶品質の悪化抑制と生産性の悪化抑制との両方をバランスよく成立させることが可能となる。すなわち、膜厚を０．４μｍ以上とすることで結晶品質への悪影響を確実に緩和し得るようにしつつ、膜厚を２．０μｍ以下とすることで生産性の悪化抑制を極力抑制することができる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述した実施形態では、主として、均熱層１２ｃが３ｎｍ以上の膜厚であり、核生成層１２ｂにおける凹凸面１２ａの表面粗さＲｚの値が７ｎｍ以上であり、また２０ｎｍ未満でもある場合を例に挙げたが、本発明がこれに限定されるものではない。
例えば、均熱層１２ｃの膜厚によっては、第二窒化物半導体層１４の表面温度と核生成層１２ｂの凹凸面１２ａの表面粗さＲｚとの関係が図２とは異なる振舞いを見せ、表面粗さＲｚの値が本実施形態で示した範囲から外れていても、良好な放熱性が得られることがあり得る。これと同様に、例えば、核生成層１２ｂの凹凸面１２ａの表面粗さＲｚの値によっては、第二窒化物半導体層１４の表面温度と均熱層１２ｃの膜厚との関係が図３とは異なる振舞いを見せ、均熱層１２ｃの膜厚が本実施形態で示した範囲から外れていても、良好な放熱性が得られることがあり得る。つまり、均熱層１２ｃの膜厚と核生成層１２ｂの凹凸面１２ａの表面粗さＲｚの値とは、放熱性という観点において互いに影響を及ぼし合っている。そのため、放熱性に関していえば、均熱層１２ｃの膜厚と凹凸面１２ａの表面粗さＲｚの値との組み合わせによっては、これらの数値が本実施形態で示した範囲から外れていても、放熱性を良好なものとし得ることがある。
また、放熱性のみならず、第一窒化物半導体層１３の結晶品質についても、同様のことがいえる。すなわち、凹凸面１２ａの表面粗さＲｚの値が適切に設定されていれば、その表面粗さＲｚの値と均熱層１２ｃの膜厚とがどのような組み合わせであっても、良好な結晶品質と放熱性が得られることがあり得る。
以上のことを踏まえると、いずれかの数値が本実施形態で示した範囲から外れている場合であっても、ＡｌＮバッファ層１２が核生成層１２ｂに加えて連続膜である均熱層１２ｃを含んでさえいれば、良好な結晶品質を維持したまま、良好な放熱性を得ることが実現可能となる。
また、上述した実施形態では、中間体（窒化物半導体エピタキシャル基板）１０が基板１１、ＡｌＮ層（ＡｌＮバッファ層）１２、ＧａＮ層（第一窒化物半導体層）１３およびＡｌＧａＮ層（第二窒化物半導体層）１４が積層されてなる場合を例に挙げたが、本発明がこれに限定されるものではない。本発明に係る窒化物半導体エピタキシャル基板は、少なくとも基板上にバッファ層を介して窒化物半導体層が形成されたものであれば、その窒化物半導体層が単層のものであってもよいし、上述の実施形態では説明しない他の層を有したものであってもよい。
また、上述した実施形態では、第一窒化物半導体層がＧａＮ層１３であり、第二窒化物半導体層がＡｌＧａＮ層１４である場合を例に挙げたが、本発明がこれに限定されるものではない。すなわち、窒化物半導体層は、ＩＩＩ族窒化物半導体の単結晶からなるものであれば、ＧａＮ結晶またはＡｌＧａＮ結晶に限らず、例えば、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等の窒化物結晶、すなわち、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＋ｙ≦１）の組成式で表される窒化物結晶からなるものであってもよい。
また、上述の実施形態では、中間体（窒化物半導体エピタキシャル基板）１０を用いて製造される半導体装置として、ＦＥＴの一つであるＨＥＭＴ２０を例に挙げたが、本発明がこれに限定されることはなく、他の半導体デバイスについても全く同様に適用することが可能である。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
［付記１］
本発明の一態様によれば、
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された窒化物半導体層と、を備え、
前記バッファ層は、
前記窒化物半導体層に面する凹凸面を有した核生成層と、
前記基板の側に配された連続膜からなる均熱層と、
を含む窒化物半導体エピタキシャル基板が提供される。
［付記２］
付記１に記載の窒化物半導体エピタキシャル基板において、好ましくは、
前記均熱層は、３ｎｍ以上の膜厚で形成されている。
［付記３］
付記１または２に記載の窒化物半導体エピタキシャル基板において、好ましくは、
前記核生成層は、前記凹凸面の表面粗さＲｚの値が２０ｎｍ未満に形成されている。
［付記４］
付記３に記載の窒化物半導体エピタキシャル基板において、好ましくは、
前記核生成層は、前記凹凸面の表面粗さＲｚの値が７ｎｍ以上に形成されている。
［付記５］
付記３または４に記載の窒化物半導体エピタキシャル基板において、好ましくは、
前記窒化物半導体層は、前記核生成層の前記凹凸面上に形成された第一層を有しており、
前記第一層は、０．４μｍ以上２．０μｍ以下の膜厚で形成されている。
１０…窒化物半導体エピタキシャル基板（中間体）、１１…基板、１２…バッファ層（ＡｌＮバッファ層）、１２ａ…凹凸面、１２ｂ…核生成層、１２ｃ…均熱層、１３…第一窒化物半導体層（ＧａＮ層、ＧａＮチャネル／バッファ層）、１４…第二窒化物半導体層（ＡｌＧａＮ層、ＡｌＧａＮバリア層）、１５…二次元電子ガス（２ＤＥＧ）、１７…界面近傍領域、２０…半導体装置（ＨＥＭＴ）、２１…第三窒化物半導体層（ＧａＮ層、ＧａＮキャップ層）、２２…ゲート電極、２３…ソース電極、２４…ドレイン電極

Claims (5)

  1. 基板と、
    前記基板上に形成されたバッファ層と、
    前記バッファ層上に形成された窒化物半導体層と、を備え、
    前記バッファ層は、
    前記窒化物半導体層に面する凹凸面を有した核生成層と、
    前記基板の側に配された連続膜からなる均熱層と、
    を含む窒化物半導体エピタキシャル基板。
  2. 前記均熱層は、３ｎｍ以上の膜厚で形成されている
    請求項１に記載の窒化物半導体エピタキシャル基板。
  3. 前記核生成層は、前記凹凸面の表面粗さＲｚの値が２０ｎｍ未満に形成されている
    請求項１または２に記載の窒化物半導体エピタキシャル基板。
  4. 前記核生成層は、前記凹凸面の表面粗さＲｚの値が７ｎｍ以上に形成されている
    請求項３に記載の窒化物半導体エピタキシャル基板。
  5. 前記窒化物半導体層は、前記核生成層の前記凹凸面上に形成された第一層を有しており、
    前記第一層は、０．４μｍ以上２．０μｍ以下の膜厚で形成されている
    請求項３または４に記載の窒化物半導体エピタキシャル基板。
JP2018006495A 2018-01-18 2018-01-18 窒化物半導体エピタキシャル基板 Pending JP2019125737A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018006495A JP2019125737A (ja) 2018-01-18 2018-01-18 窒化物半導体エピタキシャル基板
PCT/JP2018/043406 WO2019142496A1 (ja) 2018-01-18 2018-11-26 窒化物半導体エピタキシャル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018006495A JP2019125737A (ja) 2018-01-18 2018-01-18 窒化物半導体エピタキシャル基板

Publications (1)

Publication Number Publication Date
JP2019125737A true JP2019125737A (ja) 2019-07-25

Family

ID=67302171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018006495A Pending JP2019125737A (ja) 2018-01-18 2018-01-18 窒化物半導体エピタキシャル基板

Country Status (2)

Country Link
JP (1) JP2019125737A (ja)
WO (1) WO2019142496A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112859A (ko) * 2022-01-21 2023-07-28 웨이브로드 주식회사 비발광 3족 질화물 반도체 소자를 제조하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216739B (zh) * 2020-08-25 2022-08-12 西安电子科技大学 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2013012767A (ja) * 2012-08-31 2013-01-17 Fujitsu Ltd 化合物半導体装置、およびその製造方法
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2016029741A (ja) * 2015-11-05 2016-03-03 住友化学株式会社 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法
JP2016127223A (ja) * 2015-01-08 2016-07-11 信越半導体株式会社 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP2016195241A (ja) * 2015-03-31 2016-11-17 クアーズテック株式会社 窒化物半導体基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013012767A (ja) * 2012-08-31 2013-01-17 Fujitsu Ltd 化合物半導体装置、およびその製造方法
JP2016127223A (ja) * 2015-01-08 2016-07-11 信越半導体株式会社 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP2016195241A (ja) * 2015-03-31 2016-11-17 クアーズテック株式会社 窒化物半導体基板
JP2016029741A (ja) * 2015-11-05 2016-03-03 住友化学株式会社 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112859A (ko) * 2022-01-21 2023-07-28 웨이브로드 주식회사 비발광 3족 질화물 반도체 소자를 제조하는 방법
KR102591151B1 (ko) * 2022-01-21 2023-10-19 웨이브로드 주식회사 비발광 3족 질화물 반도체 소자를 제조하는 방법

Also Published As

Publication number Publication date
WO2019142496A1 (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
JP2006332367A (ja) 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2005217049A (ja) 半導体装置
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
WO2006098167A1 (ja) Iii族窒化物半導体素子およびエピタキシャル基板
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2018056591A (ja) 窒化物半導体装置および窒化物半導体基板
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
WO2019142496A1 (ja) 窒化物半導体エピタキシャル基板
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
TWI572036B (zh) Nitride crystal structure
JP5460751B2 (ja) 半導体装置
JP2012256704A (ja) 半導体装置およびその製造方法
JP5399021B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
WO2018234873A1 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP7457053B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP4972879B2 (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板
JP7384580B2 (ja) Ｉｉｉ族窒化物積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607