JP2708863B2 - エピタキシヤルウエハ及びその製造方法 - Google Patents
エピタキシヤルウエハ及びその製造方法Info
- Publication number
- JP2708863B2 JP2708863B2 JP6878189A JP6878189A JP2708863B2 JP 2708863 B2 JP2708863 B2 JP 2708863B2 JP 6878189 A JP6878189 A JP 6878189A JP 6878189 A JP6878189 A JP 6878189A JP 2708863 B2 JP2708863 B2 JP 2708863B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- gaas
- growth temperature
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はエピタキシャルウエハ及びその製造方法に関
し、特にスードモルフィックHEMTに用いられるエピタキ
シャルウエハ及びその製造方法に関する。
し、特にスードモルフィックHEMTに用いられるエピタキ
シャルウエハ及びその製造方法に関する。
（ロ）従来の技術 衛星放送受信システムの需要が高まる中、このシステ
ムの重要部分を占めるHEMT（高電子移動度トランジス
タ）の性能向上に注目が集まっている。GaAs/AlGaAs系H
EMTのゲート長短縮による高性能化だけでなく、最近で
は２次元電子ガスが形成されるチャンネル層をlnyGa1-y
As歪層としたスードモルフィック（pseudomorphic）構
造を用いることによる高性能化が試みられている（A.A.
Ketterson et.al.IEEE Trans.Electron.Dev.,Vol.EDL−
33,pp.564−571,1986参照）。
ムの重要部分を占めるHEMT（高電子移動度トランジス
タ）の性能向上に注目が集まっている。GaAs/AlGaAs系H
EMTのゲート長短縮による高性能化だけでなく、最近で
は２次元電子ガスが形成されるチャンネル層をlnyGa1-y
As歪層としたスードモルフィック（pseudomorphic）構
造を用いることによる高性能化が試みられている（A.A.
Ketterson et.al.IEEE Trans.Electron.Dev.,Vol.EDL−
33,pp.564−571,1986参照）。
第２図はスードモルフィックHEMTに用いる従来のエピ
タキシャルウエハの概略断面図であり、該エピタキシャ
ルウエハは半絶縁性GaAs基板（11）上に分子線エピタキ
シャル技術によりノンドープGaAs層（成長温度500℃、
膜厚１μｍ）（12）、ノンドープInxGa1-xAs層（成長温
度500℃、膜厚150Å、ｘ＝0.2）（13）、ノンドープAly
Ga1-yAs層（成長温度500℃、膜厚20Å、ｙ＝0.2）（1
4）、SiドープAlyGa1-yAs（成長温度500℃、膜厚500
Å、ｙ＝0.2、ｎ＝２×1018／cm3）（15）、及びSiドー
プGaAs層（成長温度500℃、膜厚500Å、ｎ＝2.5×1018
／cm3）（16）を順次成長させることにより完成する。
タキシャルウエハの概略断面図であり、該エピタキシャ
ルウエハは半絶縁性GaAs基板（11）上に分子線エピタキ
シャル技術によりノンドープGaAs層（成長温度500℃、
膜厚１μｍ）（12）、ノンドープInxGa1-xAs層（成長温
度500℃、膜厚150Å、ｘ＝0.2）（13）、ノンドープAly
Ga1-yAs層（成長温度500℃、膜厚20Å、ｙ＝0.2）（1
4）、SiドープAlyGa1-yAs（成長温度500℃、膜厚500
Å、ｙ＝0.2、ｎ＝２×1018／cm3）（15）、及びSiドー
プGaAs層（成長温度500℃、膜厚500Å、ｎ＝2.5×1018
／cm3）（16）を順次成長させることにより完成する。
（ハ）発明が解決しようとする課題 上述のエピタキシャルウエハの製造方法では、ノンド
ープInxGa1-xAs層（13）及びスペーサとなるノンドープ
AlyGa1-yAs層（14）を成長させる場合、基板温度を500
℃付近としている。これは、成長温度を500℃以上にす
ると、Inの優先的蒸発が起こり、該層（13）の組成が変
化するためであるが、500℃近辺で成長させたノンドー
プAlyGa1-yAs層（14）は、結晶性が悪くトラップ等が多
く、スペーサとして適さないばかりかAlGaAs/InGaAsヘ
テロ接合界面の乱れを招来する。
ープInxGa1-xAs層（13）及びスペーサとなるノンドープ
AlyGa1-yAs層（14）を成長させる場合、基板温度を500
℃付近としている。これは、成長温度を500℃以上にす
ると、Inの優先的蒸発が起こり、該層（13）の組成が変
化するためであるが、500℃近辺で成長させたノンドー
プAlyGa1-yAs層（14）は、結晶性が悪くトラップ等が多
く、スペーサとして適さないばかりかAlGaAs/InGaAsヘ
テロ接合界面の乱れを招来する。
（ニ）課題を解決するための手段 本発明は半絶縁性GaAs基板上に、第１のノンドープGa
As層、ノンドープInxGa1-xAs層、第２のノンドープGaAs
層、一導電型のAlyGa1-yAs層、一導電型のGaAs層がこの
順序でエピタキシャル成長により積層されていることを
特徴とするエピタキシャルウエハである。
As層、ノンドープInxGa1-xAs層、第２のノンドープGaAs
層、一導電型のAlyGa1-yAs層、一導電型のGaAs層がこの
順序でエピタキシャル成長により積層されていることを
特徴とするエピタキシャルウエハである。
また、半絶縁性GaAs基板上に第１のノンドープGaAs層
をエピタキシャル成長する工程と、前記第１のノンドー
プGaAs層上に第１の成長温度でノンドープInxGa1-xAs層
をエピタキシャル成長する工程と、前記ノンドープInxG
a1-xAs層上に第２の成長温度で第２のノンドープGaAs層
をエピタキシャル成長する工程と、前記第２のノンドー
プGaAs層上に前記第１、第２の成長温度よりも高い第３
の成長温度で一導電型のAlyGa1-yAs層をエピタキシャル
成長する工程と、前記一導電型のAlyGa1-yAs層上に前記
第１、第２の成長温度よりも高い第４の成長温度で一導
電型のGaAs層をエピタキシャル成長する工程と、を含む
ことを特徴とするエピタキシャルウエハの製造方法であ
る。
をエピタキシャル成長する工程と、前記第１のノンドー
プGaAs層上に第１の成長温度でノンドープInxGa1-xAs層
をエピタキシャル成長する工程と、前記ノンドープInxG
a1-xAs層上に第２の成長温度で第２のノンドープGaAs層
をエピタキシャル成長する工程と、前記第２のノンドー
プGaAs層上に前記第１、第２の成長温度よりも高い第３
の成長温度で一導電型のAlyGa1-yAs層をエピタキシャル
成長する工程と、前記一導電型のAlyGa1-yAs層上に前記
第１、第２の成長温度よりも高い第４の成長温度で一導
電型のGaAs層をエピタキシャル成長する工程と、を含む
ことを特徴とするエピタキシャルウエハの製造方法であ
る。
（ホ）作用 スペーサとして用いるGaAsは成長温度が500℃であっ
ても十分結晶性が良く、トラップ密度も少ない。従っ
て、良好なGaAs/InGaAsヘテロ界面を形成することがで
きる。
ても十分結晶性が良く、トラップ密度も少ない。従っ
て、良好なGaAs/InGaAsヘテロ界面を形成することがで
きる。
また、スペーサとしての第２のGaAs層成長後、ｎ型Al
GaAs層及びｎ型GaAsを500℃よりも高い成長温度で成長
することによって、ｎ型AlGaAs層中のトラップ密度が減
少し、２次元電子供給能力（つまりｎ型AlGaAs層のキャ
リア濃度）の増加及びｎ型AlGaAs層、ｎ型GaAs層の抵抗
値を低減することができる。
GaAs層及びｎ型GaAsを500℃よりも高い成長温度で成長
することによって、ｎ型AlGaAs層中のトラップ密度が減
少し、２次元電子供給能力（つまりｎ型AlGaAs層のキャ
リア濃度）の増加及びｎ型AlGaAs層、ｎ型GaAs層の抵抗
値を低減することができる。
（ヘ）実施例 第１図はスードモルフィックHEMTに用いる本発明の一
実施例のエピタキシャルウエハの概略断面図であり、該
エピタキシャルウエハ半絶縁性GaAs基板（１）上に分子
線エピタキシャル技術によりノンドープGaAs層（成長温
度500℃、膜厚１μｍ）（２）、ノンドープInxGa1-xAs
層（成長温度500℃、膜厚150Å、ｘ＝0.2）（３）、ノ
ンドープGaAs層（成長温度500℃、膜厚20Å）（４）、S
iドープAlyGa1-yAs層（成長温度630℃、膜厚500Å、ｙ
＝0.2、ｎ＝２×1018／cm3（５）、及びSiドープGaAs層
（成長温度630℃、膜厚500Å、ｎ＝2.5×1018／cm
3（６）を順次成長させることにより完成する。
実施例のエピタキシャルウエハの概略断面図であり、該
エピタキシャルウエハ半絶縁性GaAs基板（１）上に分子
線エピタキシャル技術によりノンドープGaAs層（成長温
度500℃、膜厚１μｍ）（２）、ノンドープInxGa1-xAs
層（成長温度500℃、膜厚150Å、ｘ＝0.2）（３）、ノ
ンドープGaAs層（成長温度500℃、膜厚20Å）（４）、S
iドープAlyGa1-yAs層（成長温度630℃、膜厚500Å、ｙ
＝0.2、ｎ＝２×1018／cm3（５）、及びSiドープGaAs層
（成長温度630℃、膜厚500Å、ｎ＝2.5×1018／cm
3（６）を順次成長させることにより完成する。
このエピタキシャルウエハをサンプルＡとする。
また、SiドープAlyGa1-yAs層（５）及びSiドープGaAs
層（６）の成長温度を500℃とする以外は上述のエピタ
キシャルウエハの製造工程と同一の製造工程により完成
するエピタキシャルウエハをサンプルＢとする。
層（６）の成長温度を500℃とする以外は上述のエピタ
キシャルウエハの製造工程と同一の製造工程により完成
するエピタキシャルウエハをサンプルＢとする。
さらに、第２図に示した従来のエピタキシャルウエハ
をサンプルＣとする。
をサンプルＣとする。
これらサンプルＡ、Ｂ、Ｃの評価結果を以下に示す。
サンプルＡ、Ｂ、Ｃの電子移動度の測定を行なうと、 サンプルA:6750cm2/v・ｓ サンプルB:6500cm2/v・ｓ サンプルC:5000cm2/v・ｓ となり、スペーサとしてノンドープGaAs層を用いるこ
とにより電子移動度が大幅に向上すること、及びSiドー
プAlyGa1-yAs層（５）及びSiドープGaAs層（６）の成長
温度は高くすることによりさらに電子移動度が向上する
ことが理解される。
とにより電子移動度が大幅に向上すること、及びSiドー
プAlyGa1-yAs層（５）及びSiドープGaAs層（６）の成長
温度は高くすることによりさらに電子移動度が向上する
ことが理解される。
サンプルＡ、Ｂ、Ｃのシートキャリア濃度の測定を行
なうと、 サンプルA:1.8×1012／cm2 サンプルB:1.55×1012／cm2 サンプルC:1.4×1012／cm2 となり、スペーサとしてノンドープGaAs層を用いるこ
とによりシートキャリア濃度が向上すること、及びSiド
ープAlyGa1-yAs層（５）、SiドープGaAs層（６）の成長
温度を高くすることによりさらにシートキャリア濃度が
向上することが理解される。
なうと、 サンプルA:1.8×1012／cm2 サンプルB:1.55×1012／cm2 サンプルC:1.4×1012／cm2 となり、スペーサとしてノンドープGaAs層を用いるこ
とによりシートキャリア濃度が向上すること、及びSiド
ープAlyGa1-yAs層（５）、SiドープGaAs層（６）の成長
温度を高くすることによりさらにシートキャリア濃度が
向上することが理解される。
サンプルＡ、Ｂ、Ｃを用いて、ゲート長0.5μｍ、ゲ
ート幅200μｍ、ソース・ゲート間隔２μｍのHEMTを作
製し、これらHEMTの動作周波数12GHz、ソース・ドレイ
ン電流10mAにおける高周波特性の測定を行なうと、 サンプルA:最小雑音指数NFmim＝0.9dB サンプルB:最小雑音指数NFmim＝1.0dB サンプルC:最小雑音指数NFmim＝1.3dB となり、スペーサとしてノンドープGaAs層を用いるこ
とによりNFmimが大幅に改善すること、及びSiドープAly
Ga1-yAs層（５）及びSiドープGaAs層（６）の成長温度
を高くすることによりさらにNFmimが改善することが理
解される。
ート幅200μｍ、ソース・ゲート間隔２μｍのHEMTを作
製し、これらHEMTの動作周波数12GHz、ソース・ドレイ
ン電流10mAにおける高周波特性の測定を行なうと、 サンプルA:最小雑音指数NFmim＝0.9dB サンプルB:最小雑音指数NFmim＝1.0dB サンプルC:最小雑音指数NFmim＝1.3dB となり、スペーサとしてノンドープGaAs層を用いるこ
とによりNFmimが大幅に改善すること、及びSiドープAly
Ga1-yAs層（５）及びSiドープGaAs層（６）の成長温度
を高くすることによりさらにNFmimが改善することが理
解される。
尚、本発明を２次元ホールガスが形成されるエピタキ
シャルウエハに適用することができるのは明らかであ
り、この場合、Siに代えてBe等をドープしてAlyGa1-yAs
層（５）、GaAs層（６）をｐ型とすればよい。
シャルウエハに適用することができるのは明らかであ
り、この場合、Siに代えてBe等をドープしてAlyGa1-yAs
層（５）、GaAs層（６）をｐ型とすればよい。
（ト）発明の効果 本発明のエピタキシャルウエハは以上の説明から明ら
かな如く、スペーサとしてノンドープGaAs層を用いるこ
とにより良好なGaAs/InGaAsヘテロ接合界面を形成する
ことができる。
かな如く、スペーサとしてノンドープGaAs層を用いるこ
とにより良好なGaAs/InGaAsヘテロ接合界面を形成する
ことができる。
第１図は本発明の一実施例のエピタキシャルウエハの概
略断面図、第２図は従来のエピタキシャルウエハの概略
断面図である。 （１）…半絶縁性GaAs基板、（２）…ノンドープGaAs
層、（３）…ノンドープInxGa1-xAs層、（４）…ノンド
ープGaAs層、（５）…AlyGa1-yAs層、（６）…ｎ型GaAs
層。
略断面図、第２図は従来のエピタキシャルウエハの概略
断面図である。 （１）…半絶縁性GaAs基板、（２）…ノンドープGaAs
層、（３）…ノンドープInxGa1-xAs層、（４）…ノンド
ープGaAs層、（５）…AlyGa1-yAs層、（６）…ｎ型GaAs
層。
Claims (2)
- 【請求項１】半絶縁性GaAs基板上に、第１のノンドープ
GaAs層、ノンドープInxGa1-xAs層、第２のノンドープGa
As層、一導電型のAlyGa1-yAs層、一導電型のGaAs層がこ
の順序でエピタキシャル成長により積層されていること
を特徴とするエピタキシャルウエハ。 - 【請求項２】半絶縁性GaAs基板上に第１のノンドープGa
As層をエピタキシャル成長する工程と、前記第１のノン
ドープGaAs層上に第１の成長温度でノンドープInxGa1-x
As層をエピタキシャル成長する工程と、前記ノンドープ
InxGa1-xAs層上に第２の成長温度で第２のノンドープGa
As層をエピタキシャル成長する工程と、前記第２のノン
ドープGaAs層上に前記第１、第２の成長温度よりも高い
第３の成長温度で一導電型のAlyGa1-yAs層をエピタキシ
ャル成長する工程と、前記一導電型のAlyGa1-yAs層上に
前記第１、第２の成長温度よりも高い第４の成長温度で
一導電型のGaAs層をエピタキシャル成長する工程と、を
含むことを特徴とするエピタキシャルウエハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6878189A JP2708863B2 (ja) | 1989-03-20 | 1989-03-20 | エピタキシヤルウエハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6878189A JP2708863B2 (ja) | 1989-03-20 | 1989-03-20 | エピタキシヤルウエハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246344A JPH02246344A (ja) | 1990-10-02 |
| JP2708863B2 true JP2708863B2 (ja) | 1998-02-04 |
Family
ID=13383618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6878189A Expired - Fee Related JP2708863B2 (ja) | 1989-03-20 | 1989-03-20 | エピタキシヤルウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708863B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291873B2 (en) | 2002-12-25 | 2007-11-06 | Sumitomo Chemical Company, Limited | High electron mobility epitaxial substrate |
| US7732836B2 (en) | 2002-12-25 | 2010-06-08 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3254823B2 (ja) * | 1993-06-28 | 2002-02-12 | 住友化学工業株式会社 | 半導体エピタキシャル基板およびその製造方法 |
| JP5073968B2 (ja) | 2006-05-31 | 2012-11-14 | 住友化学株式会社 | 化合物半導体エピタキシャル基板およびその製造方法 |
-
1989
- 1989-03-20 JP JP6878189A patent/JP2708863B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291873B2 (en) | 2002-12-25 | 2007-11-06 | Sumitomo Chemical Company, Limited | High electron mobility epitaxial substrate |
| US7732836B2 (en) | 2002-12-25 | 2010-06-08 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02246344A (ja) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6797994B1 (en) | Double recessed transistor | |
| US4827320A (en) | Semiconductor device with strained InGaAs layer | |
| JP2581452B2 (ja) | 電界効果トランジスタ | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| US4558337A (en) | Multiple high electron mobility transistor structures without inverted heterojunctions | |
| Rodwell et al. | 100-340ghz systems: Transistors and applications | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JPH0547798A (ja) | 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ | |
| US5650642A (en) | Field effect semiconductor device | |
| JP2708863B2 (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US4994868A (en) | Heterojunction confined channel FET | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| US4962050A (en) | GaAs FET manufacturing process employing channel confining layers | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| US5753545A (en) | Effective constant doping in a graded compositional alloy | |
| Higuchi et al. | First high performance InAlAs/InGaAs HEMTs on GaAs exceeding that on InP | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| Zhao et al. | Kink-free characteristics of AlSb/InAs high electron mobility transistors with planar Si doping beneath the channel | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH0322541A (ja) | エピタキシャルウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |