JPH0322541A - エピタキシャルウエハ - Google Patents
エピタキシャルウエハInfo
- Publication number
- JPH0322541A JPH0322541A JP15736189A JP15736189A JPH0322541A JP H0322541 A JPH0322541 A JP H0322541A JP 15736189 A JP15736189 A JP 15736189A JP 15736189 A JP15736189 A JP 15736189A JP H0322541 A JPH0322541 A JP H0322541A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- film thickness
- undoped
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 241001538234 Nala Species 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 22
- 239000004020 conductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000029142 excretion Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はエピタキシャルウェハに関し、特にスードモル
フィックＨＥＭＴに用いられるエピタキシャルウェハに
関する。
フィックＨＥＭＴに用いられるエピタキシャルウェハに
関する。
（ロ）従米の技術
衛星放送受信システムの需要が高まる中、このシステム
の重要部分を占めるＨＥＭＴ （高電子移動度トランジ
スタ）の性能向上に注目が集まっている。ＧａＡｓ／Ａ
ｌＧａＡｓ系ＨＥＭＴのゲート長短縮による高性能化だ
けでなく、最近では２次元電子ガスが形威されるチャン
ネル層をＩｎ，Ｃｙ ａ ＋ − ， ．Ａ ｓ歪層と
したスードモルフィック（Ｐｓｅｕｄｏｍｏｒｐｈｉｃ
） ｔｌｉ造を用いることによる高性能化が試みられて
いる（Ａ．Ａ． Ｋｅｔｔｅｒｓｏｎ ｅｔ．ａｌ．Ｉ
ＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃ ｔ ｒｏｎ． Ｄｅ
ｖ． ， Ｖｏｌ． ＥＤＬ−３３， ｐｐ． ５６４
−５７１， １ ９ ８ Ｇ参照）。
の重要部分を占めるＨＥＭＴ （高電子移動度トランジ
スタ）の性能向上に注目が集まっている。ＧａＡｓ／Ａ
ｌＧａＡｓ系ＨＥＭＴのゲート長短縮による高性能化だ
けでなく、最近では２次元電子ガスが形威されるチャン
ネル層をＩｎ，Ｃｙ ａ ＋ − ， ．Ａ ｓ歪層と
したスードモルフィック（Ｐｓｅｕｄｏｍｏｒｐｈｉｃ
） ｔｌｉ造を用いることによる高性能化が試みられて
いる（Ａ．Ａ． Ｋｅｔｔｅｒｓｏｎ ｅｔ．ａｌ．Ｉ
ＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃ ｔ ｒｏｎ． Ｄｅ
ｖ． ， Ｖｏｌ． ＥＤＬ−３３， ｐｐ． ５６４
−５７１， １ ９ ８ Ｇ参照）。
第３図はスードモルフィックＨＥＭＴに用いる第１の従
来技術を示すエピタキシャルウェハの概略断面図であり
、該エピタキシャルウェハは半絶縁性ＧａＡｓ基板（２
１）上に分子線エビタキシャル技術によりノンドープＧ
ａＡｓ層（或長温度６００℃、膜厚１ｐ ｍ ） （２
２）、ノンドープＩ ｎＧａＡｓ層（威長温度５００℃
、膜厚１５０人、Ｉｎ＃Ｊｌ威比は０．１５）（２３）
、ノンドープＡ Ｉ Ｇ ａＡｓ層（戊長温度５００℃
、膜厚２０人、Ａｌ組戒比は０．２）（２４）、Ｓｉド
ープＡｌＧａＡ．．ｓ層（威長温度５００℃、膜Ｉ！Ｊ
．５００Ａ．Ａ忍組戒比は０．２、ｎ ＝ ２ ｘ １
０ ”／ ｃｍ’） （２５）、及び＄１ドープＧａ
Ａｓ層（戒長温度５００℃、膜厚５００人、ｎ ＝ ２
． ５ Ｘ １ ０ ”／ ｃｍ”） （２６）を順
次或長させることにより完或する。
来技術を示すエピタキシャルウェハの概略断面図であり
、該エピタキシャルウェハは半絶縁性ＧａＡｓ基板（２
１）上に分子線エビタキシャル技術によりノンドープＧ
ａＡｓ層（或長温度６００℃、膜厚１ｐ ｍ ） （２
２）、ノンドープＩ ｎＧａＡｓ層（威長温度５００℃
、膜厚１５０人、Ｉｎ＃Ｊｌ威比は０．１５）（２３）
、ノンドープＡ Ｉ Ｇ ａＡｓ層（戊長温度５００℃
、膜厚２０人、Ａｌ組戒比は０．２）（２４）、Ｓｉド
ープＡｌＧａＡ．．ｓ層（威長温度５００℃、膜Ｉ！Ｊ
．５００Ａ．Ａ忍組戒比は０．２、ｎ ＝ ２ ｘ １
０ ”／ ｃｍ’） （２５）、及び＄１ドープＧａ
Ａｓ層（戒長温度５００℃、膜厚５００人、ｎ ＝ ２
． ５ Ｘ １ ０ ”／ ｃｍ”） （２６）を順
次或長させることにより完或する。
また、第４図はスードモルフィックＨ Ｅ Ｍ Ｔに用
いる第２の従米技術を示すエピタキシャルウェハの概略
断面図であり、該エピタキシャルウェハは半絶縁性Ｉｎ
Ｐ基板（３１）上に分子線エビタキシャル技術によりノ
ンドープＩ ｎＡｆｆｉＡｓ層（戊長温度５００℃、膜
厚０．３ｐｍ、Ｉｎ＃１威比は０．５２）（３２）、ノ
ンドープＩｎＧａＡｓ層（戊長温度５００℃、膜厚１５
０人、Ｉ ｎ組戊比は０．６５）（３３）、ノンドープ
Ｉ ｎ Ａ ｌ ．Ａ ｓ層（或長温度５００℃、膜厚
３０人、Ｉｎ！ｆｌ戊比は０．５ ２ ） （３４）、
ＳｉドープＩ ｎＡ君Ａｓ層（戊長温度５００℃、膜厚
３００人．ｎ＝２Ｘ １ ０１１／Ｃｍ３、Ｉ ｎ組戊
比は０．５２）（３５）、ノンドープＩｎＡＩＡｓ層（
戒致温度５００℃、膜厚１００人、１ｎｍ６比は０．５
２）（３６）、ＳｉドープＩｎＧａＡｓ層（成長温度５
００℃、ｌＪ＋！厚５００Ａ、ｎ ＝ ２ Ｘ ｌ Ｏ
”，／ｃｍ’． Ｉ ｎ組戊比は０．５３＞（３７
）を順次戊長させることにより完戊する。
いる第２の従米技術を示すエピタキシャルウェハの概略
断面図であり、該エピタキシャルウェハは半絶縁性Ｉｎ
Ｐ基板（３１）上に分子線エビタキシャル技術によりノ
ンドープＩ ｎＡｆｆｉＡｓ層（戊長温度５００℃、膜
厚０．３ｐｍ、Ｉｎ＃１威比は０．５２）（３２）、ノ
ンドープＩｎＧａＡｓ層（戊長温度５００℃、膜厚１５
０人、Ｉ ｎ組戊比は０．６５）（３３）、ノンドープ
Ｉ ｎ Ａ ｌ ．Ａ ｓ層（或長温度５００℃、膜厚
３０人、Ｉｎ！ｆｌ戊比は０．５ ２ ） （３４）、
ＳｉドープＩ ｎＡ君Ａｓ層（戊長温度５００℃、膜厚
３００人．ｎ＝２Ｘ １ ０１１／Ｃｍ３、Ｉ ｎ組戊
比は０．５２）（３５）、ノンドープＩｎＡＩＡｓ層（
戒致温度５００℃、膜厚１００人、１ｎｍ６比は０．５
２）（３６）、ＳｉドープＩｎＧａＡｓ層（成長温度５
００℃、ｌＪ＋！厚５００Ａ、ｎ ＝ ２ Ｘ ｌ Ｏ
”，／ｃｍ’． Ｉ ｎ組戊比は０．５３＞（３７
）を順次戊長させることにより完戊する。
（ハ）発明が解決しようとする課題
上述の第ｌの従来技術ではノンドープＩ ｎ Ｇ ａＡ
ｓ層（２３）とノンドープＡｌＧａＡｓ層（２４）の格
子定数が異なり、該曖（２３）／層（２４）界面が不整
合な面となる。
ｓ層（２３）とノンドープＡｌＧａＡｓ層（２４）の格
子定数が異なり、該曖（２３）／層（２４）界面が不整
合な面となる。
また、上述の第２の従来技術ではノンドープＩ ｎＧａ
Ａｓ層（３３）とノンドープＩ ｎＡＪ！Ａｓ層（３４
）の格子定数が異なり、該層（３３）／層（３４）界面
が不整合な面となる。
Ａｓ層（３３）とノンドープＩ ｎＡＪ！Ａｓ層（３４
）の格子定数が異なり、該層（３３）／層（３４）界面
が不整合な面となる。
この不整合な面を有するヘテロ界面を電子が走行するの
で、電子移動度が低下するという問題がある。
で、電子移動度が低下するという問題がある。
（二）課趙を解決するための手段
本発明は半絶縁性ＧａＡｓ基板上に、ノンドー３
ブＧａＡｓ層、ノンドープＩ ｎ ｗＧ ａ ，−，Ａ
ｓ層、ノンドープＩ ｎ＊ ＣＡＮ ｙＧａ＋−ｙ）
１−ｙＡＳ層、一導電型のＡｆｉＧａＡｓ層、一導電型
のＧａＡｓ層がこの順序でエビタキシャル成長により積
層されていることを特徴とするエピタキシャルウェハで
ある。
ｓ層、ノンドープＩ ｎ＊ ＣＡＮ ｙＧａ＋−ｙ）
１−ｙＡＳ層、一導電型のＡｆｉＧａＡｓ層、一導電型
のＧａＡｓ層がこの順序でエビタキシャル成長により積
層されていることを特徴とするエピタキシャルウェハで
ある。
また、本発明は半絶縁性１ ｎ Ｐ基板上に、ノンドー
フ” Ｉ ｎ Ａ Ｉ Ａ Ｓ層、ノンドープＩｎ．Ｇ
ａＡｓ層、ノンドープＩｎ．ＡＪ！，−，Ａｓ層、一導
電型のＩ ｎ Ａ Ｉ Ａ ｓ層、ノンドープＩ ｎ
Ａ Ｉ Ａ ｓ層、一導電型のＩｎＧａＡｓ層がこの順
序でエピタキシャル成長により積層されていることを特
徴とするエピタキシャルウェハである。
フ” Ｉ ｎ Ａ Ｉ Ａ Ｓ層、ノンドープＩｎ．Ｇ
ａＡｓ層、ノンドープＩｎ．ＡＪ！，−，Ａｓ層、一導
電型のＩ ｎ Ａ Ｉ Ａ ｓ層、ノンドープＩ ｎ
Ａ Ｉ Ａ ｓ層、一導電型のＩｎＧａＡｓ層がこの順
序でエピタキシャル成長により積層されていることを特
徴とするエピタキシャルウェハである。
（ホ）作用
第１の発明ではノンドープＩ ｎ ．Ｇａ，−，Ａ ｓ
層（３）と格子整合が採れたノンドープＩｎｘ（Ａｌｙ
Ｇ ｍｌ−ｙ＞ ＋−ｙＡ，Ｓ層（４）を用いることに
より該層（３）／層（・１）界面を整合の採れた面とす
ることができる。
層（３）と格子整合が採れたノンドープＩｎｘ（Ａｌｙ
Ｇ ｍｌ−ｙ＞ ＋−ｙＡ，Ｓ層（４）を用いることに
より該層（３）／層（・１）界面を整合の採れた面とす
ることができる。
また、第２の発明ではノンドープＩｎ．Ｇａ４
Ａｓ層（１３）と格子整合が探れたノンドープＩｎ，Ｇ
ａ＋−ｚＡｓ層（１４）を用いることにより該層（１３
）／層（ｌ４）界面を整合の採れた面とすることができ
る。
ａ＋−ｚＡｓ層（１４）を用いることにより該層（１３
）／層（ｌ４）界面を整合の採れた面とすることができ
る。
（へ）実施例
第１図は本発明の第１の実施例のスードモルフィックＨ
ＥＭＴに用いるエピタキシャルウェハの概略断面図であ
り、該エピタキシャルウェハは半絶縁性ＧａＡｓ基板（
１）上に分子線エビタキシャル技術によりノンドープＧ
ａＡｓ層（戊長温度６００℃、膜厚１μｍ）（２）、ノ
ンドープＩ ｎ Ｘ Ｇ ａ ＋ − ｘ Ａｓ層（戊
長温度５００℃、膜厚１ ５ ０Ａ．ｘ＝０．１ ５）
（３）、ノンドープＩｎ，（Ａ ｌ ，Ｇａ＋−ｙ）
＋−，Ａ ｓ層（戒長温度５００℃、膜厚３０人、ｘ＝
０．１ ５、ｙ＝ｏ．ｓ）（４）、ＳｉドープＡ忍Ｇａ
Ａｓ層（威長温度５００℃、膜厚５００人．Ａｌ組戊比
は０．２，ｎ＝２Ｘ１ ０”／ｃｍ’）（５）、及びＳ
ｉドーブＧａＡｓ層（戊長温度５００℃、膜Ｉ！１ ５
０ ０尺．ｎ＝２．５Ｘ１０”／ｃｍ’）（６）を順
次戊長させることにより完威する。
ＥＭＴに用いるエピタキシャルウェハの概略断面図であ
り、該エピタキシャルウェハは半絶縁性ＧａＡｓ基板（
１）上に分子線エビタキシャル技術によりノンドープＧ
ａＡｓ層（戊長温度６００℃、膜厚１μｍ）（２）、ノ
ンドープＩ ｎ Ｘ Ｇ ａ ＋ − ｘ Ａｓ層（戊
長温度５００℃、膜厚１ ５ ０Ａ．ｘ＝０．１ ５）
（３）、ノンドープＩｎ，（Ａ ｌ ，Ｇａ＋−ｙ）
＋−，Ａ ｓ層（戒長温度５００℃、膜厚３０人、ｘ＝
０．１ ５、ｙ＝ｏ．ｓ）（４）、ＳｉドープＡ忍Ｇａ
Ａｓ層（威長温度５００℃、膜厚５００人．Ａｌ組戊比
は０．２，ｎ＝２Ｘ１ ０”／ｃｍ’）（５）、及びＳ
ｉドーブＧａＡｓ層（戊長温度５００℃、膜Ｉ！１ ５
０ ０尺．ｎ＝２．５Ｘ１０”／ｃｍ’）（６）を順
次戊長させることにより完威する。
このエピタキシャルウェハをサンプルＡとする。このサ
ンプルＡのＳ１ドーブＡｌＧａＡｓ層（５）上にショッ
トキ電極を形或した場合の伝導体のバンド構造を第５図
に示す。尚、図中の数字は剖算により求めた伝導体のエ
ネルギ差の概略値である。
ンプルＡのＳ１ドーブＡｌＧａＡｓ層（５）上にショッ
トキ電極を形或した場合の伝導体のバンド構造を第５図
に示す。尚、図中の数字は剖算により求めた伝導体のエ
ネルギ差の概略値である。
また、ノンドープＩ ｎ ．（Ａ ｌ ，Ｇａ＋−ｙ）
＋−，Ａ ｓ層（４）のｙを１とした以外は上述のエ
ピタキシャルウェハのｌ８！Ｉｎ工程と同一の製造工程
により完戊するエピタキシャルウェハをサンプルＢとす
る。
＋−，Ａ ｓ層（４）のｙを１とした以外は上述のエ
ピタキシャルウェハのｌ８！Ｉｎ工程と同一の製造工程
により完戊するエピタキシャルウェハをサンプルＢとす
る。
さらに、第３図に示した従来のエピタキシャルウェハを
サンプルＣとする。
サンプルＣとする。
ここで、サンプルＡ．Ｂ，Ｃの電子移動度の測定を行な
うと、 サンプルＡ：６５００ｃｍ！／ｖ−Ｓ サンプルＢ：６３５０ｃｍ”／ｖ・ｓ サンプルＣ；５７００ｃｍ２／ｖ−Ｓ となり、／ンドープＡＩＧａＡｓ層（２４）に代えてノ
ンドーフ゛Ｉ ｎ ｚ （ Ａ ｌ ｙ Ｇ ａｌ−Ｆ
） ，−Ｊ ｓ層（・１）を用いることにより電子移動
度が大幅に向上することが理解される。
うと、 サンプルＡ：６５００ｃｍ！／ｖ−Ｓ サンプルＢ：６３５０ｃｍ”／ｖ・ｓ サンプルＣ；５７００ｃｍ２／ｖ−Ｓ となり、／ンドープＡＩＧａＡｓ層（２４）に代えてノ
ンドーフ゛Ｉ ｎ ｚ （ Ａ ｌ ｙ Ｇ ａｌ−Ｆ
） ，−Ｊ ｓ層（・１）を用いることにより電子移動
度が大幅に向上することが理解される。
第２図は本発明の第２の実施例のスードモルフィックＨ
Ｅ Ｍ Ｔに用いるエピタキシャルウェハの概略断而
図であり、該エビタキシャルウエノ１は半絶縁性ＴｎＰ
基板（１１）上に分子線エビタキシャル技術によりノン
ドープＩ ｎＡｌＡｓ層（威長温度５００℃、膜厚０．
３μｍ，Ｉｎ組成比は０．５２ ） （１２）、ノンド
ープＩ ｎ ｔ Ｇ ａ ＋ − Ａ ｓ層（或長温度
５００℃、膜厚１５０人、ｚ＝０．６５）（ｌ３）、ノ
ンドープＩ ｎ ，Ａ ｌ ，−，Ａ ｓ層（威長温度
５００℃、膜厚３０人、ｚ−０．６５）（１４）．Ｓｉ
ドープＩ ｎ Ａ Ｉ Ａ ｓ層（戒長温度５００℃、
膜厚３００人、ｎ ＝ ２ Ｘ １ ０ ”／ａｍ”、
Ｉｎ組成比は０．５２）（１５）、ノンドープＩ ｎＡ
Ｊ！Ａｓ層（威長温度５００℃、膜厚１００人、Ｉｎ組
戊比は０．５２）（１６）、ＳｉドープＩ ｎＧａＡｓ
層（戒長温度５００℃、膜厚５００人、ｎ＝２×１０”
／ｃｍ”、ｌｎ＃４１戊比は０．５３）（１７）を順次
戊長させることにより完戒する。
Ｅ Ｍ Ｔに用いるエピタキシャルウェハの概略断而
図であり、該エビタキシャルウエノ１は半絶縁性ＴｎＰ
基板（１１）上に分子線エビタキシャル技術によりノン
ドープＩ ｎＡｌＡｓ層（威長温度５００℃、膜厚０．
３μｍ，Ｉｎ組成比は０．５２ ） （１２）、ノンド
ープＩ ｎ ｔ Ｇ ａ ＋ − Ａ ｓ層（或長温度
５００℃、膜厚１５０人、ｚ＝０．６５）（ｌ３）、ノ
ンドープＩ ｎ ，Ａ ｌ ，−，Ａ ｓ層（威長温度
５００℃、膜厚３０人、ｚ−０．６５）（１４）．Ｓｉ
ドープＩ ｎ Ａ Ｉ Ａ ｓ層（戒長温度５００℃、
膜厚３００人、ｎ ＝ ２ Ｘ １ ０ ”／ａｍ”、
Ｉｎ組成比は０．５２）（１５）、ノンドープＩ ｎＡ
Ｊ！Ａｓ層（威長温度５００℃、膜厚１００人、Ｉｎ組
戊比は０．５２）（１６）、ＳｉドープＩ ｎＧａＡｓ
層（戒長温度５００℃、膜厚５００人、ｎ＝２×１０”
／ｃｍ”、ｌｎ＃４１戊比は０．５３）（１７）を順次
戊長させることにより完戒する。
このエピタキシャルウェハをサンプルＤとす７
る。このサンプルＤのノンドープＩｎＡＩ！ｚＡｓ層（
１６）上にショットキ電極を形威した場合の伝導体のバ
ンド構造を第６図に示す。尚、図中の数字は計算により
求めた伝導体のエネルギ差の概略値である。
１６）上にショットキ電極を形威した場合の伝導体のバ
ンド構造を第６図に示す。尚、図中の数字は計算により
求めた伝導体のエネルギ差の概略値である。
さらに、第４図に示した従来のエピタキシャルウェハを
サンプルＥとする。
サンプルＥとする。
ここで、サンプルＤ，Ｈの電子移動度の測定を行なうと
、 サンプルＤ：］１５００ｃｍ’／ｖ−ｓサンプルＥ：１
０５００ｃｍｔ／ｖ−Ｓとなり、ノンドープＩｎ．Ａｌ
，−，Ａｓ層のＸを０．６５とすることにより電子移動
度が大幅に向上することが理解される。
、 サンプルＤ：］１５００ｃｍ’／ｖ−ｓサンプルＥ：１
０５００ｃｍｔ／ｖ−Ｓとなり、ノンドープＩｎ．Ａｌ
，−，Ａｓ層のＸを０．６５とすることにより電子移動
度が大幅に向上することが理解される。
尚、本発明を２次元ホールガスが形成されるエビタキシ
ャルウェハに適用することができることは明らかであり
、この場合、Ｓ１に代えてＢｅ等をドーブすればよい。
ャルウェハに適用することができることは明らかであり
、この場合、Ｓ１に代えてＢｅ等をドーブすればよい。
（ト）発明の効果
本発明は以上の説明から明らかなように、ヘテ８
口界面に不整合な面が存在することによる電子移動度の
低下はない。
低下はない。
従って、本発明のエピタキシャルウェハをスードモルフ
ィックＨＥＭＴに用いることにより、該Ｈ Ｅ Ｍ Ｔ
の特性を大幅に向上することができる。
ィックＨＥＭＴに用いることにより、該Ｈ Ｅ Ｍ Ｔ
の特性を大幅に向上することができる。
第１図及び第２図は本発明のエピタキシャルウェハの概
略断面図、第３図及び第４図は従米のエビタキシャルウ
ェハの概略断面図、第５図及び第６図は伝導体のバンド
構造を示す図である。 （１）・・・半絶縁性ＧａＡｓ基板、 （２）・・・ノ
ンドープＧａＡｓ層、（３）・・・ノンドープＩｎ．Ｇ
ａ ＋−ｖＡ ｓ層、（４）−・・ノンドープＩｎ．
（Ａｌ，Ｇ ａ １−ｙ） ＋−ｘＡ Ｓ層、（５）−
ＳｉドーブＡ Ｉ Ｇ ａＡｓ層、＜６ ）＝ Ｓ ｉ
ドープＧａＡｓ層、（１１）・・・半絶縁性１ ｎ Ｐ
基板、（１２）・・・ノンドープＩ ｎ Ａ ＩＡｓ層
、（１３＞−ノンドープＩ ｎ ｒ Ｇ ａ ｌ− ｙ
Ａ ｓ層、（１．１）−＝ノンドープＩ ｎ ，Ａ
ｌ ．−，Ａ ｓ層、（１５ ） ・・・ＳｉドーブＩ
ｎ Ａ ｉ Ａ ｓ層、（１６）・・・ノンドープＩ
ｎ Ａ ｌ− Ａ ｓ層、（１７）・Ｓ ｉドーブＩ
ｎ Ｇ ａ Ａ ｓ層。
略断面図、第３図及び第４図は従米のエビタキシャルウ
ェハの概略断面図、第５図及び第６図は伝導体のバンド
構造を示す図である。 （１）・・・半絶縁性ＧａＡｓ基板、 （２）・・・ノ
ンドープＧａＡｓ層、（３）・・・ノンドープＩｎ．Ｇ
ａ ＋−ｖＡ ｓ層、（４）−・・ノンドープＩｎ．
（Ａｌ，Ｇ ａ １−ｙ） ＋−ｘＡ Ｓ層、（５）−
ＳｉドーブＡ Ｉ Ｇ ａＡｓ層、＜６ ）＝ Ｓ ｉ
ドープＧａＡｓ層、（１１）・・・半絶縁性１ ｎ Ｐ
基板、（１２）・・・ノンドープＩ ｎ Ａ ＩＡｓ層
、（１３＞−ノンドープＩ ｎ ｒ Ｇ ａ ｌ− ｙ
Ａ ｓ層、（１．１）−＝ノンドープＩ ｎ ，Ａ
ｌ ．−，Ａ ｓ層、（１５ ） ・・・ＳｉドーブＩ
ｎ Ａ ｉ Ａ ｓ層、（１６）・・・ノンドープＩ
ｎ Ａ ｌ− Ａ ｓ層、（１７）・Ｓ ｉドーブＩ
ｎ Ｇ ａ Ａ ｓ層。
Claims (1)
- 【特許請求の範囲】 １、半絶縁性ＧａＡｓ基板上に、ノンドープＧａＡｓ層
、ノンドープＩｎ＿ｘＧａ＿１＿−＿ｘＡｓ層、ノンド
ープＩｎ＿ｘ（Ａｌ＿ｙＧａ＿１＿−＿ｙ）＿１＿−＿
ｘＡｓ層、一導電型のＡｌＧａＡｓ層、一導電型のＧａ
Ａｓ層がこの順序でエピタキシャル成長により積層され
ていることを特徴とするエピタキシャルウェハ。 ２、半絶縁性ＩｎＰ基板上に、ノンドープＩｎＡｌＡｓ
層、ノンドープＩｎ＿ｚＧａ＿１＿−＿ｚＡｓ層、ノン
ドープＩｎ＿ｚＡｌ＿１＿−＿ｚＡｓ層、一導電型のＩ
ｎＡｌＡｓ層、ノンドープＩｎＡｌＡｓ層、一導電型の
ＩｎＧａＡｓ層がこの順序でエピタキシャル成長により
積層されていることを特徴とするエピタキシャルウェハ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15736189A JPH0322541A (ja) | 1989-06-20 | 1989-06-20 | エピタキシャルウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15736189A JPH0322541A (ja) | 1989-06-20 | 1989-06-20 | エピタキシャルウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322541A true JPH0322541A (ja) | 1991-01-30 |
Family
ID=15647982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15736189A Pending JPH0322541A (ja) | 1989-06-20 | 1989-06-20 | エピタキシャルウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441913A (en) * | 1993-06-28 | 1995-08-15 | Sumitomo Chemical Company, Limited | Process of making a semiconductor epitaxial substrate |
| US6020604A (en) * | 1997-03-13 | 2000-02-01 | Fujitsu Limited | Compound semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH02254731A (ja) * | 1989-03-28 | 1990-10-15 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
-
1989
- 1989-06-20 JP JP15736189A patent/JPH0322541A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH02254731A (ja) * | 1989-03-28 | 1990-10-15 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441913A (en) * | 1993-06-28 | 1995-08-15 | Sumitomo Chemical Company, Limited | Process of making a semiconductor epitaxial substrate |
| US6020604A (en) * | 1997-03-13 | 2000-02-01 | Fujitsu Limited | Compound semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827320A (en) | Semiconductor device with strained InGaAs layer | |
| WO2001061733A2 (en) | Double recessed transistor | |
| WO2004008495A2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| JPH06132318A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| JPS6139582A (ja) | 高電子移動度トランジスタ | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| Kuroda et al. | HEMT with nonalloyed ohmic contacts using n+-InGaAs cap layer | |
| JP3141935B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0322541A (ja) | エピタキシャルウエハ | |
| JP2708863B2 (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| Tu et al. | Properties of selectively doped heterostructure transistors incorporating a superlattice donor layer | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JP2514948B2 (ja) | 半導体装置の製造方法 | |
| JPH03211839A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3020578B2 (ja) | 半導体装置 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP2776825B2 (ja) | 半導体装置 | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| KR950000661B1 (ko) | 금속-반도체 전계효과트랜지스터 및 그 제조방법 |