JPH0322541A - エピタキシャルウエハ - Google Patents
エピタキシャルウエハInfo
- Publication number
- JPH0322541A JPH0322541A JP15736189A JP15736189A JPH0322541A JP H0322541 A JPH0322541 A JP H0322541A JP 15736189 A JP15736189 A JP 15736189A JP 15736189 A JP15736189 A JP 15736189A JP H0322541 A JPH0322541 A JP H0322541A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- film thickness
- undoped
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 241001538234 Nala Species 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 22
- 239000004020 conductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000029142 excretion Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明はエピタキシャルウェハに関し、特にスードモル
フィックHEMTに用いられるエピタキシャルウェハに
関する。
フィックHEMTに用いられるエピタキシャルウェハに
関する。
(ロ)従米の技術
衛星放送受信システムの需要が高まる中、このシステム
の重要部分を占めるHEMT (高電子移動度トランジ
スタ)の性能向上に注目が集まっている。GaAs/A
lGaAs系HEMTのゲート長短縮による高性能化だ
けでなく、最近では2次元電子ガスが形威されるチャン
ネル層をIn,Cy a + − , .A s歪層と
したスードモルフィック(Pseudomorphic
) tli造を用いることによる高性能化が試みられて
いる(A.A. Ketterson et.al.I
EEE Trans. Elec t ron. De
v. , Vol. EDL−33, pp. 564
−571, 1 9 8 G参照)。
の重要部分を占めるHEMT (高電子移動度トランジ
スタ)の性能向上に注目が集まっている。GaAs/A
lGaAs系HEMTのゲート長短縮による高性能化だ
けでなく、最近では2次元電子ガスが形威されるチャン
ネル層をIn,Cy a + − , .A s歪層と
したスードモルフィック(Pseudomorphic
) tli造を用いることによる高性能化が試みられて
いる(A.A. Ketterson et.al.I
EEE Trans. Elec t ron. De
v. , Vol. EDL−33, pp. 564
−571, 1 9 8 G参照)。
第3図はスードモルフィックHEMTに用いる第1の従
来技術を示すエピタキシャルウェハの概略断面図であり
、該エピタキシャルウェハは半絶縁性GaAs基板(2
1)上に分子線エビタキシャル技術によりノンドープG
aAs層(或長温度600℃、膜厚1p m ) (2
2)、ノンドープI nGaAs層(威長温度500℃
、膜厚150人、In#Jl威比は0.15)(23)
、ノンドープA I G aAs層(戊長温度500℃
、膜厚20人、Al組戒比は0.2)(24)、Siド
ープAlGaA..s層(威長温度500℃、膜I!J
.500A.A忍組戒比は0.2、n = 2 x 1
0 ”/ cm’) (25)、及び$1ドープGa
As層(戒長温度500℃、膜厚500人、n = 2
. 5 X 1 0 ”/ cm”) (26)を順
次或長させることにより完或する。
来技術を示すエピタキシャルウェハの概略断面図であり
、該エピタキシャルウェハは半絶縁性GaAs基板(2
1)上に分子線エビタキシャル技術によりノンドープG
aAs層(或長温度600℃、膜厚1p m ) (2
2)、ノンドープI nGaAs層(威長温度500℃
、膜厚150人、In#Jl威比は0.15)(23)
、ノンドープA I G aAs層(戊長温度500℃
、膜厚20人、Al組戒比は0.2)(24)、Siド
ープAlGaA..s層(威長温度500℃、膜I!J
.500A.A忍組戒比は0.2、n = 2 x 1
0 ”/ cm’) (25)、及び$1ドープGa
As層(戒長温度500℃、膜厚500人、n = 2
. 5 X 1 0 ”/ cm”) (26)を順
次或長させることにより完或する。
また、第4図はスードモルフィックH E M Tに用
いる第2の従米技術を示すエピタキシャルウェハの概略
断面図であり、該エピタキシャルウェハは半絶縁性In
P基板(31)上に分子線エビタキシャル技術によりノ
ンドープI nAffiAs層(戊長温度500℃、膜
厚0.3pm、In#1威比は0.52)(32)、ノ
ンドープInGaAs層(戊長温度500℃、膜厚15
0人、I n組戊比は0.65)(33)、ノンドープ
I n A l .A s層(或長温度500℃、膜厚
30人、In!fl戊比は0.5 2 ) (34)、
SiドープI nA君As層(戊長温度500℃、膜厚
300人.n=2X 1 011/Cm3、I n組戊
比は0.52)(35)、ノンドープInAIAs層(
戒致温度500℃、膜厚100人、1nm6比は0.5
2)(36)、SiドープInGaAs層(成長温度5
00℃、lJ+!厚500A、n = 2 X l O
”,/cm’. I n組戊比は0.53>(37
)を順次戊長させることにより完戊する。
いる第2の従米技術を示すエピタキシャルウェハの概略
断面図であり、該エピタキシャルウェハは半絶縁性In
P基板(31)上に分子線エビタキシャル技術によりノ
ンドープI nAffiAs層(戊長温度500℃、膜
厚0.3pm、In#1威比は0.52)(32)、ノ
ンドープInGaAs層(戊長温度500℃、膜厚15
0人、I n組戊比は0.65)(33)、ノンドープ
I n A l .A s層(或長温度500℃、膜厚
30人、In!fl戊比は0.5 2 ) (34)、
SiドープI nA君As層(戊長温度500℃、膜厚
300人.n=2X 1 011/Cm3、I n組戊
比は0.52)(35)、ノンドープInAIAs層(
戒致温度500℃、膜厚100人、1nm6比は0.5
2)(36)、SiドープInGaAs層(成長温度5
00℃、lJ+!厚500A、n = 2 X l O
”,/cm’. I n組戊比は0.53>(37
)を順次戊長させることにより完戊する。
(ハ)発明が解決しようとする課題
上述の第lの従来技術ではノンドープI n G aA
s層(23)とノンドープAlGaAs層(24)の格
子定数が異なり、該曖(23)/層(24)界面が不整
合な面となる。
s層(23)とノンドープAlGaAs層(24)の格
子定数が異なり、該曖(23)/層(24)界面が不整
合な面となる。
また、上述の第2の従来技術ではノンドープI nGa
As層(33)とノンドープI nAJ!As層(34
)の格子定数が異なり、該層(33)/層(34)界面
が不整合な面となる。
As層(33)とノンドープI nAJ!As層(34
)の格子定数が異なり、該層(33)/層(34)界面
が不整合な面となる。
この不整合な面を有するヘテロ界面を電子が走行するの
で、電子移動度が低下するという問題がある。
で、電子移動度が低下するという問題がある。
(二)課趙を解決するための手段
本発明は半絶縁性GaAs基板上に、ノンドー3
ブGaAs層、ノンドープI n wG a ,−,A
s層、ノンドープI n* CAN yGa+−y)
1−yAS層、一導電型のAfiGaAs層、一導電型
のGaAs層がこの順序でエビタキシャル成長により積
層されていることを特徴とするエピタキシャルウェハで
ある。
s層、ノンドープI n* CAN yGa+−y)
1−yAS層、一導電型のAfiGaAs層、一導電型
のGaAs層がこの順序でエビタキシャル成長により積
層されていることを特徴とするエピタキシャルウェハで
ある。
また、本発明は半絶縁性1 n P基板上に、ノンドー
フ” I n A I A S層、ノンドープIn.G
aAs層、ノンドープIn.AJ!,−,As層、一導
電型のI n A I A s層、ノンドープI n
A I A s層、一導電型のInGaAs層がこの順
序でエピタキシャル成長により積層されていることを特
徴とするエピタキシャルウェハである。
フ” I n A I A S層、ノンドープIn.G
aAs層、ノンドープIn.AJ!,−,As層、一導
電型のI n A I A s層、ノンドープI n
A I A s層、一導電型のInGaAs層がこの順
序でエピタキシャル成長により積層されていることを特
徴とするエピタキシャルウェハである。
(ホ)作用
第1の発明ではノンドープI n .Ga,−,A s
層(3)と格子整合が採れたノンドープInx(Aly
G ml−y> +−yA,S層(4)を用いることに
より該層(3)/層(・1)界面を整合の採れた面とす
ることができる。
層(3)と格子整合が採れたノンドープInx(Aly
G ml−y> +−yA,S層(4)を用いることに
より該層(3)/層(・1)界面を整合の採れた面とす
ることができる。
また、第2の発明ではノンドープIn.Ga4
As層(13)と格子整合が探れたノンドープIn,G
a+−zAs層(14)を用いることにより該層(13
)/層(l4)界面を整合の採れた面とすることができ
る。
a+−zAs層(14)を用いることにより該層(13
)/層(l4)界面を整合の採れた面とすることができ
る。
(へ)実施例
第1図は本発明の第1の実施例のスードモルフィックH
EMTに用いるエピタキシャルウェハの概略断面図であ
り、該エピタキシャルウェハは半絶縁性GaAs基板(
1)上に分子線エビタキシャル技術によりノンドープG
aAs層(戊長温度600℃、膜厚1μm)(2)、ノ
ンドープI n X G a + − x As層(戊
長温度500℃、膜厚1 5 0A.x=0.1 5)
(3)、ノンドープIn,(A l ,Ga+−y)
+−,A s層(戒長温度500℃、膜厚30人、x=
0.1 5、y=o.s)(4)、SiドープA忍Ga
As層(威長温度500℃、膜厚500人.Al組戊比
は0.2,n=2X1 0”/cm’)(5)、及びS
iドーブGaAs層(戊長温度500℃、膜I!1 5
0 0尺.n=2.5X10”/cm’)(6)を順
次戊長させることにより完威する。
EMTに用いるエピタキシャルウェハの概略断面図であ
り、該エピタキシャルウェハは半絶縁性GaAs基板(
1)上に分子線エビタキシャル技術によりノンドープG
aAs層(戊長温度600℃、膜厚1μm)(2)、ノ
ンドープI n X G a + − x As層(戊
長温度500℃、膜厚1 5 0A.x=0.1 5)
(3)、ノンドープIn,(A l ,Ga+−y)
+−,A s層(戒長温度500℃、膜厚30人、x=
0.1 5、y=o.s)(4)、SiドープA忍Ga
As層(威長温度500℃、膜厚500人.Al組戊比
は0.2,n=2X1 0”/cm’)(5)、及びS
iドーブGaAs層(戊長温度500℃、膜I!1 5
0 0尺.n=2.5X10”/cm’)(6)を順
次戊長させることにより完威する。
このエピタキシャルウェハをサンプルAとする。このサ
ンプルAのS1ドーブAlGaAs層(5)上にショッ
トキ電極を形或した場合の伝導体のバンド構造を第5図
に示す。尚、図中の数字は剖算により求めた伝導体のエ
ネルギ差の概略値である。
ンプルAのS1ドーブAlGaAs層(5)上にショッ
トキ電極を形或した場合の伝導体のバンド構造を第5図
に示す。尚、図中の数字は剖算により求めた伝導体のエ
ネルギ差の概略値である。
また、ノンドープI n .(A l ,Ga+−y)
+−,A s層(4)のyを1とした以外は上述のエ
ピタキシャルウェハのl8!In工程と同一の製造工程
により完戊するエピタキシャルウェハをサンプルBとす
る。
+−,A s層(4)のyを1とした以外は上述のエ
ピタキシャルウェハのl8!In工程と同一の製造工程
により完戊するエピタキシャルウェハをサンプルBとす
る。
さらに、第3図に示した従来のエピタキシャルウェハを
サンプルCとする。
サンプルCとする。
ここで、サンプルA.B,Cの電子移動度の測定を行な
うと、 サンプルA:6500cm!/v−S サンプルB:6350cm”/v・s サンプルC;5700cm2/v−S となり、/ンドープAIGaAs層(24)に代えてノ
ンドーフ゛I n z ( A l y G al−F
) ,−J s層(・1)を用いることにより電子移動
度が大幅に向上することが理解される。
うと、 サンプルA:6500cm!/v−S サンプルB:6350cm”/v・s サンプルC;5700cm2/v−S となり、/ンドープAIGaAs層(24)に代えてノ
ンドーフ゛I n z ( A l y G al−F
) ,−J s層(・1)を用いることにより電子移動
度が大幅に向上することが理解される。
第2図は本発明の第2の実施例のスードモルフィックH
E M Tに用いるエピタキシャルウェハの概略断而
図であり、該エビタキシャルウエノ1は半絶縁性TnP
基板(11)上に分子線エビタキシャル技術によりノン
ドープI nAlAs層(威長温度500℃、膜厚0.
3μm,In組成比は0.52 ) (12)、ノンド
ープI n t G a + − A s層(或長温度
500℃、膜厚150人、z=0.65)(l3)、ノ
ンドープI n ,A l ,−,A s層(威長温度
500℃、膜厚30人、z−0.65)(14).Si
ドープI n A I A s層(戒長温度500℃、
膜厚300人、n = 2 X 1 0 ”/am”、
In組成比は0.52)(15)、ノンドープI nA
J!As層(威長温度500℃、膜厚100人、In組
戊比は0.52)(16)、SiドープI nGaAs
層(戒長温度500℃、膜厚500人、n=2×10”
/cm”、ln#41戊比は0.53)(17)を順次
戊長させることにより完戒する。
E M Tに用いるエピタキシャルウェハの概略断而
図であり、該エビタキシャルウエノ1は半絶縁性TnP
基板(11)上に分子線エビタキシャル技術によりノン
ドープI nAlAs層(威長温度500℃、膜厚0.
3μm,In組成比は0.52 ) (12)、ノンド
ープI n t G a + − A s層(或長温度
500℃、膜厚150人、z=0.65)(l3)、ノ
ンドープI n ,A l ,−,A s層(威長温度
500℃、膜厚30人、z−0.65)(14).Si
ドープI n A I A s層(戒長温度500℃、
膜厚300人、n = 2 X 1 0 ”/am”、
In組成比は0.52)(15)、ノンドープI nA
J!As層(威長温度500℃、膜厚100人、In組
戊比は0.52)(16)、SiドープI nGaAs
層(戒長温度500℃、膜厚500人、n=2×10”
/cm”、ln#41戊比は0.53)(17)を順次
戊長させることにより完戒する。
このエピタキシャルウェハをサンプルDとす7
る。このサンプルDのノンドープInAI!zAs層(
16)上にショットキ電極を形威した場合の伝導体のバ
ンド構造を第6図に示す。尚、図中の数字は計算により
求めた伝導体のエネルギ差の概略値である。
16)上にショットキ電極を形威した場合の伝導体のバ
ンド構造を第6図に示す。尚、図中の数字は計算により
求めた伝導体のエネルギ差の概略値である。
さらに、第4図に示した従来のエピタキシャルウェハを
サンプルEとする。
サンプルEとする。
ここで、サンプルD,Hの電子移動度の測定を行なうと
、 サンプルD:]1500cm’/v−sサンプルE:1
0500cmt/v−Sとなり、ノンドープIn.Al
,−,As層のXを0.65とすることにより電子移動
度が大幅に向上することが理解される。
、 サンプルD:]1500cm’/v−sサンプルE:1
0500cmt/v−Sとなり、ノンドープIn.Al
,−,As層のXを0.65とすることにより電子移動
度が大幅に向上することが理解される。
尚、本発明を2次元ホールガスが形成されるエビタキシ
ャルウェハに適用することができることは明らかであり
、この場合、S1に代えてBe等をドーブすればよい。
ャルウェハに適用することができることは明らかであり
、この場合、S1に代えてBe等をドーブすればよい。
(ト)発明の効果
本発明は以上の説明から明らかなように、ヘテ8
口界面に不整合な面が存在することによる電子移動度の
低下はない。
低下はない。
従って、本発明のエピタキシャルウェハをスードモルフ
ィックHEMTに用いることにより、該H E M T
の特性を大幅に向上することができる。
ィックHEMTに用いることにより、該H E M T
の特性を大幅に向上することができる。
第1図及び第2図は本発明のエピタキシャルウェハの概
略断面図、第3図及び第4図は従米のエビタキシャルウ
ェハの概略断面図、第5図及び第6図は伝導体のバンド
構造を示す図である。 (1)・・・半絶縁性GaAs基板、 (2)・・・ノ
ンドープGaAs層、(3)・・・ノンドープIn.G
a +−vA s層、(4)−・・ノンドープIn.
(Al,G a 1−y) +−xA S層、(5)−
SiドーブA I G aAs層、<6 )= S i
ドープGaAs層、(11)・・・半絶縁性1 n P
基板、(12)・・・ノンドープI n A IAs層
、(13>−ノンドープI n r G a l− y
A s層、(1.1)−=ノンドープI n ,A
l .−,A s層、(15 ) ・・・SiドーブI
n A i A s層、(16)・・・ノンドープI
n A l− A s層、(17)・S iドーブI
n G a A s層。
略断面図、第3図及び第4図は従米のエビタキシャルウ
ェハの概略断面図、第5図及び第6図は伝導体のバンド
構造を示す図である。 (1)・・・半絶縁性GaAs基板、 (2)・・・ノ
ンドープGaAs層、(3)・・・ノンドープIn.G
a +−vA s層、(4)−・・ノンドープIn.
(Al,G a 1−y) +−xA S層、(5)−
SiドーブA I G aAs層、<6 )= S i
ドープGaAs層、(11)・・・半絶縁性1 n P
基板、(12)・・・ノンドープI n A IAs層
、(13>−ノンドープI n r G a l− y
A s層、(1.1)−=ノンドープI n ,A
l .−,A s層、(15 ) ・・・SiドーブI
n A i A s層、(16)・・・ノンドープI
n A l− A s層、(17)・S iドーブI
n G a A s層。
Claims (1)
- 【特許請求の範囲】 1、半絶縁性GaAs基板上に、ノンドープGaAs層
、ノンドープIn_xGa_1_−_xAs層、ノンド
ープIn_x(Al_yGa_1_−_y)_1_−_
xAs層、一導電型のAlGaAs層、一導電型のGa
As層がこの順序でエピタキシャル成長により積層され
ていることを特徴とするエピタキシャルウェハ。 2、半絶縁性InP基板上に、ノンドープInAlAs
層、ノンドープIn_zGa_1_−_zAs層、ノン
ドープIn_zAl_1_−_zAs層、一導電型のI
nAlAs層、ノンドープInAlAs層、一導電型の
InGaAs層がこの順序でエピタキシャル成長により
積層されていることを特徴とするエピタキシャルウェハ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15736189A JPH0322541A (ja) | 1989-06-20 | 1989-06-20 | エピタキシャルウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15736189A JPH0322541A (ja) | 1989-06-20 | 1989-06-20 | エピタキシャルウエハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0322541A true JPH0322541A (ja) | 1991-01-30 |
Family
ID=15647982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15736189A Pending JPH0322541A (ja) | 1989-06-20 | 1989-06-20 | エピタキシャルウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0322541A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5441913A (en) * | 1993-06-28 | 1995-08-15 | Sumitomo Chemical Company, Limited | Process of making a semiconductor epitaxial substrate |
US6020604A (en) * | 1997-03-13 | 2000-02-01 | Fujitsu Limited | Compound semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
JPH02254731A (ja) * | 1989-03-28 | 1990-10-15 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
-
1989
- 1989-06-20 JP JP15736189A patent/JPH0322541A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
JPH02254731A (ja) * | 1989-03-28 | 1990-10-15 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5441913A (en) * | 1993-06-28 | 1995-08-15 | Sumitomo Chemical Company, Limited | Process of making a semiconductor epitaxial substrate |
US6020604A (en) * | 1997-03-13 | 2000-02-01 | Fujitsu Limited | Compound semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4827320A (en) | Semiconductor device with strained InGaAs layer | |
WO2001061733A2 (en) | Double recessed transistor | |
WO2004008495A2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
JPH06132318A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
JP3376078B2 (ja) | 高電子移動度トランジスタ | |
JPS6139582A (ja) | 高電子移動度トランジスタ | |
US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
Kuroda et al. | HEMT with nonalloyed ohmic contacts using n+-InGaAs cap layer | |
JP3141935B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPH0322541A (ja) | エピタキシャルウエハ | |
JP2708863B2 (ja) | エピタキシヤルウエハ及びその製造方法 | |
JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
Tu et al. | Properties of selectively doped heterostructure transistors incorporating a superlattice donor layer | |
JPH05235055A (ja) | 化合物半導体装置 | |
JP2616634B2 (ja) | 電界効果トランジスタ | |
US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
JP2514948B2 (ja) | 半導体装置の製造方法 | |
JPH03211839A (ja) | 化合物半導体装置及びその製造方法 | |
JP3020578B2 (ja) | 半導体装置 | |
JP2658513B2 (ja) | 電界効果トランジスタ | |
JP2776825B2 (ja) | 半導体装置 | |
JP3122474B2 (ja) | 電界効果トランジスタ | |
KR950000661B1 (ko) | 금속-반도체 전계효과트랜지스터 및 그 제조방법 |