JP2674539B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JP2674539B2
JP2674539B2 JP6335835A JP33583594A JP2674539B2 JP 2674539 B2 JP2674539 B2 JP 2674539B2 JP 6335835 A JP6335835 A JP 6335835A JP 33583594 A JP33583594 A JP 33583594A JP 2674539 B2 JP2674539 B2 JP 2674539B2
Authority
JP
Japan
Prior art keywords
layer
inas
ingaas
composition ratio
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6335835A
Other languages
English (en)
Other versions
JPH08181304A (ja
Inventor
達峰 中山
広信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6335835A priority Critical patent/JP2674539B2/ja
Priority to EP95120139A priority patent/EP0718890B1/en
Priority to DE69517662T priority patent/DE69517662T2/de
Publication of JPH08181304A publication Critical patent/JPH08181304A/ja
Priority to US08/923,067 priority patent/US5801405A/en
Application granted granted Critical
Publication of JP2674539B2 publication Critical patent/JP2674539B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
に関し、特に高い遮断周波数、相互コンダクタンスを示
す、高周波特性に優れた電界効果トランジスタに関す
る。
【０００２】
【従来の技術】従来、ＩｎＰ基板上のＩｎＡｌＡｓ／Ｉ
ｎＧａＡｓ電界効果トランジスタでは、その高周波特性
を向上するために、動作層のＩｎＡｓ組成比を高くする
構造が用いられてきた。その端的な例が動作層としてＩ
ｎＡｓ層を用いた構造である。この構造は、例えばタツ
シ アカザキらによってアイイーイーイー エレクトロ
ン デバイス レターズ（Ｔａｔｓｕｓｈｉ Ａｋａｚ
ａｋｉ ａｌ．ＩＥＥＥＥＬＥＣＴＲＯＮ ＤＥＶＩＣ
Ｅ ＬＥＴＴＥＲＳ １３ ３２５ （１９９２））に
報告されている。
【０００３】前記文献に記載の電界効果トランジスタの
断面構造図を図２に示す。図２に示すように、ＩｎＰ
（１００）ジャスト基板２０１上に、ＩｎＡｌＡｓバッ
ファ層２０２を成長し、その上に動作層としてＩｎＡｓ
組成比０．５３のＩｎＧａＡｓ層２０３、ＩｎＡｓ層２
０４、ＩｎＡｓ組成比０．５３のＩｎＧａＡｓ層２０５
を成長し、更にＩｎＡｌＡｓスペーサー層２０６、ｎ−
ＩｎＡｌＡｓ電子供給層２０７、ＩｎＡｌＡｓショット
キー層２０８、ｎ−ＩｎＡｌＡｓキャップ層２０９、ｎ
−ＩｎＧａＡｓキャップ層２１０を成長させたものであ
る。なお、図２の２１１はソース電極、２１２はゲート
電極、２１３はドレイン電極である。
【０００４】この構造では、動作中にＩｎＡｓ組成比
０．５３のＩｎＧａＡｓ層より、ＩｎＡｌＡｓに対し伝
導帯不連続量の大きいＩｎＡｓ層を含むため、ＩｎＡｓ
組成比０．５３のＩｎＧａＡｓ層のみを動作層とした構
造に比べ、動作中に多くの電子を閉じ込めることができ
る。さらにＩｎＡｓ層は、ＩｎＡｓ組成比０．５３のＩ
ｎＧａＡｓ層よりも高速で電子を輸送できる。そのため
この構造では、ＩｎＡｓ組成比０．５３のみを動作層に
用いた構造よりも高い遮断周波数、相互コンダクタンス
を示し、トランジスタの高周波特性が向上する。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来技術において、ＩｎＡｓ組成比の向上とともにＩｎＰ
基板に対する格子不整合が大きくなり臨界膜厚の制限を
受けるため、良好な結晶性を維持するためにＩｎＡｓ組
成比の高い動作層厚を薄くする必要がある。特に、Ｉｎ
Ａｓ層を用いた場合、従来例のようにＩｎＡｓ層厚を約
４ｎｍと薄くする必要があった。
【０００６】従来例のように約４ｎｍのＩｎＡｓ層を動
作層に用いた場合、電子はＩｎＡｓ層からＩｎＧａＡｓ
層に滲み出してしまい、従来例では優れた電子輸送特性
の期待できるＩｎＡｓ層には動作中の電子の約５０％し
かたまらない。滲み出した電子は、ＩｎＡｓに比べ電子
輸送特性が大幅に劣るＩｎＡｓ組成比０．５３のＩｎＧ
ａＡｓ層に存在するため、ＩｎＡｓ層のもつ優れた電子
輸送特性がトランジスタ特性に反映しにくく、遮断周波
数、相互コンダクタンスの向上も小さかった。
【０００７】本発明の目的は、このような従来の欠点を
除去せしめて、ＩｎＡｓ層から滲み出した電子も、Ｉｎ
Ａｓ組成比０．５３のＩｎＧａＡｓよりも電子輸送特性
に優れた高ＩｎＡｓ組成比ＩｎｘＧａｌ−ｘＡｓ（０．
５５＜ｘ＜ｌ）層、ＩｎｙＧａｌ−ｙＡｓ（０．５５＜
ｙ＜ｌ）層に閉じ込め、従来例に比べ格段に高い遮断周
波数、相互コンダクタンスを示す、高周波特性に優れた
電界効果トランジスタを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、キャリア供給
層と動作層を有するＩｎＰ基板上の電界効果トランジス
タにおいて、動作層が少なくともＩｎＡｓ層と、これを
挟むＩｎＧａＡｓ層の２層を有し、ＩｎＡｓ層が１ｎｍ
以上６ｎｍ以下であり、２層のＩｎＧａＡｓ層の組成比
がＩｎｘＧａ１−ｘＡｓ（０．５５＜ｘ＜１）／ＩｎＡ
ｓ／ＩｎｙＧａ１−ｙＡｓ（０．５５＜ｙ＜１）である
ことを特徴とする電界効果トランジスタである。また、
本発明は、キャリア供給層と動作層を有するＩｎＰ基板
上の電界効果トランジスタにおいて、動作層がＩｎＡｓ
層とこれを挟むＩｎｘＧａ１−ｘＡｓ（０．５５＜ｘ＜
１）、ＩｎｙＧａ１−ｙＡｓ（０．５５＜ｙ＜１）の２
層を有し、更にその両側にＩｎｚＧａ１−ｚＡｓ（０＜
ｚ＜０．５５）、ＩｎｍＧａ１−ｍＡｓ（０＜ｍ＜０．
５５）動作層をあすることを特徴とする上記に記載の電
界効果トランジスタである。
【０００９】
【作用】本発明の作用について説明する。本発明では、
動作層にＩｎｘＧａｌ−ｘＡｓ（０．５５＜ｘ＜ｌ）／
ＩｎＡｓ／ＩｎｙＧａｌ−ｙＡｓ（０．５５＜ｙ＜ｌ）
構造を含んでいる。このように高歪み層であるＩｎＡｓ
層とＩｎＰ基板に格子整合するＩｎＡｓ組成比０．５３
のＩｎＧａＡｓ層の間に、ＩｎＡｓ層より歪みの少ない
第３の層であるＩｎｘＧａｌ−ｘＡｓ（０．５５＜ｘ＜
ｌ）層、ＩｎｙＧａｌ−ｙＡｓ（０．５５＜ｙ＜ｌ）を
挿入した構造を用いることで、上記各層の間のヘテロ界
面は平滑に形成される。平滑なヘテロ界面が形成される
ことで、ヘテロ界面における凹凸に起因する散乱による
電子輸送特性の劣化は抑制される。
【００１０】また、ＩｎＡｓ層に隣接してＩｎＰ基板に
格子整合するＩｎＧａＡｓ層よりも、ＩｎＡｌＡｓ層に
対し伝導帯不連続量の大きいＩｎｘＧａｌ−ｘＡｓ
（０．５５＜ｘ＜ｌ）層、ＩｎｙＧａｌ−ｙＡｓ（０．
５５＜ｙ＜ｌ）層を配することで、ＩｎＡｓ層から滲み
出した電子もＩｎｘＧａｌ−ｘＡｓ（０．５５＜ｘ＜
ｌ）層に閉じ込められる。ＩｎＡｓ層から滲み出した電
子も、ＩｎＰ基板に格子整合するＩｎＡｓ組成比０．５
３のＩｎＧａＡｓ層よりも電子輸送特性に優れたＩｎｘ
Ｇａｌ−ｘＡｓ（０．５５＜ｘ＜ｌ）、ＩｎｙＧａ
ｌ−ｙＡｓ（０．５５＜ｙ＜ｌ）に閉じ込められるた
め、この構造を用いることで高い遮断周波数、相互コン
ダクタンスを示す、高周波特性にすぐれた電界効果トラ
ンジスタが得られた。
【００１１】
【実施例】本発明について、図面を参照して、説明す
る。図１（ａ）は本発明の一つの実施例を示す断面構造
図、図１（ｂ）はこの構造のＩｎＧａＡｓ動作層付近の
伝導帯の変化を示したエネルギーバンド図である。図１
（ａ）に示す電界効果トランジスタは、ＩｎＰ基板１０
１上に、ＩｎＡｌＡｓバッファ層１０２（例えばＩｎＡ
ｓ組成比０．５２、膜厚２００ｎｍ）を成長させる。
【００１２】、その後、ＩｎＧａＡｓ動作層１０３（例
えばＩｎＡｓ組成比０．５３、膜厚９ｎｍ）、ＩｎＧａ
Ａｓ動作層１０４（例えばＩｎＡｓ組成比０．８、膜厚
４ｎｍ）、ＩｎＡｓ動作層１０５（例えば膜厚４ｎ
ｍ）、ＩｎＧａＡｓ動作層１０６（例えばＩｎＡｓ組成
比０．８、膜厚２ｎｍ）、ＩｎＧａＡｓ動作層１０７
（例えばＩｎＡｓ組成比０．５３、膜厚１ｎｍ）、を成
長させる。さらにＩｎＡｌＡｓスペーサー層１０８（例
えばＩｎＡｓ組成比０．５２、膜厚４ｎｍ）、ＩｎＡｌ
Ａｓキャリア供給層１０９（例えばＩｎＡｓ組成比０．
５２、膜厚２０ｎｍ）、ＩｎＡｌＡｓショットキー層１
１０（例えばＩｎＡｓ組成比０．５２、膜厚２０ｎｍ）
を順次成長させ、そして、その上にソース電極１１１、
ゲート電極１１２、ドレイン電極１１３の各電極を形成
して作製される。
【００１３】ただし、ＩｎＡｌＡｓキャリア供給層１０
９には、例えば３×１０１８ｃｍ−３の濃度でＳｉを添
加する。図１（ｂ）に示す、エネルギーバンド図は、こ
の構造のＩｎＧａＡｓ動作層付近の伝導帯の変化を示し
たもので、横軸は図１（ａ）に示す構造の各層の厚さ、
縦軸は伝導帯エネルギーである。この図１（ｂ）は、Ｉ
ｎ０．８Ｇａ０．２Ａｓ動作層１０４、ＩｎＡｓ動作層
１０５、Ｉｎ０．８Ｇａ０．２Ａｓ動作層１０６の伝導
帯がフェルミレベル１１４よりも低く、フェルミレベル
より伝導帯が高い層、例えばＩｎ０．５３Ｇａ０．４７
Ａｓ１０３よりも格段に高い確率で電子を閉じ込めるこ
とができることを表しており、高い電子輸送特性の期待
される高ＩｎＡｓ組成層１０４、１０５、１０６に動作
層中の電子の大部分を閉じ込めることができることが解
る。
【００１４】このような構造とすることで、動作層のう
ち高ＩｎＡｓ組織層ＩｎＧａＡｓ動作層１０４（ＩｎＡ
ｓ組成比０．８、膜厚４ｎｍ）／ＩｎＡｓ層１０５（膜
厚４ｎｍ）／ＩｎＧａＡｓ層１０６（ＩｎＡｓ組成比
０．８、膜厚２ｎｍ）に、電子の約９０％が閉じ込めら
れるため、高ＩｎＡｓ組織層のもつ高い電子輸送特性が
反映し、高い遮断周波数、相互コンダクタンスを示す、
優れた高周波特性をもつ電界効果トランジスタが得られ
る。
【００１５】なお、上記実施例では、動作層のうち高Ｉ
ｎＡｓ組織層をＩｎＧａＡｓ層１０４（ＩｎＡｓ組成比
０．８、膜厚４ｎｍ）／ＩｎＡｓ層１０５（膜厚４ｎ
ｍ）／ＩｎＧａＡｓ層１０６（ＩｎＡｓ組成比０．８、
膜厚２ｎｍ）としたが、ＩｎＧａＡｓ層１０４及びＩｎ
ＧａＡｓ層１０６の、ＩｎＡｓ組成比は、各々０．５５
より高く、１より低い範囲で変化させることが可能であ
る。すなわち、電界効果トランジスタにおいて、その動
作層がＩｎＡｓ層とこれを挟むＩｎＧａＡｓ層の組成比
が、ＩｎｘＧａｌ−ｘＡｓ（０．５５＜ｘ＜ｌ）／Ｉｎ
Ａｓ／ＩｎｙＧａｌ−ｙＡｓ（０．５５＜ｙ＜ｌ）であ
ることによって、ＩｎＡｓ層から滲み出した電子も、電
子輸送特性に優れた高ＩｎＡｓ組成比の層に閉じ込め、
高い遮断周波数、相互コンダクタンスを示すものであ
る。ただし、ＩｎＡｓ組成比が０．５５もしくは１に近
いとき、ヘテロ界面における歪みエネルギーの差が大き
くなり、ヘテロ界面に凹凸が発生し、電子輸送特性に悪
影響を及ぼすため、ＩｎＡｓ層と接するＩｎＧａＡｓ層
のＩｎＡｓ組成比は０．６５以上０．８５以下が好まし
い。
【００１６】同様に、上記実施例では、ＩｎＧａＡｓ層
１０４、ＩｎＧａＡｓ層１０６の膜厚を各々４ｎｍ、２
ｎｍとしたが、ＩｎＧａＡｓ層１０４は転位が発生しな
い範囲内で任意の膜厚とすることができる。ＩｎＧａＡ
ｓ層１０６は、１ｎｍから６ｎｍの範囲で変化させるこ
とができる。ただし、ＩｎＧａＡｓ層１０４の膜厚が厚
くなるにつれ、高ＩｎＡｓ組織層全体の歪みエネルギー
が増加し転位による結晶性の劣化がおこるため、好まし
くは２ｎｍ以上６ｎｍ以下である。同様に、ＩｎＧａＡ
ｓ層１０６についても、膜厚が厚くなるについれ電子の
分布がゲート電極から遠ざかり、高周波特性の向上を妨
げるため、好ましくは１ｎｍ以上４ｎｍ以下である。こ
のように上記実施例ではＩｎＡｓ層厚を４ｎｍとした
が、ＩｎＡｓ層厚は１ｎｍ以上６ｎｍ以下の範囲で変化
させることができる。通常各層と層の間のヘテロ界面に
は１分子層（約０．３ｎｍ）程度のステップが存在する
が、本発明の効果を有効に示すためには、ステップを含
まないＩｎＡｓ層が最低１分子層以上存在する必要が有
る。そのため、ＩｎＡｓ層が他の層と形成する２つのヘ
テロ界面における１分子層のステップ分と合わせて、合
計３分子層すなわち１ｎｍ以上必要となる。また、上限
に関しては、ＩｎＡｓ層が厚くなるにつれ歪エネルギー
が増加し転位が発生するなど結晶性が劣化するため６ｎ
ｍ以下とすることが好ましい。
【００１７】上記実施例では、ＩｎＧａＡｓ動作層１０
３（ＩｎＡｓ組成比０．５３、膜厚９ｎｍ）、ＩｎＧａ
Ａｓ動作層１０７（ＩｎＡｓ組成比０．５３、膜厚１ｎ
ｍ）の層を有するもので、動作層がＩｎＡｓ層とこれを
挟むＩｎＧａＡｓ層の２層を有し、さらにその両側にＩ
ｎＧａＡｓ動作層を有するものであるが、ＩｎＧａＡｓ
動作層１０３及びＩｎＧａＡｓ動作層１０７はなくても
よい。
【００１８】また、ＩｎＡｌＡｓバッファ層１０２、Ｉ
ｎＡｌＡｓスペーサー層１０８、ＩｎＡｌＡｓキャリア
供給層１０９、ＩｎＡｌＡｓショットキー層１１０の各
層のＩｎＡｓ組成比についても、各々０から０．５５ま
で変化させることが可能である。また、構成物質を例え
ば、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓ、ＩｎＰなどと
することもできる。
【００１９】さらにドーピング濃度は、所望の濃度とす
ることができる。また、ドーパントについても上記実施
例では、電子をキャリアとしたため、ｎ型ドーパントと
してＳｉを用いたが、他の例えば、Ｓ、Ｓｅなどのｎ型
ドーパントとなるものであればよい。またホールをキャ
リアとして用いる電界効果トランジスタにおいては、例
えばＢｅ、Ｃなどのｐ型ドーパントとなるものを用いる
ことができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
電界効果トランジスタは動作層にＩｎｘＧａｌ−ｘＡｓ
（０．５５＜ｘ＜ｌ）／ＩｎＡｓ／ＩｎｙＧａｌ−ｙＡ
ｓ（０．５５＜ｙ＜ｌ）構造を含むことを特徴とし、高
い電子輸送特性をもつＩｎＡｓ層及びＩｎＡｓ組成比
０．５５以上のＩｎＧａＡｓ層に電子の大部分を蓄積で
き、高い遮断周波数、相互コンダクタンス等、優れた高
周波特性を示すという効果を奏するものである。
【図面の簡単な説明】
【図１】（ａ）は、本発明一つの実施例を示す構造断面
図である。（ｂ）は、（ａ）の構造のＩｎＧａＡｓ動作
層付近の伝導帯の変化を示したエネルギーバンド図であ
る。
【図２】従来例を示す断面構造図である。
【符号の説明】 １０１ ＩｎＰ基板 １０２ ＩｎＡｌＡｓバッファ層 １０３ Ｉｎ０．５３Ｇａ０．４７Ａｓ動作層 １０４ Ｉｎ０．８Ｇａ０．２Ａｓ動作層 １０５ ＩｎＡｓ動作層 １０６ Ｉｎ０．８Ｇａ０．２Ａｓ動作層 １０７ Ｉｎ０．５３Ｇａ０．４７Ａｓ動作層 １０８ ＩｎＡｌＡｓスペーサー層 １０９ ＩｎＡｌＡｓキャリア供給層 １１０ ＩｎＡｌＡｓショットキー層 １１１ ソース電極 １１２ ゲート電極 １１３ ドレイン電極 １１４ フェルミレベル ２０１ ＩｎＰ基板 ２０２ ＩｎＡｌＡｓバッファ層 ２０３ Ｉｎ０．５３Ｇａ０．４７Ａｓ ２０４ ＩｎＡｓ層 ２０５ Ｉｎ０．５３Ｇａ０．４７Ａｓ ２０６ ＩｎＡｌＡｓスペーサー層 ２０７ ｎ−ＩｎＡｌＡｓスペーサー層 ２０８ ＩｎＡｌＡｓショットキー層 ２０９ ｎ−ＩｎＡｌＡｓキャップ層 ２１０ ｎ−ＩｎＧａＡｓキャップ層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 キャリア供給層と動作層を有するＩｎＰ
    基板上の電界効果トランジスタにおいて、動作層が少な
    くともＩｎＡｓ層と、これを挟むＩｎＧａＡｓ層の２層
    を有し、ＩｎＡｓ層が１ｎｍ以上６ｎｍ以下であり、２
    層のＩｎＧａＡｓ層の組成比がＩｎｘＧａ１−ｘＡｓ
    （０．５５＜ｘ＜１）／ＩｎＡｓ／ＩｎｙＧａ１−ｙＡ
    ｓ（０．５５＜ｙ＜１）であることを特徴とする電界効
    果トランジスタ。
  2. 【請求項２】 キャリア供給層と動作層を有するＩｎＰ
    基板上の電界効果トランジスタにおいて、動作層がＩｎ
    Ａｓ層とこれを挟むＩｎｘＧａ１−ｘＡｓ（０．５５＜
    ｘ＜１）、ＩｎｙＧａ１−ｙＡｓ（０．５５＜ｙ＜１）
    の２層を有し、更にその両側にＩｎｚＧａ１−ｚＡｓ
    （０＜ｚ＜０．５５）、ＩｎｍＧａ１−ｍＡｓ（０＜ｍ
    ＜０．５５）動作層をあすることを特徴とする請求項１
    に記載の電界効果トランジスタ。
JP6335835A 1994-12-21 1994-12-21 電界効果トランジスタ Expired - Lifetime JP2674539B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6335835A JP2674539B2 (ja) 1994-12-21 1994-12-21 電界効果トランジスタ
EP95120139A EP0718890B1 (en) 1994-12-21 1995-12-20 Field effect transistor
DE69517662T DE69517662T2 (de) 1994-12-21 1995-12-20 Feldeffekt-Transistor
US08/923,067 US5801405A (en) 1994-12-21 1997-09-03 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6335835A JP2674539B2 (ja) 1994-12-21 1994-12-21 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPH08181304A JPH08181304A (ja) 1996-07-12
JP2674539B2 true JP2674539B2 (ja) 1997-11-12

Family

ID=18292942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6335835A Expired - Lifetime JP2674539B2 (ja) 1994-12-21 1994-12-21 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US5801405A (ja)
EP (1) EP0718890B1 (ja)
JP (1) JP2674539B2 (ja)
DE (1) DE69517662T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141838B2 (ja) 1998-03-12 2001-03-07 日本電気株式会社 電界効果トランジスタ
GB0206572D0 (en) * 2002-03-20 2002-05-01 Qinetiq Ltd Field effect transistors
JP5525013B2 (ja) * 2012-08-03 2014-06-18 日本電信電話株式会社 電界効果型トランジスタ構造の製造方法
JP6528545B2 (ja) * 2015-06-03 2019-06-12 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984242A (en) * 1989-09-18 1991-01-08 Spectra Diode Laboratories, Inc. GaAs/AlGaAs heterostructure laser containing indium
JP2679396B2 (ja) * 1990-10-25 1997-11-19 日本電気株式会社 電界効果トランジスタ
US5436470A (en) * 1991-01-14 1995-07-25 Sumitomo Electric Industries, Ltd. Field effect transistor
US5331410A (en) * 1991-04-26 1994-07-19 Sumitomo Electric Industries, Ltd. Field effect transistor having a sandwiched channel layer
JP3071880B2 (ja) * 1991-07-30 2000-07-31 日本電信電話株式会社 高電子移動度トランジスタ
JP3173080B2 (ja) * 1991-12-05 2001-06-04 日本電気株式会社 電界効果トランジスタ
US5453631A (en) * 1992-05-06 1995-09-26 Nec Corporation Field effect transistor having a multi-layer channel
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ

Also Published As

Publication number Publication date
US5801405A (en) 1998-09-01
DE69517662T2 (de) 2001-04-19
EP0718890B1 (en) 2000-06-28
EP0718890A1 (en) 1996-06-26
JPH08181304A (ja) 1996-07-12
DE69517662D1 (de) 2000-08-03

Similar Documents

Publication Publication Date Title
US8169002B2 (en) High electron mobility transistor and method for fabricating the same
US4827320A (en) Semiconductor device with strained InGaAs layer
JPH1056168A (ja) 電界効果トランジスタ
JPH07120790B2 (ja) 半導体装置
US5596211A (en) Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas
JP2718406B2 (ja) 電界効果トランジスタ
US5343057A (en) Thin film, field effect transistor with a controlled energy band
JP2611735B2 (ja) ヘテロ接合ｆｅｔ
JP2674539B2 (ja) 電界効果トランジスタ
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US5206528A (en) Compound semiconductor field effect transistor having a gate insulator formed of insulative superlattice layer
JP3141838B2 (ja) 電界効果トランジスタ
JP2917719B2 (ja) 電界効果トランジスタ
JP2629652B2 (ja) 電界効果トランジスタ
JP2500457B2 (ja) ヘテロ接合電界効果トランジスタ
JPH0574819A (ja) 化合物半導体装置
JP2730511B2 (ja) ヘテロ接合電界効果トランジスタ
JPH04343438A (ja) 電界効果トランジスタ
JPH09283745A (ja) 高電子移動度トランジスタ
JPH0964062A (ja) 電界効果トランジスタ及びその製造方法
JP3205421B2 (ja) 化合物半導体装置の製造方法
CN111243953A (zh) 一种利用分子束外延制备半导体器件的方法及半导体器件
JP2728765B2 (ja) 化合物半導体電界効果トランジスタ
JPH0521471A (ja) 電界効果トランジスタ
Cappy et al. New HEMT structures for THz applications

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070718

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 16

EXPY Cancellation because of completion of term