JP2548801B2 - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JP2548801B2 JP2548801B2 JP1184332A JP18433289A JP2548801B2 JP 2548801 B2 JP2548801 B2 JP 2548801B2 JP 1184332 A JP1184332 A JP 1184332A JP 18433289 A JP18433289 A JP 18433289A JP 2548801 B2 JP2548801 B2 JP 2548801B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dimensional electron
- electron gas
- cap layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子工業分野における各種の電子回路に用
いられている電界効果トランジスタに関し、特に、２次
元電子ガス層を能動層とする高移動度トランジスタ（HE
MT）に関する。
いられている電界効果トランジスタに関し、特に、２次
元電子ガス層を能動層とする高移動度トランジスタ（HE
MT）に関する。
電界効果トランジスタにおいて、ソーヶ・ドレイン電
極間の寄生抵抗を低減し、かつ電界効果トランジスタと
して動作するのには十分な特性を得るためには、一般的
に、ソース・ドレイン電極間のゲート電極下以外の部分
の抵抗を低くするとともに、ゲート耐圧を高くするため
にゲート電極下のショットキー抵抗を十分高くする必要
があることが知られている。
極間の寄生抵抗を低減し、かつ電界効果トランジスタと
して動作するのには十分な特性を得るためには、一般的
に、ソース・ドレイン電極間のゲート電極下以外の部分
の抵抗を低くするとともに、ゲート耐圧を高くするため
にゲート電極下のショットキー抵抗を十分高くする必要
があることが知られている。
従来、２次元電子ガス層を能動層とする電界効果トラ
ンジスタでは、ソース電極と、ゲート電極下の能動層と
の間の寄生抵抗を低減するため、耐熱性のゲート電極を
形成し、これをイオン注入のマスクとして用い、ゲート
電極下以外の部分にｎ形の不純物となるイオンを高濃度
に注入するセルフアラインゲート構造が採用されてい
る。
ンジスタでは、ソース電極と、ゲート電極下の能動層と
の間の寄生抵抗を低減するため、耐熱性のゲート電極を
形成し、これをイオン注入のマスクとして用い、ゲート
電極下以外の部分にｎ形の不純物となるイオンを高濃度
に注入するセルフアラインゲート構造が採用されてい
る。
しかし、この方法では注入したイオンを活性化するた
めにイオン注入後に約800℃以上の高温アニールが必要
であり、特にキャリア供給層が超格子構造などの場合に
は、高温での拡散工程により微細なヘテロ結晶構造が破
壊されてしまうという問題がある。
めにイオン注入後に約800℃以上の高温アニールが必要
であり、特にキャリア供給層が超格子構造などの場合に
は、高温での拡散工程により微細なヘテロ結晶構造が破
壊されてしまうという問題がある。
本発明は上記問題に鑑みなされたもので、ヘテロ結晶
構造が破壊されることのない構造の電界効果トランジス
タおよびその製造方法を提供することを目的とする。
構造が破壊されることのない構造の電界効果トランジス
タおよびその製造方法を提供することを目的とする。
従来の方法は、セルフアライン法によりゲート電極下
以外の部分を低抵抗化するものであったが、本発明では
最初に抵抗の低い半導体層を形成し、ゲート電極下の部
分をイオン注入により高抵抗化するという低温プロセス
の技術的手段を採用した。
以外の部分を低抵抗化するものであったが、本発明では
最初に抵抗の低い半導体層を形成し、ゲート電極下の部
分をイオン注入により高抵抗化するという低温プロセス
の技術的手段を採用した。
なお、本発明では、従来の高エネルギーイオン注入を
用いたセルフアライン構造とは逆に、低エネルギーイオ
ン注入を用いた逆セルフアラインの新構造となっている
のが特徴である。
用いたセルフアライン構造とは逆に、低エネルギーイオ
ン注入を用いた逆セルフアラインの新構造となっている
のが特徴である。
すなわち、請求項１記載の発明においては、第１の半
導体層と、前記第１の半導体層と接合部にて接合され、
複数の異なる半導体からなる超格子構造を有してキャリ
アを供給する第２の半導体層と、前記接合部に形成さ
れ、前記第２の半導体層から供給された前記キャリアを
移動させる能動層としての２次元電子ガス層と前記第２
の半導体層上に形成された低抵抗のキャップ層と、前記
キャップ層上に形成されたソース電極及びドレイン電極
と、前記キャップ層上における前記ソース電極と前記ド
レイン電極との間に形成され、前記２次元電子ガス層を
移動する前記キャリアの量を制御するゲート電極と、前
記キャップ層表面側から、前記キャップ層内における前
記ゲート電極の下部に、アルゴン（Ar）、ネオン（N
e）、窒素（Ｎ）の何れかの元素を10keV以下の加速電圧
で、前記２次元電子ガス層よりも浅い位置までイオン注
入することで、前記２次元電子ガス層よりも浅い位置ま
で形成される前記キャップ層よりも高抵抗の高抵抗領域
とを備えることを特徴としている。
導体層と、前記第１の半導体層と接合部にて接合され、
複数の異なる半導体からなる超格子構造を有してキャリ
アを供給する第２の半導体層と、前記接合部に形成さ
れ、前記第２の半導体層から供給された前記キャリアを
移動させる能動層としての２次元電子ガス層と前記第２
の半導体層上に形成された低抵抗のキャップ層と、前記
キャップ層上に形成されたソース電極及びドレイン電極
と、前記キャップ層上における前記ソース電極と前記ド
レイン電極との間に形成され、前記２次元電子ガス層を
移動する前記キャリアの量を制御するゲート電極と、前
記キャップ層表面側から、前記キャップ層内における前
記ゲート電極の下部に、アルゴン（Ar）、ネオン（N
e）、窒素（Ｎ）の何れかの元素を10keV以下の加速電圧
で、前記２次元電子ガス層よりも浅い位置までイオン注
入することで、前記２次元電子ガス層よりも浅い位置ま
で形成される前記キャップ層よりも高抵抗の高抵抗領域
とを備えることを特徴としている。
また、請求項２記載の発明においては、第１の半導体
層上に、能動層としての２次元電子ガス層を形成するヘ
テロ構造を包含する低抵抗の第２の半導体層を形成する
工程と、前記第２の半導体層上にキャップ層を形成する
工程と、前記キャップ層上にソース電極及びドレイン電
極を形成する工程と、前記キャップ層上に、所定領域が
開口したマスクを形成する工程と、前記マスクの前記所
定領域を通して前記キャップ層に、アルゴン（Ar）、ネ
オン（Ne）、窒素（Ｎ）の何れかの元素を10keV以下の
加速電圧で、前記２次元電子ガス層よりも浅い位置まで
イオン注入し、前記第２の半導体層内における前記２次
元電子ガス層よりも浅い位置まで、前記キャップ層より
も高抵抗の高抵抗領域を形成する工程と、前記マスクの
前記所定領域を通して前記キャップ層における高抵抗化
された前記高抵抗領域上にゲート電極材料を軽々し、前
記マスクを除去してゲート電極を形成する工程とを有す
ることを特徴としている。
層上に、能動層としての２次元電子ガス層を形成するヘ
テロ構造を包含する低抵抗の第２の半導体層を形成する
工程と、前記第２の半導体層上にキャップ層を形成する
工程と、前記キャップ層上にソース電極及びドレイン電
極を形成する工程と、前記キャップ層上に、所定領域が
開口したマスクを形成する工程と、前記マスクの前記所
定領域を通して前記キャップ層に、アルゴン（Ar）、ネ
オン（Ne）、窒素（Ｎ）の何れかの元素を10keV以下の
加速電圧で、前記２次元電子ガス層よりも浅い位置まで
イオン注入し、前記第２の半導体層内における前記２次
元電子ガス層よりも浅い位置まで、前記キャップ層より
も高抵抗の高抵抗領域を形成する工程と、前記マスクの
前記所定領域を通して前記キャップ層における高抵抗化
された前記高抵抗領域上にゲート電極材料を軽々し、前
記マスクを除去してゲート電極を形成する工程とを有す
ることを特徴としている。
上記構成では、２次元電子ガス層を形成するにあたり
この２次元電子ガス層にキャリアを供給する層に十分抵
抗の低い半導体層を用いたため寄生抵抗を低減すること
ができ、なおかつ、ゲート電極下の部分は局部的なイオ
ン注入によって高抵抗化したためゲート耐圧も高くでき
る。また、Ar、Ne、Ｎの何れかの元素を10keV以下のエ
ネルギーで注入することで、ゲート電極下の部分におけ
る２次元電子ガス層よりも浅い位置まで高抵抗の領域を
形成するため、高抵抗領域の形成時にイオン注入された
元素が２次元電子ガス層を通過することを防止でき、高
抵抗領域の形成時に２次元電子ガス層にダメージが与え
られることを防止できる。
この２次元電子ガス層にキャリアを供給する層に十分抵
抗の低い半導体層を用いたため寄生抵抗を低減すること
ができ、なおかつ、ゲート電極下の部分は局部的なイオ
ン注入によって高抵抗化したためゲート耐圧も高くでき
る。また、Ar、Ne、Ｎの何れかの元素を10keV以下のエ
ネルギーで注入することで、ゲート電極下の部分におけ
る２次元電子ガス層よりも浅い位置まで高抵抗の領域を
形成するため、高抵抗領域の形成時にイオン注入された
元素が２次元電子ガス層を通過することを防止でき、高
抵抗領域の形成時に２次元電子ガス層にダメージが与え
られることを防止できる。
さらに、ゲート電極得にイオンを注入する時のマスク
をそのままゲート電極を形成する時のマスクとして用い
ることができ、従来型のセルフアラインゲート構造の特
徴を生かした電界効果トランジスタとして動作させるこ
とができる。
をそのままゲート電極を形成する時のマスクとして用い
ることができ、従来型のセルフアラインゲート構造の特
徴を生かした電界効果トランジスタとして動作させるこ
とができる。
以下、本発明を図に示す実施例に基づいて詳細に説明
する。
する。
第１図には、本発明一実施例を適用した電界効果トラ
ンジスタの概略構成図を示す。この場合、バンドギャッ
プの異なる２種売の半導体層２と３のヘテロ接合部分に
は、高移動度の２次元電子ガス層（以下2DEG層という）
５が形成され、能動層となる。半導体層３は、不純物を
ドープしていない半導体層3a（スペーサ層）とドープし
た半導体層3b（キャリア供給層）とからなる。また、第
１図において、１は半絶縁性基板、４はキャップ層、６
はイオン注入により高抵抗化した領域、７はソース電
極、８はゲート電極、９はドレイン電極である。なお、
スペーサソー3aおよびキャップ層４は必ずしも必要なも
のではない。
ンジスタの概略構成図を示す。この場合、バンドギャッ
プの異なる２種売の半導体層２と３のヘテロ接合部分に
は、高移動度の２次元電子ガス層（以下2DEG層という）
５が形成され、能動層となる。半導体層３は、不純物を
ドープしていない半導体層3a（スペーサ層）とドープし
た半導体層3b（キャリア供給層）とからなる。また、第
１図において、１は半絶縁性基板、４はキャップ層、６
はイオン注入により高抵抗化した領域、７はソース電
極、８はゲート電極、９はドレイン電極である。なお、
スペーサソー3aおよびキャップ層４は必ずしも必要なも
のではない。
次に、上記の電界効果トランジスタの具体的な構造お
よびその製造方法について説明する。
よびその製造方法について説明する。
第２図に、第１図に示すものの第１実施例としてキャ
リア供給層3bがAlAs層とｎ型GaAs層の超格子構造である
場合の断面構造を示す。半絶縁性GaAs基板１（400μ
ｍ）の上に、ノンドープGaAs層によるバッファ層２（50
0nm）、ノンドープAlAs層3a−１（1.5nm）のトンドープ
GaAs層3a−２（2.5nm）からなるスペーサ層3a、ノンド
ープAlAs層3b−１（1.5nm）、ノンドープGaAs層3b−２
（0.5nm）、ｎ形GaAs層3b−３（1.5nm）、ノンドープGa
As層3b−４（0.5nm）の例えば10回から20回の繰り返し
からなる超格子構造のキャリア供給層3b、ｎ形GaAsキャ
ップ層４（10nm）を順次分子線エピタキシャル成長法
（MBE法）により形成した。なお、キャリア供給層3bは
上記超格子構造により多数のヘテロ海面を有し、またｎ
型GaAs層3b−３により低抵抗層として形成されている。
リア供給層3bがAlAs層とｎ型GaAs層の超格子構造である
場合の断面構造を示す。半絶縁性GaAs基板１（400μ
ｍ）の上に、ノンドープGaAs層によるバッファ層２（50
0nm）、ノンドープAlAs層3a−１（1.5nm）のトンドープ
GaAs層3a−２（2.5nm）からなるスペーサ層3a、ノンド
ープAlAs層3b−１（1.5nm）、ノンドープGaAs層3b−２
（0.5nm）、ｎ形GaAs層3b−３（1.5nm）、ノンドープGa
As層3b−４（0.5nm）の例えば10回から20回の繰り返し
からなる超格子構造のキャリア供給層3b、ｎ形GaAsキャ
ップ層４（10nm）を順次分子線エピタキシャル成長法
（MBE法）により形成した。なお、キャリア供給層3bは
上記超格子構造により多数のヘテロ海面を有し、またｎ
型GaAs層3b−３により低抵抗層として形成されている。
また、ソース電極７とドレインデンキョク９はオーミ
ック電極で、代表的な構成は、AuGe（７〜12％）/Ni/Au
である。一方、ゲート電極８はショットキー電極で、代
表的な構成はTi/Auである。
ック電極で、代表的な構成は、AuGe（７〜12％）/Ni/Au
である。一方、ゲート電極８はショットキー電極で、代
表的な構成はTi/Auである。
次に、上述のようにキャリア供給層3bがAlAs層とｎ型
GaAs層の超格子構造である場合を第１実施例として、第
３図（ａ）〜（ｄ）に示す製造方法に従って更に詳しく
説明する。
GaAs層の超格子構造である場合を第１実施例として、第
３図（ａ）〜（ｄ）に示す製造方法に従って更に詳しく
説明する。
第３図（ａ）参照 上記のように、GaAs基板１上に、バッファ層2,スペー
サ層3a,キャリア供給層3b,キャップ層４の各層を順次分
子線エピタキシャル成長法（MBE法）により形成した。
なお、このMBE法のかわりに、有機金属気相成長法（MOC
VD法）、液相成長法（LPE法）を用いてもよい。
サ層3a,キャリア供給層3b,キャップ層４の各層を順次分
子線エピタキシャル成長法（MBE法）により形成した。
なお、このMBE法のかわりに、有機金属気相成長法（MOC
VD法）、液相成長法（LPE法）を用いてもよい。
第３図（ｂ）参照 ソース電極７とドレイン電極９を、蒸着法により上述
のメタルを被着して、リフトオフ法等により配設し、そ
の後合金化して形成した。
のメタルを被着して、リフトオフ法等により配設し、そ
の後合金化して形成した。
第３図（ｃ）参照 ゲート電極８配設用のレジスト10を形成した後、これ
をマスクとしてゲート電極８の下で、なおかつ2DEG層５
よりゲート電極側の領域６をイオン注入により高抵抗化
した。なお、10はパッシベーション用の絶縁層であって
もよい。
をマスクとしてゲート電極８の下で、なおかつ2DEG層５
よりゲート電極側の領域６をイオン注入により高抵抗化
した。なお、10はパッシベーション用の絶縁層であって
もよい。
ここで、一般に、2DEG層を能動層とする電界効果トラ
ンジスタでは、2DEG層が高移動度であることを利用して
いるため、2DEG層に損傷を与えて移動度を低下させない
ようにすることが重要であり、例えば100nm以下の浅い
イオン注入をすることが必要とされる。第４図に、LSS
論理に基づいたアルゴン（Ar），ネオン（Ne），窒素
（Ｎ），ヘリウム（He）のGaAs中への注入深さプロファ
イルを示す。第４図に示すように、質量数の大きいイオ
ンほど注入は浅くなる。また、注入エネルギーが低いほ
ど中入は浅くなる。２次元電子ガス層を用いた電界効果
トランジスタにおける２次元電子ガスの存在位置は、通
常表面から100nmの深さよりも浅い位置にある。高抵抗
化という効果のみから言えばどのような不活性ガス元素
を用いてもよいことになるが、注入されたイオンが２次
元電子ガス構造の動作部分へ達してしまうことから生じ
る２次元電子ガス構造の破壊を防ぐため、不活性ガスは
２次元電子ガスの存在位置よりも浅い位置に注入される
ことが好ましい。従って、第４図より不活性ガスであっ
ても、２次元電子ガスの存在位置まで注入され易いヘリ
ウムは不適切である。また、アルゴン、ネオン、窒素で
あっても加速電圧が大きくなれば注入深さが深くなり、
やはり２次元電子ガスの存在位置まで達しやすくなって
しまう。従って、第４図より加速電圧は10keV以下とす
る必要があることが分かる。第５図（ａ），（ｂ）にそ
れぞれ、10keV以下でArイオンを注入した場合のシート
キャリア濃度nS,移動度μＨの測定値を示す。ｎ形の部
分のドープ量は２×1018cm-3で、第５図（ａ），（ｂ）
中の特性線A,Bは、超格子層3bの繰り返し数が、それぞ
れ15回、20回の場合である。なお、この時の2DEG層の深
さは、それぞれ74nm、94nmである。第５図（ａ）におい
て、イオン注入量が増えるのに従ってシートキャリア濃
度nSが減少しており、これはイオン注入によって高抵抗
化していることを示している。一方、移動度μＨは、注
入量１×1011cm-2で注入前（第５図（ｂ）において注入
量０の時）より高くなっている。これは注入前に2DEG層
と並列に電気伝導に寄与していた3b層中の低移動度のキ
ャリアが高抵抗化したためである。このことから本発明
で実施した低エネルギーイオン注入は、2DEG層より表面
側の部分を高低効果するのに有効なことがわかる。
ンジスタでは、2DEG層が高移動度であることを利用して
いるため、2DEG層に損傷を与えて移動度を低下させない
ようにすることが重要であり、例えば100nm以下の浅い
イオン注入をすることが必要とされる。第４図に、LSS
論理に基づいたアルゴン（Ar），ネオン（Ne），窒素
（Ｎ），ヘリウム（He）のGaAs中への注入深さプロファ
イルを示す。第４図に示すように、質量数の大きいイオ
ンほど注入は浅くなる。また、注入エネルギーが低いほ
ど中入は浅くなる。２次元電子ガス層を用いた電界効果
トランジスタにおける２次元電子ガスの存在位置は、通
常表面から100nmの深さよりも浅い位置にある。高抵抗
化という効果のみから言えばどのような不活性ガス元素
を用いてもよいことになるが、注入されたイオンが２次
元電子ガス構造の動作部分へ達してしまうことから生じ
る２次元電子ガス構造の破壊を防ぐため、不活性ガスは
２次元電子ガスの存在位置よりも浅い位置に注入される
ことが好ましい。従って、第４図より不活性ガスであっ
ても、２次元電子ガスの存在位置まで注入され易いヘリ
ウムは不適切である。また、アルゴン、ネオン、窒素で
あっても加速電圧が大きくなれば注入深さが深くなり、
やはり２次元電子ガスの存在位置まで達しやすくなって
しまう。従って、第４図より加速電圧は10keV以下とす
る必要があることが分かる。第５図（ａ），（ｂ）にそ
れぞれ、10keV以下でArイオンを注入した場合のシート
キャリア濃度nS,移動度μＨの測定値を示す。ｎ形の部
分のドープ量は２×1018cm-3で、第５図（ａ），（ｂ）
中の特性線A,Bは、超格子層3bの繰り返し数が、それぞ
れ15回、20回の場合である。なお、この時の2DEG層の深
さは、それぞれ74nm、94nmである。第５図（ａ）におい
て、イオン注入量が増えるのに従ってシートキャリア濃
度nSが減少しており、これはイオン注入によって高抵抗
化していることを示している。一方、移動度μＨは、注
入量１×1011cm-2で注入前（第５図（ｂ）において注入
量０の時）より高くなっている。これは注入前に2DEG層
と並列に電気伝導に寄与していた3b層中の低移動度のキ
ャリアが高抵抗化したためである。このことから本発明
で実施した低エネルギーイオン注入は、2DEG層より表面
側の部分を高低効果するのに有効なことがわかる。
第３図（ｄ）参照 ゲート電極８をリフトオフ法により配設した。すなわ
ち、上述のメタルを蒸着法により全面に被着した後、レ
ジスト10を除去することにより配設した。
ち、上述のメタルを蒸着法により全面に被着した後、レ
ジスト10を除去することにより配設した。
次に、上記製造方法に従って作製したもの、すなわち
ゲート電極下にイオン入により高抵抗化された領域を有
する第１実施例による電界効果トランジスタを第６図
（ａ），（ｂ）を用いて説明する。第６図（ａ），
（ｂ）は、それぞれ300K（室温）と10Kにおけるこの作
製した電界効果トラジスタ（ゲート長２μm,ゲート幅80
μｍのソース電極とドレイン電極間のドレイン電流−電
圧特性である。なお、2DEG層の深さはいずれものも74nm
であり、イオン注入条件は注入エネルギー10keVで、イ
オ注入量は第６図（ａ），（ｂ）それぞれ2.0×1011cm
-2,1.5×1011cm-2のものである。第６図（ａ），（ｂ）
にみるように、あるゲート電圧Vgをかけた場合、そのゲ
ート電圧Vgに対応したドレイン電流−電圧曲線が得られ
ており、ゲート電極Vgの減少につれてドレイン電流を減
少させることができる。すなわち、室温または10Kとい
う極低温においても、良好なトランジスタ特性を示して
いる。また、10Kでは300Kののに比べて、同じゲート電
圧を変化量に対して、ドレイン電流の変化量い（相互コ
ンダクタンスgm）が約3.5倍大きくなっている。これ
は、2DEG層の電子移動度の低温での増大に対応してい
る。そしてこの相互コンダクタンスgmが大きいことは、
それだけ高速性に優れていることを示している。なお、
この作製した電界効果トランジスタの相互コンダクタン
スgmは、1mmゲート幅あたり300Kで50mS,10Kで175mSであ
った。
ゲート電極下にイオン入により高抵抗化された領域を有
する第１実施例による電界効果トランジスタを第６図
（ａ），（ｂ）を用いて説明する。第６図（ａ），
（ｂ）は、それぞれ300K（室温）と10Kにおけるこの作
製した電界効果トラジスタ（ゲート長２μm,ゲート幅80
μｍのソース電極とドレイン電極間のドレイン電流−電
圧特性である。なお、2DEG層の深さはいずれものも74nm
であり、イオン注入条件は注入エネルギー10keVで、イ
オ注入量は第６図（ａ），（ｂ）それぞれ2.0×1011cm
-2,1.5×1011cm-2のものである。第６図（ａ），（ｂ）
にみるように、あるゲート電圧Vgをかけた場合、そのゲ
ート電圧Vgに対応したドレイン電流−電圧曲線が得られ
ており、ゲート電極Vgの減少につれてドレイン電流を減
少させることができる。すなわち、室温または10Kとい
う極低温においても、良好なトランジスタ特性を示して
いる。また、10Kでは300Kののに比べて、同じゲート電
圧を変化量に対して、ドレイン電流の変化量い（相互コ
ンダクタンスgm）が約3.5倍大きくなっている。これ
は、2DEG層の電子移動度の低温での増大に対応してい
る。そしてこの相互コンダクタンスgmが大きいことは、
それだけ高速性に優れていることを示している。なお、
この作製した電界効果トランジスタの相互コンダクタン
スgmは、1mmゲート幅あたり300Kで50mS,10Kで175mSであ
った。
なお、上記電界効果トランジスタは、ディプリーショ
ン形のものであってもエンハンスメント形のものであっ
てもよい。
ン形のものであってもエンハンスメント形のものであっ
てもよい。
なお、上記第１実施例においては、バッファ層／スペ
ーサ層／キャリア供給層の構成はGaAs/GaAs/（AlAs/n形
GaAsの超格子）であるが、その他に、InP/InGaAs/n形In
AlAs,GaAs/InGaAs/n形AlGaAs,GaAs/AlGaAs/n形AlGaAs等
の構成としてもよい。
ーサ層／キャリア供給層の構成はGaAs/GaAs/（AlAs/n形
GaAsの超格子）であるが、その他に、InP/InGaAs/n形In
AlAs,GaAs/InGaAs/n形AlGaAs,GaAs/AlGaAs/n形AlGaAs等
の構成としてもよい。
また第１図には一実施例としてショットキーゲート単
一ヘテロ接合のものを示したが、これに限らず、例えば
二重ヘテロ接合を有するものであってもよい。
一ヘテロ接合のものを示したが、これに限らず、例えば
二重ヘテロ接合を有するものであってもよい。
また、本発明をさらに効果的に発展させる方法として
MBE装置と集束イオンビーム（FIB）装置を結合したMBE
−FIBシステムを形成し、第７図に示すように、集束イ
オンビームを用いて、マスクレスイオン注入による高抵
抗勝とゲート電極形成を連続的に行うことが期待でき
る。この方法を使えば、MBEと同一プロセス中で0.1μｍ
以下のゲート長のトランジスタの作製プロセスを実現で
きる。なお、第７図において、11は集束レンズ、12はイ
オン源、13はイオンビームである。
MBE装置と集束イオンビーム（FIB）装置を結合したMBE
−FIBシステムを形成し、第７図に示すように、集束イ
オンビームを用いて、マスクレスイオン注入による高抵
抗勝とゲート電極形成を連続的に行うことが期待でき
る。この方法を使えば、MBEと同一プロセス中で0.1μｍ
以下のゲート長のトランジスタの作製プロセスを実現で
きる。なお、第７図において、11は集束レンズ、12はイ
オン源、13はイオンビームである。
以上述べたように、本発明においては、２次元電子ガ
ス層にダメージを与えることなく、ゲート電極下の部分
に高抵抗の領域を形成することができ、従来のように高
温プロセスを必要とせずに低温プロセスでセルフアライ
ンゲート構造の電界効果トランジスタを実現できるた
め、例えば超格子構造のような高温で構造が破壊されや
すいような微細構造デバイスに特に有効であるという優
れた効果がある。また、ゲート電極下にイオンを中する
時のマスクをそのままゲート電極を形成する時のマスク
として用いることができ、セレフアラインゲート構造を
容易に得ることができる。
ス層にダメージを与えることなく、ゲート電極下の部分
に高抵抗の領域を形成することができ、従来のように高
温プロセスを必要とせずに低温プロセスでセルフアライ
ンゲート構造の電界効果トランジスタを実現できるた
め、例えば超格子構造のような高温で構造が破壊されや
すいような微細構造デバイスに特に有効であるという優
れた効果がある。また、ゲート電極下にイオンを中する
時のマスクをそのままゲート電極を形成する時のマスク
として用いることができ、セレフアラインゲート構造を
容易に得ることができる。
第４図は本発明の第１実施例である電界効果トランジス
タの概略構成図、第２図は第１実施例の電界効果トラン
ジスタの詳細断面図、第３図（ａ）〜（ｄ）は第１実施
例電界効果トランジスタの製造方法順断面図、第４図は
GaAsへのAr,Ne,N,Heイオンの注入深さの論理値を示す特
性図、第５図（ａ），（ｂ）はそれぞれ、第１実施例
で、Arイオンを10keVで注入した場合の、注入量とシー
トキャリア濃度、移動度の関係を示す特性図、第６図
（ａ），（ｂ）は第１実施例と電界効果トランジスタの
ソース電極とドレイン電極との間の、電圧と電流の関係
を示す特性図、第７図は集束イオンビームを用いた作製
プロセスを示す断面図である。 １……半絶縁性基板,2……バッファ層,3a……スペーサ
層,3b……キャリア供給層,4……キャップ層,5……２次
元電子ガス層,6……イオン注入による高抵抗化領域,7…
…ソース電極,8……ゲート電極,9……ドレイン電極。
タの概略構成図、第２図は第１実施例の電界効果トラン
ジスタの詳細断面図、第３図（ａ）〜（ｄ）は第１実施
例電界効果トランジスタの製造方法順断面図、第４図は
GaAsへのAr,Ne,N,Heイオンの注入深さの論理値を示す特
性図、第５図（ａ），（ｂ）はそれぞれ、第１実施例
で、Arイオンを10keVで注入した場合の、注入量とシー
トキャリア濃度、移動度の関係を示す特性図、第６図
（ａ），（ｂ）は第１実施例と電界効果トランジスタの
ソース電極とドレイン電極との間の、電圧と電流の関係
を示す特性図、第７図は集束イオンビームを用いた作製
プロセスを示す断面図である。 １……半絶縁性基板,2……バッファ層,3a……スペーサ
層,3b……キャリア供給層,4……キャップ層,5……２次
元電子ガス層,6……イオン注入による高抵抗化領域,7…
…ソース電極,8……ゲート電極,9……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き 審査官 河合 章 (56)参考文献 特開 昭63−187667（ＪＰ，Ａ) 特開 昭63−147373（ＪＰ，Ａ) 特開 昭63−90865（ＪＰ，Ａ) 特開 昭63−240075（ＪＰ，Ａ) 特開 昭62−213279（ＪＰ，Ａ) 特開 昭63−188972（ＪＰ，Ａ)
Claims (3)
- 【請求項１】第１の半導体層と、 前記第１の半導体層と接合部にて接合され、複数の異な
る半導体からなる超格子構造を有してキャリアを供給す
る第２の半導体層と、 前記接合部に形成され、前記第２の半導体層から供給さ
れた前記キャリアを移動させる能動層としての２次元電
子ガス層と、 前記第の半導体層上に形成された低抵抗のキャップ層
と、 前記キャップ層上に形成されたソース電極及びドレイン
電極と、 前記キャップ層上における前記ソース電極と前記ドレイ
ン電極との間に形成され、前記２次元電子ガス層を移動
する前記キャリアの量を制御するゲート電極と、 前記キャップ層表面側から、前記キャップ層内における
前記ゲート電極の下部に、アルゴン（Ar）、ネオン（N
e）、窒素（Ｎ）の何れかの元素を10keV以下の加速電圧
で、前記２次元電子ガス層よりも浅い位置までイオン注
入することで、前記２次元電子ガス層よりも浅い位置ま
で形成される前記キャップ層よりも高抵抗の高抵抗領域
と を備えることを特徴とする電界効果トランジスタ。 - 【請求項２】前記キャップ層は、前記第２の半導体層と
は反対側に前記表面を有し、 前記元素は、前記表面側からイオン注入されるものであ
り、 前記２次元電子ガス層よりも浅い位置は、前記２次元電
子ガス層よりも前記表面側の位置である請求項１記載の
電界効果トランジスタ。 - 【請求項３】第１の半導体層上に、能動層としての２次
元電子ガス層を形成するヘテロ構造を包含する低抵抗の
第２の半導体層を形成する工程と、 前記第２の半導体層上にキャップ層を形成する工程と、 前記キャップ層上にソース電極及びドレイン電極を形成
する工程と、 前記キャップ層上に、所定領域が開口したマスクを形成
する工程と、 前記マスクの前記所定領域を通して前記キャップ層に、
アルゴン（Ar）、ネオン（Ne）、窒素（Ｎ）の何れかの
元素を10keV以下の加速電圧で、前記２次元電子ガス層
よりも浅い位置までイオン注入し、前記第２の半導体層
内における前記２次元電子ガス層よりも浅い位置まで、
前記キャップ層よりも高抵抗の高抵抗領域を形成する工
程と、 前記マスクの前記所定領域を通して前記キャップ層にお
ける高抵抗化された前記高抵抗領域上にゲート電極材料
を形成し、前記マスクを除去してゲート電極を形成する
工程と、 を有することを特徴とする電界効果トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184332A JP2548801B2 (ja) | 1989-07-17 | 1989-07-17 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184332A JP2548801B2 (ja) | 1989-07-17 | 1989-07-17 | 電界効果トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0349242A JPH0349242A (ja) | 1991-03-04 |
| JP2548801B2 true JP2548801B2 (ja) | 1996-10-30 |
Family
ID=16151461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184332A Expired - Lifetime JP2548801B2 (ja) | 1989-07-17 | 1989-07-17 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548801B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367182A (en) * | 1992-03-25 | 1994-11-22 | Nippondenso Co., Ltd. | Compound semiconductor device for reducing the influence of resistance anisotropy on operating characteristics thereof |
| JP2914049B2 (ja) * | 1992-10-27 | 1999-06-28 | 株式会社デンソー | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
| US6410946B1 (en) * | 1999-05-06 | 2002-06-25 | Sony Corporation | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538872B2 (ja) * | 1986-03-14 | 1996-10-02 | 富士通株式会社 | 半導体装置 |
| JPS6390865A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPS63147373A (ja) * | 1986-12-10 | 1988-06-20 | Nec Corp | 絶縁ゲ−ト型電界効果トランジスタ |
| JPS63187667A (ja) * | 1987-01-30 | 1988-08-03 | Hitachi Ltd | 半導体装置 |
| JPH0622248B2 (ja) * | 1987-01-30 | 1994-03-23 | 日本電気株式会社 | 電界効果トランジスタ |
| JPS63240075A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-07-17 JP JP1184332A patent/JP2548801B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0349242A (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211839B2 (en) | Group III nitride semiconductor device | |
| JP2005129696A (ja) | 半導体装置及びその製造方法 | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JPH0817186B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JP2548801B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JP3601649B2 (ja) | 電界効果トランジスタ | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| KR940010557B1 (ko) | 반도체장치 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JP2822400B2 (ja) | 半導体装置 | |
| KR100261461B1 (ko) | 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법 | |
| KR940010916B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| KR100303173B1 (ko) | 부정형 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| KR930007758B1 (ko) | 단층형 고전자이동도 트랜지스터 및 그 제조방법 | |
| JP2996267B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR960001185B1 (ko) | 고전자이동도 트랜지스터의 제조방법 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JP2526385B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JPS63187667A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |