JP2005311151A - 格子整合トンネルダイオードの製造方法および格子整合トンネルダイオード - Google Patents

Abstract

【課題】不純物を高濃度でドープしても、格子定数の変化が少ない結晶を成長させ、格子欠陥の少ない良質な薄膜を有する格子整合トンネルダイオードの製造方法および格子整合トンネルダイオードを提供する。
【解決手段】格子整合トンネルダイオードの製造方法において、二元または三元のIII −Ｖ族化合物半導体基板上にＩＶ族元素からなる両性不純物を添加することによりｐ型半導体層を形成する工程と、引き続いて前記ｐ型半導体層表面にＡｕとＩＶ族元素からなる両性不純物を成分とする金属合金を同時蒸着する工程と、引き続いて熱処理する工程とを施し、当該ｐ型半導体層の一部をｎ型半導体層に変換してｐｎ接合を形成する。
【選択図】図５

Description

本発明は、格子整合トンネルダイオードの製造方法およびそれによって製造される格子整合トンネルダイオードに関するものであり、このトンネルダイオードは、１ＧＨｚから１００ＧＨｚ帯のマイクロ波周波数帯で動作する発振デバイスであり、携帯電話等の無線通信に利用される。

従来、マイクロ波周波数で動作するデバイスとしては、ショットキー・ゲートバイアスにより電流変調させる金属ショットキー電界効果トランジスタ、半導体中の電荷の衝突によるイオン化と走行時間効果を利用したインパッドダイオード、III −Ｖ族化合物半導体の伝導帯における電子遷移効果を用いたガンダイオードや順方向にバイアスされた不純物を高濃度でドープしたｐｎ接合におけるトンネル効果を利用したトンネルダイオード等（下記特許文献１，２）がある。
特開平６−０６９５２０号公報 特開平８−２７４３７６号公報 Ｌ．Ｐａｕｌｉｎｇ，Ｔｈｅ Ｎａｔｕｒｅ ｏｆ ｔｈｅ Ｃｈｅｍｉｃａｌ Ｂｏｎｄ，３ｒｄ ｅｄ．，ｐ．２０５，Ｃｏｒｎｅｌｌ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ，１９６０

しかしながら、金属ショットキー電界効果トランジスタをＧａＡｓ（砒化ガリウム）等の化合物半導体で作製すると、半導体の表面準位密度が高いために１／ｆ雑音が高くなる問題があった。インパッドダイオードはなだれ増倍過程の不規則な揺らぎのために雑音が大きくなる。

一方、トンネルダイオードは空乏層が狭く、トンネル効果を用いているために殆どショット雑音しかなく、両側の抵抗も非常に低いので直列抵抗による抵抗雑音も十分低い。また、短絡安定型であり、消費電力を小さくできることやダイナミックレンジを大きくできる特徴があるため、金属ショットキー電界効果トランジスタやインパッドダイオードよりもマイクロ波デバイスとして有望である。

しかし、一方で、III −Ｖ族化合物半導体を用いたトンネルダイオードはバレー電流の劣化が大きく、安定性が問題とされてきた。これは、ｐ型不純物として主にＺｎ（亜鉛）が用いられていることによる。例えば、III −Ｖ族化合物の一つであるＧａＡｓにおいて、当該化合物を構成するＧａ（ガリウム）とＡｓ（砒素）の四面体配位共有結合半径が上記非特許文献１によれば、それぞれ１．２６Åと１．１８Åであるのに対して、Ｚｎは１．３１Åである。このように、ＺｎはＧａとＡｓに比べて四面配位共有結合半径が大きいために、過剰なＺｎがＧａＡｓに混入すると欠陥を生じさせる。

また、ｎ型不純物として例えばＳｎ（錫）を用いた場合には、Ｓｎの四面体配位共有結合半径は１．４０Åであり、Ｚｎの値よりもさらに大きいため、ｐｎ接合界面で格子不整合に起因した欠陥が形成される。ｎ型不純物として、四面体配位共有結合半径がＧａＡｓの構成元素であるＧａとＡｓよりも大きなＴｅ（テルル）、またはＧａとＡｓより小さなＳｅ（セレン）を添加（ドープ）した場合にもＳｎをドープした場合と同様の結果となる。

このように、欠陥が多いと熱励起電流が大きくなるため、トンネル電流のピーク／バレー比率が小さくなり、素子が不安定となる。また、これらの不純物を高濃度にドープして急峻な不純物濃度分布をもつｐ⁺ ｎ⁺ 接合を作製することにより、動作の初期にはトンネル効果を示すダイオード特性が得られたとしても、引き続き動作させた場合には短時間でトンネル効果を示す特性が消滅してしまう問題があった。これは、動作中にｐｎ接合部の不純物濃度分布が緩やかになったためと考えられる。

III −Ｖ族化合物半導体としてＧａＰ（リン化ガリウム）を用いて作製したトンネルダイオードにおいても、ｐ型不純物としてＺｎ、ｎ型不純物としてＳｎ，Ｔｅ，Ｓｅの内の少なくとも一つをドープした場合には、Ｐ（リン）の四面体配位共有結合半径が、１．１０Åであるため、ＧａＡｓの場合と同様に、ｐｎ接合部に格子不整合が生じるために特性の劣化が生じる。

本発明は、上記状況に鑑みて、不純物を高濃度でドープしても、格子定数の変化が少ない結晶を成長させ、格子欠陥の少ない良質な薄膜を有する格子整合トンネルダイオードの製造方法および格子整合トンネルダイオードを提供することを目的とする。

本発明においては、ｐ層とｎ層に同じ不純物をドープする。

ここでは、ＧａＡｓトンネルダイオードの製造方法について説明する。ｐ層とｎ層にドープする両性不純物としてはＧｅ（ゲルマニウム）を用いる。Ｇｅの四面体配位共有結合半径は、Ｇａよりは小さくＡｓよりは大きい１．２２Åであるため、Ｇｅを高濃度でドープしても格子定数の変化は小さい。

そこで、最初にＧａを溶媒として液相エピタキシャル成長法を用いてＧｅをドープしたｐ型ＧａＡｓ層を形成する。これは、Ｇａ溶媒を用いると、成長溶液中のＧａ成分が過剰にあるため、ＧａＡｓ成長層中にドープされるＧｅ不純物は結晶格子のＧａサイトに比べてＡｓサイトに多く入るためである。

次に、Ａｕ−Ｇｅ（金−ゲルマニウム）合金電極を蒸着し、４５０℃で熱処理することで、ｐ型ＧａＡｓ層の一部をｎ型ＧａＡｓ層に変換する。その原理としては、まず、熱処理により、蒸着されたＡｕ−Ｇｅ合金が溶融し、これにＧａＡｓの一部が溶解する。そして、この溶解により生じた液相中のＧａ成分とＡｓ成分がほぼ等しいため、冷却により生じるＧａＡｓ再結晶層中に取り込まれるＧｅ不純物は、結晶格子のＡｓサイトに比べてＧａサイトに多く入る。そのためＧａＡｓ再結晶層はｎ型となる。すなわち、ＧａＡｓのＧａ格子点にＧｅが置換された結果、ｐ型ＧａＡｓ層の一部がｎ型ＧａＡｓ層に変換され、ｐｎ接合が形成される。

この方法によれば、Ｇｅを高濃度でドープしてもＧａＡｓは格子定数が変化しないため、ｐ層とｎ層の格子定数を一致させることが可能であり、格子整合したｐ⁺ ｎ⁺ 接合を形成できる。そしてｐ⁺ ｎ⁺ 接合のｐ⁺ 層とｎ⁺ 層の両方に同じＧｅがドープされているので不純物の相互拡散は無視できる程少なく、そのためｐｎ接合部におけるアクセプタとドナーの濃度分布は安定で急峻な状態を維持できる。さらに、Ａｕ−Ｇｅ合金は面状にもどんなパターン状にも蒸着できるので、合金ドットを乗せてアロイするのに比べて任意の形状が容易に形成できる特徴を有する。

同様の方法で、他の化合物半導体を用いたトンネルダイオードも製造できる。たとえば液相エピタキシャル法で、Ｇａを溶媒とし、両性不純物としてＳｉ（シリコン）をドープしたｐ型ＧａＰ層を成長し、この層の表面にＡｕ−Ｓｉ（金−シリコン）合金を蒸着後、熱処理することによりｐ型ＧａＰ層の一部をｎ型ＧａＰ層に変換し、ｐｎ接合を作製できる。Ｓｉの四面体配位共有結合半径は１．１７Åであり、Ｇａの値１．２６Åよりも小さく、Ｐの値１．１０Åよりも大きいため、ＧａＰにＳｉを高濃度でドープしても格子定数の変化は小さい。そのため、ＧａＰに両性不純物としてＳｉをドープすることにより、格子整合したトンネルダイオードを製造することができる。

本発明について概略すると以下のようになる。

まず、III −Ｖ族化合物半導体への添加不純物として、四面体配位共有結合半径が化合物を構成するIII 族元素とＶ族元素との間の値をもつＩＶ族元素を選ぶ。次に、III −Ｖ族化合物を構成するIII 族元素を溶媒として用い、それに所定量のIII −Ｖ族化合物及びＩＶ族元素を溶質とした溶液を所定の温度でIII −Ｖ族化合物半導体結晶基板に接触させて徐冷させる。この徐冷によって液晶エピタキシャル成長用溶液中で過飽和になった溶質（III −Ｖ族化合物半導体）が当該基板上に析出してエピタキシャル成長層を形成する。そのとき液晶エピタキシャル成長用溶液中に含まれるIII 族元素成分が過剰であるから、ＩＶ族の両性不純物原子は結晶のIII 族サイトに比べてＶ族サイト側に多く入りやすいため、所定のアクセプタ濃度を持つｐ型層をエピタキシャル成長させることができる。勿論、成長温度および冷却速度は適宜選ぶ必要がある。

このようにして得られたｐ型層の表面に、使用するIII −Ｖ族化合物半導体の構成元素以外の成分からなる金属に両性不純物であるＩＶ族不純物を適宜添加した材料を蒸着し熱処理により合金化することにより、ｎ型の再結晶層が得られる。その結果、急峻な不純物濃度分布をもつｐ⁺ ｎ⁺ 接合が製作できる。

勿論、このｎ型層は上記の蒸着合金法以外の方法でも製作できる。例えば、上記の液相エピタキシャル成長法で得たＩＶ族元素の両性不純物を高濃度にドープしたｐ型成長層表面に、適当な方法、例えばイオン注入法でＩＶ族元素の両性不純物を注入してｐ型領域の一部をｎ型に変換する方法や、ｐ型成長層表面上に気相成長法でＩＶ族元素の両性不純物をドープしたｎ型層を成長させる方法などを用いても、ｐｎ接合が形成できる。

（１）不純物濃度が高くても格子欠陥の少ない良質な半導体薄膜を成長できるため、バレー電流の劣化が小さく、安定なトンネルダイオードを製造することができる。

（２）トンネルダイオードの特徴である雑音を低下させるとともに、消費電力を低く、ダイナミックレンジを広くできることで、マイクロ波デバイスとしてのトンネルダイオードの復活が期待できる。

格子整合トンネルダイオードの製造方法において、二元または三元のIII −Ｖ族化合物半導体基板上にＩＶ族元素からなる両性不純物を添加することによりｐ型半導体層を形成する工程と、引き続いて前記ｐ型半導体層表面にIII −Ｖ族元素以外の成分からなる金属（Ａｕ）とＩＶ族元素からなる両性不純物を成分とする金属合金を同時蒸着する工程と、引き続いて熱処理する工程とを施し、当該ｐ型半導体層の一部をｎ型半導体層に変換してｐｎ接合を形成し、格子整合トンネルダイオードを得ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

本発明においては、まず、液相エピタキシャル成長法を用いてIII −Ｖ族化合物半導体基板上に両性不純物であるＩＶ族元素をドープして、高濃度にアクセプタを含むｐ型層を成長させる。ここでは、ＧａＡｓ半導体基板上にＧｅをドープしたｐ型層をエピタキシャル成長させる場合を例にとって説明する。

まず、エピタキシャル成長装置の概略について説明する。

図１は本発明の実施例を示す液層エピタキシャル成長法により、ＧｅドープＧａＡｓ層を成長するために用いた成長装置の主要部の一例を示す断面模式図である。

この図において、２０は高純度カーボン製のボート（以下、カーボンボートと略称する）であり、このカーボンボート２０は固定されたホルダー部１８と移動可能なスライダー１１から構成されている。１２はＧａＡｓ半導体基板、１３はＧａ−Ａｓ−Ｇｅ成長用溶液、１４はその成長用溶液１３の飽和補償用のＧａＡｓ原料結晶、１５は石英管である。また、この石英管１５内にはパラジウム膜を透過させることにより精製した高純度水素ガスＨ₂ が供給されている。なお、図１に示すように、カーボンボート２０のホルダー部１８にはＧａ−Ａｓ−Ｇｅ成長用溶液１３と飽和補償用のＧａＡｓ原料１４を設置するための溶液溜を備えている。

さらに、１６はスライダー１１を動かすための石英製操作棒である。また、１７は温度を計測するサーモカップルである。図１には示されていないが、石英管１５は管状電気炉中に設置されており、成長装置の主要部を所定の温度に加熱できるようになっている。

次に、エピタキシャル成長の手順を簡単に説明する。
（１）まず、ＧａＡｓ半導体基板１２用として、適当な面方位、例えば（１００）を持つＧａＡｓ半導体ウエハを準備する。勿論面方位は（１００）以外でも差し支えない。また、このＧａＡｓ半導体基板１２の導電型はｎ型、ｐ型の何れでも良いが、ここでは半絶縁性の基板を所要の大きさにカットして用いた。また、Ｇａ−Ａｓ−Ｇｅ成長用溶液１３の飽和補償用として、この成長用溶液１３の下側にＧａＡｓ原料結晶１４を入れた。本実施例ではＧａＡｓ原料結晶１４としてアンドープのＧａＡｓ多結晶を用いた。なお、ＧａＡｓ半導体基板１２、およびＧａＡｓ原料結晶１４は成長用カーボンボート２０内に設置前に、通常行われているエッチングおよび洗浄等の方法で前処理してある。

また、Ｇａ−Ａｓ−Ｇｅ成長用溶液１３は、成長温度でＧａＡｓ溶質をＧａ溶媒に飽和溶解させたものに両性不純物であるＧｅを適量添加したものでよいが、本実施例ではＧａ−Ａｓ−Ｇｅ三元状態図をもとに、９００℃で飽和溶液となるように調整した。具体的には、Ｇａ（純度：６Ｎ）を１５ｇ、ＧａＡｓ多結晶（純度：６Ｎ）を２．４ｇ、Ｇｅ（純度：６Ｎ）を２．０ｇそれぞれ秤量した後、エッチング、洗浄、乾燥処理したものを石英アンプルに真空封じして、９５０℃に加熱し、当該溶液の組成が十分均一になるように攪拌混合した後、室温まで急冷した。そして、石英アンプルから取り出して、Ｇａ−Ａｓ−Ｇｅ成長用溶液１３として、図１に示すように、成長用カーボンボート２０のホルダー部１８に設けた溶液溜内に設置した。

図２は、本発明の実施例を示すＧｅドープｐ型ＧａＡｓ層のエピタキシャル成長に用いた温度プログラムの一例を示す図である。

この図に示すように、電気炉を用いて９００℃に昇温後、その温度で３時間保持して、Ｇａ−Ａｓ−Ｇｅ成長用溶液１３がその温度で十分飽和状態に達した後、冷却速度０．１℃／分で徐冷し、３℃冷却したところで石英操作棒１６を操作してスライダー１１を動かし、ＧａＡｓ半導体基板１２を、その下面全体がホルダー部１８に設けた溶液溜内のＧａ−Ａｓ−Ｇｅ成長用溶液１３の上面に接触する位置に移動し、ＧａＡｓ半導体基板１２の下面へのＧａＡｓのエピタキシャル成長を開始した。そして、６００℃まで徐冷を行った後、スライダー１１を動かしてＧａＡｓ半導体基板１２とＧａ−Ａｓ−Ｇｅ成長用溶液１３とを切り離してＧａＡｓのエピタキシャル成長を終了させた。

以上に述べた方法で、液相エピタキシャル成長法により、半絶縁性ＧａＡｓ半導体基板１２上にｐ型不純物としてＧｅを高濃度にドープした厚さ３５０μｍのＧａＡｓ層を成長させることができた。ｖａｎ ｄｅｒ Ｐａｕｗ法に基づくＨａｌｌ効果の測定から、得られたｐ型ＧａＡｓ成長層の正孔濃度は約１×１０¹⁹ｃｍ^-3で、トンネルダイオードの製作に対して十分高い正孔濃度であることが分かった。また、成長方向に沿って、拡がり抵抗分布を測定し、その正孔濃度分布を調べたところ、正孔濃度分布は成長方向に対して一様であった。

さらに、Ｘ線回折法を用いて、成長前の不純物無添加のＧａＡｓ半導体基板とＧｅを高濃度ドープしたＧａＡｓエピタキシャル成長層との格子定数差を評価した。評価に用いたＸ線回折装置は回転陰極を用いた高輝度のＸ線源から出たＸ線ビームを、４結晶モノクロメータで回折して測定試料に照射する方法をとっており、ビームの拡がりが非常に小さく極めて平行なＸ線束を測定試料に照射できる。そのため試料結晶の小さな格子定数差によるＢｒａｇｇ角の差を検出できるので、相対的であるが、基板と成長層の格子定数の差を精密に測定できる。

図３は上記したＸ線回折装置を用いてＧａＡｓ半導体基板とＧｅを高濃度ドープしたＧａＡｓエピタキシャル成長層との格子定数差を評価したものである。なお、図３では、測定において基板及び成長層ともに厚さが厚いので、表面からのＸ線の入射が困難なため、試料を斜めに研磨して基板と成長層の界面を出した上で、基板と成長層の両方にＸ線が入射できるようにして測定した。この図に示すように、ピークは１つしか観察されず、その半値幅も１２．４９秒と狭い。これは、後述の図４と比較すると、ＧａＡｓ半導体基板とＧｅを高濃度ドープしたＧａＡｓエピタキシャル成長層との格子定数が差が殆ど無いことを示している。

図４は比較のために成長前の不純物無添加のＧａＡｓ半導体基板のＸ線ロッキングカーブを示す。これによれば、ロッキングカーブの半値幅が９．５８秒と非常にシャープなピークが観察された。

この図４と、図３に示したＧｅを高濃度ドープしたＧａＡｓエピタキシャル成長層と基板の両方からのＸ線ロッキングカーブを比較することにより、不純物無添加の基板とＧｅを高濃度ドープしたＧａＡｓエピタキシャル成長層との格子定数差が極めて小さく、また成長後の基板と成長層の両方の結晶性が良いことがわかった。

以上に述べたように、液相エピタキシャル成長で得られたｐ型エピタキシャル成長層は十分厚いので、適当な厚み、例えば１５０μｍを残して研磨により除去し、その表面を鏡面に研磨し、さらに適当な方法でエッチングして機械加工により結晶欠陥を取り除いて、例えば次項（２）のトンネルダイオードの製造工程断面図の図５（ａ）に示すように、ＧａＡｓ半導体基板１上にトンネルダイオードの製作に必要なＧｅを高濃度ドープしたｐ型エピタキシャル成長層２を得ることができた。
（２）次に、格子整合トンネルダイオードの製作について図５を参照しながら説明する。

（２−１）上記（１）で述べたごとくＧａＡｓ半導体基板１上に液相エピタキシャル法で成長したｐ型エピタキシャル成長層（ｐ型ＧａＡｓ層）２の表面に、プラズマＣＶＤ法などにより、図５（ｂ）に示すように、窒化シリコン膜（ＳｉＮ_x ）などを堆積被覆させて結晶成長防止膜３を形成する。

（２−２）次に、図５（ｃ）に示すように、結晶成長防止膜３上にポジまたはネガのフォトレジスト膜４を塗布する。

（２−３）このフォトレジスト膜４上にマスク乾板（図示なし）を乗せて露光する。マスク乾板は、フォトレジスト膜４の一部が窓として除去されるようなパターンを有する。例えば、トンネルダイオードの接合面積をきめる窓５とｐ−ＧａＡｓ領域にオーム性接触を形成するための窓６を有するパターンを形成する。ここで窓５及び窓６の面積と形状、ならびに窓５と窓６の相互間の間隔は、デバイスの性能を考慮して適宜選んでよい。一例を挙げれば、本実施例においては窓５の形状を直径１０μｍの円形、窓６の大きさと形状を一辺が２０μｍの正方形、窓５と窓６の相互間の距離を５０μｍとしている。次いで、露光されたフォトレジスト膜４をＡＺディベロッパーなどの現像液を用いて現像する。そして、上述のパターンを有するフォトレジスト膜４を結晶成長防止膜３上に残す。次に、リアクティブイオンエッチング法などにより、フォトレジスト膜４のパターンに従って、フォトレジスト膜４と結晶成長防止膜３の一部をエッチング除去する。このエッチング除去により、図５（ｄ）に示すように、結晶成長防止膜３の下のｐ型ＧａＡｓ層２が露出する。

（２−４）次に、図５（ｅ）に示すように、アセトンなどを用いてフォトレジスト膜４を除去する。

（２−５）この上に、Ａｌ等で作製したマスク乾板（図示なし）を乗せ、図５（ｆ）に示すように、露出させたｐ型ＧａＡｓ層２上に１２．５重量パーセントのＧｅを含む組成のＡｕ−Ｇｅ合金膜７を蒸着する。マスク乾板は、窓５のみにＡｕ−Ｇｅ合金膜７を蒸着させ得るようなパターンを有する。

（２−６）大気中で温度４５０℃まで急熱し、その後急冷する。このプロセスにはいろいろ方法があるが、その一つとして温度４５０℃に加熱したホットプレートに試料を１〜５分程度のせ、その後当該試料をホットプレートからおろし、温度を室温にもどすだけで実現できる。このプロセスにより、図５（ｇ）に示すように、ｐ型ＧａＡｓ層２の一部がｎ型ＧａＡｓ層８に変換され、ｐｎ接合が形成され、格子整合トンネルダイオードが作製される。このプロセスでｎ型に変換されたＧｅドープＧａＡｓは電子濃度が（１〜３）×１０¹⁹ｃｍ^-3程度でトンネルダイオードを製作するのに十分な濃度である。また、このようにＧｅを高濃度ドープしても格子定数が変化しないため、ｐ型ＧａＡｓ層２とｎ型ＧａＡｓ層８の格子定数を一致させることができる。

（２−７）この上にＡｌ等で作製したマスク乾板（図示なし）を乗せ、図５（ｈ）に示すように、露出させたｐ型ＧａＡｓ層２上にＺｎ−Ｎｉ−Ａｕ（亜鉛−ニッケル−金）合金９を蒸着する。マスク乾板は、窓６のみにＺｎ−Ｎｉ−Ａｕ合金９を蒸着させ得るようなパターンを有する。そして、後熱処理によりｐ型ＧａＡｓ層２とＺｎ−Ｎｉ−Ａｕ合金９との間にオーム性接触電極が形成される。このようにして、図６に示すようなＧａＡｓ格子整合トンネルダイオードが製作できる。

図６は上記の手順で製作したＧａＡｓ格子整合トンネルダイオードを動作させるための結線の一例を示すもので、ｐ型ＧａＡｓ層２がプラス、ｎ型ＧａＡｓ層８がマイナスとなるように直流電圧を印加し、トンネル特性を測定する。なお、１０は直流電源である。

図７は試作したＧａＡｓ格子整合トンネルダイオードの室温における電流−電圧特性の一例を示す図である。なお、この試料を製作するときに用いた窓５の形状は直径１０μｍの円形であった。

この図から、試作したＧａＡｓ格子整合トンネルダイオードの電流−電圧特性は電圧０．１Ｖから電圧０．６Ｖまでの範囲でトンネルダイオード特有の典型的な負性コンダクタンス領域をもつことがわかる。また、ピーク点の電流は０．４Ａ、またバレー点の電流は０．０２Ａ、電圧は０．６２Ｖであった。

図８は本発明の第２実施例を示す格子整合トンネルダイオードの製造工程断面図であり、ＧａＡｓ格子整合トンネルダイオードの製作プロセスでモノクロルベンゼン膜を用いたものである。
（１）まず、図８（ａ）に示すように、ＧａＡｓ半導体基板２１上に液相エピタキシャル法で成長したｐ型ＧａＡｓ層２２を形成する。
（２）次に、図８（ｂ）に示すように、このｐ型ＧａＡｓ層２２の表面に、ポジまたはネガのフォトレジスト膜２３を塗布する。
（３）次に、図８（ｃ）に示すように、このフォトレジスト膜２３上にモノクロルベンゼン膜２４を形成する。
（４）次に、マスク乾板（図示なし）を乗せて露光する。マスク乾板はモノクロルベンゼン膜２４、およびフォトレジスト膜２３の一部が窓として除去されるようなパターンを有する。例えば、トンネルダイオードの接合面積をきめる窓２５とｐ−ＧａＡｓ領域にオーム性接触を形成するための窓２６を有するパターンを形成する。露光されたフォトレジスト膜２３をＡＺディベロッパーなどの現像液を用いて現像すると、図８（ｄ）に示すように、窓２５と２６が形成される。
（５）この上に、Ａｌ等で作製したマスクを乗せ、図８（ｅ）に示すように、露出させたｐ型ＧａＡｓ層２２上に１２．５重量パーセントのＧｅを含む組成のＡｕ−Ｇｅ合金膜２７を蒸着する。マスク乾板は、窓２５のみにＡｕ−Ｇｅ合金膜２７を蒸着させ得るようなパターンを有する。
（６）大気中で温度４５０℃まで急熱し、その後急冷する。このプロセスにより、図８（ｆ）に示すように、ｐ型ＧａＡｓ層２２の一部がｎ型ＧａＡｓ層２８に変換され、ｐｎ接合が形成され、格子整合トンネルダイオードが作製される。このプロセスでｎ型に変換されたＧｅドープＧａＡｓは電子濃度が（１〜３）×１０¹⁹ｃｍ^-3程度で格子整合トンネルダイオードを製作するのに十分な濃度である。また、このようにＧｅを高濃度ドープしても格子定数が変化しないため、ｐ型ＧａＡｓ層２２とｎ型ＧａＡｓ層２８の格子定数を一致させることができる。
（７）この上にＡｌ等で作製したマスク乾板（図示なし）を乗せ、図８（ｇ）に示すように、露出させたｐ型ＧａＡｓ層２２上にＺｎ−Ｎｉ−Ａｕ合金２９を蒸着する。マスク乾板は、窓２６のみにＺｎ−Ｎｉ−Ａｕ合金２９を蒸着させ得るようなパターンを有する。そして、後熱処理によりｐ型ＧａＡｓ層２２とＺｎ−Ｎｉ−Ａｕ合金２９との間にオーム性接触電極が形成される。

このようにして、ＧａＡｓトンネルダイオードが製作できる。
（８）次に、図８（ｈ）に示すように、モノクロルベンゼン膜２４およびフォトレジスト膜２３の両者を除去し、ＧａＡｓ格子整合トンネルダイオードの製作を終了する。

本発明の第３実施例として、ＧａＰ半導体基板を用いたトンネルダイオードの製作について述べる。

Ｓｉの四面体配位共有結合半径は１．１７Åであり、Ｇａの値１．２６Åよりも小さく、Ｐ（リン）の値１．１０Åよりも大きいため、ＧａＰにＳｉを高ドープしても格子定数の変化は小さい。そこで、ＧａＰに添加するＩＶ族の両性不純物としてＳｉを選び、液相エピタキシャル成長法を用いて適当な面方位、例えば（１００）面方位をもつｐ型ＧａＰ基板上に、高濃度にアクセプタを含むｐ型層を成長させる。成長には、ＧａＡｓ半導体基板上にＧｅドープｐ型層をエピタキシャル成長させる場合と同様に図１に示す装置を用いた。

Ｓｉドープｐ型ＧａＰエピタキシャル成長の概略について説明する。

図９は本発明の第３実施例を示す液層エピタキシャル成長法によりＳｉドープしたＧａＰ層を成長するために用いた成長装置の主要部の一例を示す断面模式図である。

この実施例においては、図１のＧａＡｓ半導体基板１２に替えてＧａＰ半導体基板３１、Ｇａ−Ａｓ−Ｇｅ成長溶液１３に替えてＧａ−Ｐ−Ｓｉ成長用溶液３３、飽和補償用のＧａＡｓ原料結晶１４に替えて飽和補償用のＧａＰ原料結晶３４、例えば不純物無添加のＧａＰ原料結晶を設置する。その他は図１と同様であるため、図１と同様の符号を用いた。

次に、Ｓｉドープｐ型ＧａＰ層のエピタキシャル成長の手順を簡単に説明する。ＧａＰ半導体基板３１、およびＧａＰ原料結晶３４は成長用カーボンボート２０内に設置前に、通常行われているエッチングおよび洗浄等の方法で前処理してある。また、Ｇａ−Ｐ−Ｓｉ成長溶液３３は９００℃で飽和溶液となるように調整した。具体的には重量比でＧａ（純度：６Ｎ）が１５ｇ、ＧａＰ多結晶（純度：６Ｎ）が０．４ｇ、Ｓｉ（純度：６Ｎ）が０．２ｇの割合になるようそれぞれ秤量した後、エッチング、洗浄、乾燥処理したものを石英アンプルに真空封じし、９５０℃に加熱し、当該溶液の組成が十分均一になるように攪拌混合した後、室温まで急冷した。そして、均質化されたＧａ−Ｐ−Ｓｉ合金をアンプルから取り出し、その中から成長に必要な量、例えば２０ｇのＧａ−Ｐ−Ｓｉ合金を成長用溶液３３として、図９に示すようにカーボンボート２０のホルダー部１８の所定のところに設置した。

Ｓｉドープｐ型ＧａＰ層のエピタキシャル成長に用いた温度プログラムはＧａＡｓ成長用に用いたものとほぼ同様である。すなわち、電気炉を用いて９００℃に昇温後、その温度で３時間保持して、Ｇａ−Ｐ−Ｓｉ成長用溶液３３がその温度で十分飽和状態に達した後、冷却速度０．５℃／分で徐冷し、３℃冷却したところで石英操作棒１６を操作してスライダー１１を動かし、ＧａＰ半導体基板３１をその下面全体がＧａ−Ｐ−Ｓｉ成長用溶液３３の上面に接触する位置に移動し、ＧａＰ半導体基板３１の下面へのＧａＰのエピタキシャル成長を開始した。そして、７８０℃まで徐冷を行った後、スライダー１１を動かしてＧａＰ半導体基板３１とＧａ−Ｐ−Ｓｉ成長用溶液３３とを切り離してＧａＰのエピタキシャル成長を終了させた。

以上に述べたように、液相エピタキシャル成長法により、ｐ型ＧａＰ半導体基板３１上にｐ型不純物としてＳｉを高濃度にドープした厚さ３０μｍのｐ型ＧａＰ層を成長させることができた。ｖａｎ ｄｅｒ Ｐａｕｗ法に基づくＨａｌｌ効果の測定から、得られたｐ型ＧａＰ成長層の正孔濃度は約１×１０¹⁹ｃｍ^-3程度で、トンネルダイオードの製作に対して十分高い正孔濃度であった。また、その正孔濃度分布は成長方向に対して一様であった。

本実施例でも第１実施例と同様に４結晶モノクロメータを用いたＸ線回折装置を用いて、ＧａＰ半導体基板とエピタキシャル成長層との格子定数差が極めて小さいことを確認した。

以上に述べたＳｉ高濃度ドープｐ型半導体エピタキシャル成長層を用いてＧａＰトンネルダイオードを製作できる。ｐ型ＧａＰ半導体エピタキシャル成長層の厚みは第１実施例で述べたＧａＡｓの場合と比べ薄いので、成長層表面をケミカルポリッシュ、エッチング、洗浄、乾燥したものを用いた。ＧａＰトンネルダイオードの製作プロセスは、ｐｎ接合を製作するためにＡｕ−Ｓｉ（共晶成分：金に３．１６重量パーセントのＳｉを含む）合金を蒸着し、適当な温度、例えば５５０℃で熱処理することにより、ｐ型ＧａＰ層の一部をｎ型ＧａＰ層に変換する点を除けば、第１実施例及び第２実施例の場合と同様である。

そしてＳｉ高濃度トープｐ型ＧａＰに上記のようにＡｕ−Ｓｉ合金を蒸着後合金することにより、当該Ｓｉ高濃度ドープｐ型ＧａＰ層の一部をトンネル効果を引き起こすに十分なキャリヤー濃度である略１×１０¹⁹ｃｍ^-3程度の高濃度Ｓｉをドープしたｎ型領域に変換でき、ｐｎ接合を容易に形成してトンネルダイオードを製作できることは言うまでもない。もちろん、Ｓｉ高濃度ドープｐ型ＧａＰ領域へのオーム性接触電極はＺｎ−Ｎｉ−Ａｕ等を合金することにより容易に製作できる。

以上の実施例において、液相エピタキシャル成長法を用いて、ＧａＡｓ基板上に高濃度Ｇｅドープｐ型ＧａＡｓ層を成長し、その後成長層表面にＡｕ−Ｇｅを蒸着合金してｐｎ接合を製作する方法、あるいはＧａＰ基板上に高濃度のＳｉドープｐ型ＧａＰ層を成長し、その後Ａｕ−Ｓｉを蒸着合金してｐｎ接合を製作する方法によりトンネルダイオードを製作している。ＩＶ族の両性不純物原子は結晶のIII 族サイトに比べてＶ族サイト側に多く入りやすいから、所定のアクセプタ濃度を持つｐ型層をエピタキシャル成長させることができる。勿論、成長温度および冷却速度は適宜選ぶ必要がある。このようにして得られたｐ型層の表面に、III −Ｖ族化合物半導体の構成元素以外の成分からなる金属に両性不純物であるＩＶ族不純物を適量ドープした材料を蒸着し熱処理により合金することにより、ｎ型の再結晶層が得られる。その結果、急峻な不純物濃度分布をもつｐ⁺ ｎ⁺ 接合が製作できる。

勿論、上記の液相エピタキシャル成長法で成長したＩＶ族両性不純物ドープｐ型層の表面に、当該III −Ｖ族化合物半導体結晶の構成に関与する元素以外のＢｉ（ビスマス）等の成長層への偏析が少ない低融点金属に当該半導体溶質とＩＶ族の両性不純物を添加した成長溶液を用いて、液相エピタキシャル法によりｎ型層を成長することにより、ｐｎ接合を形成させてもよい。さらにまた、上記の液相エピタキシャル成長法で成長したＩＶ族両性不純物ドープｐ型層に対してｐｎ接合を形成するための両性不純物ドープのｎ型層は、イオン注入法、ハイドライドやクロライドを用いた気相成長法、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシャル法、ホットウォール成長法などの気相成長法で形成してもよい。特に、ハイドライトやクロライドを用いた気相成長法、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシャル法、ホットウォール成長法などの気相成長法では、III 族元素に比べてＶ族元素の解離圧が高いため、成長用基板に供給するIII 族分子に比べてＶ族分子の供給量（圧）を圧倒的に多く（高く）しないと成長が得られない。すなわち、気相成長法ではいわゆるＶ／III 比を大きくするため、ＩＶ族の両性不純物をドープした場合、当該不純物はIII −Ｖ族化合物結晶格子のIII 族サイト側に多く入り易く、そのためこれらの方法で成長したエピタキシャル成長層は多くの場合ｎ型となる。

本発明はこれに限らず、ＩｎＡｓやＧａＳｂ等の二元化合物半導体やＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＰ等の三元混晶半導体に適用してもよい。また、トンネルダイオードのデバイス構造として図６以外の構造、例えば、半導体基板１としてｐ型基板を用い、当該基板１側にオーム性接触電極を付けて電極９とし、当該電極９と電極８とをダイオードの２端子として用いてもよいことは明白である。

なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

本発明の格子整合トンネルダイオードの製造方法および格子整合トンネルダイオードは、１ＧＨｚから１００ＧＨｚ帯のマイクロ波周波数帯で動作する発振デバイスとして携帯電話等の無線通信分野のデバイスへの利用が可能である。

本発明の実施例を示す液層エピタキシャル成長法により、ＧｅドープＧａＡｓ層を成長するために用いた成長装置の主要部の一例の断面模式図である。 本発明の実施例を示すＧｅドープｐ型ＧａＡｓ層のエピタキシャル成長に用いた温度プログラムの一例を示す図である。 Ｘ線回折装置を用いてＧａＡｓ半導体基板とＧｅを高濃度ドープしたＧａＡｓエピタキシャル成長層との格子定数差を評価した図である。 比較のための成長前の不純物無添加のＧａＡｓ半導体基板のＸ線ロッキングカーブを示す図である。 本発明の第１実施例を示す格子整合トンネルダイオードの製造工程断面図である。 本発明によって製造された格子整合トンネルダイオードを動作させる結線の一例を示す図である。 試作したＧａＡｓトンネルダイオードの室温における電流−電圧特性の一例を示す図である。 本発明の第２実施例を示す格子整合トンネルダイオードの製造工程断面図である。 本発明の第３実施例を示す液層エピタキシャル成長法によりＳｉドープしたＧａＰ層を成長するために用いた成長装置の主要部の一例の断面模式図である。

符号の説明

１，１２，２１ ＧａＡｓ半導体基板
２，２２ ｐ型エピタキシャル成長層（ｐ型ＧａＡｓ層）
３ 結晶成長防止膜
４，２３ フォトレジスト膜
５，６，２５，２６ 窓
７，２７ Ａｕ−Ｇｅ合金膜
８，２８ ｎ型ＧａＡｓ層
９，２９ Ｚｎ−Ｎｉ−Ａｕ合金
１０ 直流電源
１１ カーボンボートのスライダー
１３ Ｇａ−Ａｓ−Ｇｅ成長用溶液
１４ 飽和補償用のＧａＡｓ原料結晶
１５ 石英管
１６ 石英製操作棒
１７ 温度を計測するサーモカップル
１８ カーボンボートのホルダー部
２０ カーボンボート
２４ モノクロルベンゼン膜
３１ ＧａＰ半導体基板
３３ Ｇａ−Ｐ−Ｓｉ成長用溶液
３４ 飽和補償用のＧａＰ原料結晶

Claims (5)

1. （ａ）二元または三元のIII −Ｖ族化合物半導体基板上にＩＶ族元素からなる両性不純物を添加することによりｐ型半導体層を形成する工程と、
   （ｂ）引き続いて前記ｐ型半導体層表面にIII −Ｖ族元素以外の成分からなる金属とＩＶ族元素からなる両性不純物を成分とする金属合金を同時蒸着する工程と、
   （ｃ）引き続いて熱処理する工程とを施し、当該ｐ型半導体層の一部をｎ型半導体層に変換してｐｎ接合を形成することを特徴とする格子整合トンネルダイオードの製造方法。
2. （ａ）III −Ｖ族化合物の一つであるＧａＡｓ半導体基板上にＩＶ族元素であるＧｅを不純物として添加してｐ型半導体層を形成する工程と、
   （ｂ）引き続いて当該ｐ型半導体層表面にＡｕ−Ｇｅ金属合金を蒸着する工程と、
   （ｃ）引き続いて熱処理する工程とを施し、当該ｐ型半導体層の一部をｎ型半導体層に変換することを特徴とする格子整合トンネルダイオードの製造方法。
3. （ａ）III −Ｖ族化合物の一つであるＧａＰ半導体基板上にＩＶ族元素であるＳｉを不純物として添加してｐ型半導体層を形成する工程と、
   （ｂ）引き続いて当該ｐ型半導体層表面にＡｕ−Ｓｉ金属合金を蒸着する工程と、
   （ｃ）引き続いて熱処理する工程とを施し、前記ｐ型半導体層の一部をｎ型半導体層に変換することを特徴とする格子整合トンネルダイオードの製造方法。
4. （ａ）二元または三元のIII −Ｖ族化合物半導体基板上にＩＶ族元素からなる両性不純物を添加することによりｐ型半導体層を形成する工程と、
   （ｂ）引き続いて前記ｐ型半導体層表面にＩＶ族元素からなる両性不純物を添加したｎ型半導体層を成長する工程により、
   （ｃ）ｐｎ接合を形成することを特徴とする格子整合トンネルダイオードの製造方法。
5. 請求項１〜４の何れか一項記載のトンネルダイオードの製造方法によって製造される格子整合トンネルダイオード。

Images