JPH04216693A - 自己安定化半導体回折格子の製作方法 - Google Patents
自己安定化半導体回折格子の製作方法Info
- Publication number
- JPH04216693A JPH04216693A JP3033933A JP3393391A JPH04216693A JP H04216693 A JPH04216693 A JP H04216693A JP 3033933 A JP3033933 A JP 3033933A JP 3393391 A JP3393391 A JP 3393391A JP H04216693 A JPH04216693 A JP H04216693A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- ingaasp
- diffraction grating
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000000087 stabilizing effect Effects 0.000 title 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 4
- 238000005253 cladding Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 240000002329 Inga feuillei Species 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/1228—DFB lasers with a complex coupled grating, e.g. gain or loss coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/095—Laser devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/119—Phosphides of gallium or indium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【技術分野】本発明は半導体プロセス、より具体的には
半導体回折格子(波型)のプロセスに係る。
半導体回折格子(波型)のプロセスに係る。
【0002】
【本発明の背景】半導体回折格子はそのような形状から
、光学フィルタ及び分布帰還(DFB)レーザにおいて
有用である。例えば、そのようなレーザにおいて、光の
帰還はレーザのエピタキシャル活性層(発光領域)に近
接したエピタキシャル(結晶)層として製作される半導
体回折格子層により得られる。
、光学フィルタ及び分布帰還(DFB)レーザにおいて
有用である。例えば、そのようなレーザにおいて、光の
帰還はレーザのエピタキシャル活性層(発光領域)に近
接したエピタキシャル(結晶)層として製作される半導
体回折格子層により得られる。
【0003】エレクトロニクス・レターズ(Elect
ronics Letters) 、第25巻、第3号
、220−221頁(1989年2月2日)に印刷され
たエイ・タケモト(A.Takemoto) らによる
“新しい製作技術により正確に制御された回折格子を有
する1−3μm分布帰還分布レーザダイオード”と題す
る論文には、インジウムリン(InP)を基本にしたレ
ーザが述べられており、その中にはInPの“障壁”(
スペーサ)層上のインジウム・ガリウムひ素リン(In
GaAsP)の連続した層をエピタキシャル成長するこ
とにより、回折格子が形成された。 障壁層はこのInGaAsP層をレーザの活性領域から
分離した。次に、波型のInGaAsP層を形成するた
め、障壁層まで下方に、溝がInGaAsP層中にエッ
チされた。次に、InPクラッド層を波型を保存する目
的で、波型InGaAsP層上に、有機金属化学気相堆
積(MOCVD)により、成長させた。しかし、このよ
うにして作られたレーザは、波型の劣化をこうむる。即
ち、InGaAsP層の波型頂上の鋭い角が丸くなり、
それらの結晶構造中に格子欠陥が生じる。従って、回折
格子及び活性領域間の光の結合が低下するとともに、レ
ーザデバイスの信頼性も下る。
ronics Letters) 、第25巻、第3号
、220−221頁(1989年2月2日)に印刷され
たエイ・タケモト(A.Takemoto) らによる
“新しい製作技術により正確に制御された回折格子を有
する1−3μm分布帰還分布レーザダイオード”と題す
る論文には、インジウムリン(InP)を基本にしたレ
ーザが述べられており、その中にはInPの“障壁”(
スペーサ)層上のインジウム・ガリウムひ素リン(In
GaAsP)の連続した層をエピタキシャル成長するこ
とにより、回折格子が形成された。 障壁層はこのInGaAsP層をレーザの活性領域から
分離した。次に、波型のInGaAsP層を形成するた
め、障壁層まで下方に、溝がInGaAsP層中にエッ
チされた。次に、InPクラッド層を波型を保存する目
的で、波型InGaAsP層上に、有機金属化学気相堆
積(MOCVD)により、成長させた。しかし、このよ
うにして作られたレーザは、波型の劣化をこうむる。即
ち、InGaAsP層の波型頂上の鋭い角が丸くなり、
それらの結晶構造中に格子欠陥が生じる。従って、回折
格子及び活性領域間の光の結合が低下するとともに、レ
ーザデバイスの信頼性も下る。
【0004】ジャーナル・オブ・クリスタル・グロウス
(Journal of Crystal Growt
h) 第93巻、365−369頁(1988)に発表
されたピー・ダステ(P.Daste)らによる“LP
−MOVPEによるGaInAsP/InP量子細線構
造の製作技術”と題する論文には、InPクラッド層の
エピタキシャル再成長中、線状(波型)活性層の保護の
ため、溝をエッチングする前に、(30nm)InGa
AsP活性層の最上部上に、比較的薄い(20nm)I
nP最上部層を成長させることが述べられている。再成
長はMOCVDあるいはハロゲン化物気相エピタキシー
(VPE)又は液相エピタキシー(LPE)のような他
のエピタキシャル成長法により行うことができる。その
ようなエピタキシャル再成長は、エピタキシャル再成長
したInPクラッド層の欠陥の増殖を防止するのに十分
高い温度、典型的な場合約600℃乃至650℃かそれ
以上の範囲の温度で行うのが有利である。これらの温度
において、ピー・ダステ(P.Daste)らが教えた
最上部層は、再成長InPクラッド層中の欠陥を防止し
ないことがわかった。レーザ動作中これらの欠陥は活性
層中に伝搬し、レーザ寿命を劣化させるため、それらは
望ましくない。
(Journal of Crystal Growt
h) 第93巻、365−369頁(1988)に発表
されたピー・ダステ(P.Daste)らによる“LP
−MOVPEによるGaInAsP/InP量子細線構
造の製作技術”と題する論文には、InPクラッド層の
エピタキシャル再成長中、線状(波型)活性層の保護の
ため、溝をエッチングする前に、(30nm)InGa
AsP活性層の最上部上に、比較的薄い(20nm)I
nP最上部層を成長させることが述べられている。再成
長はMOCVDあるいはハロゲン化物気相エピタキシー
(VPE)又は液相エピタキシー(LPE)のような他
のエピタキシャル成長法により行うことができる。その
ようなエピタキシャル再成長は、エピタキシャル再成長
したInPクラッド層の欠陥の増殖を防止するのに十分
高い温度、典型的な場合約600℃乃至650℃かそれ
以上の範囲の温度で行うのが有利である。これらの温度
において、ピー・ダステ(P.Daste)らが教えた
最上部層は、再成長InPクラッド層中の欠陥を防止し
ないことがわかった。レーザ動作中これらの欠陥は活性
層中に伝搬し、レーザ寿命を劣化させるため、それらは
望ましくない。
【0005】従って、波型四元InGaAsP層、例え
ば望ましい高品質(結晶欠陥)=元InPクラッド層の
その後のエピタキシャル成長に必要な比較的高温(約6
00乃至650℃以上)において安定なものを製作する
方法をもつことが望ましい。
ば望ましい高品質(結晶欠陥)=元InPクラッド層の
その後のエピタキシャル成長に必要な比較的高温(約6
00乃至650℃以上)において安定なものを製作する
方法をもつことが望ましい。
【0006】
【本発明の要約】本発明は自己安定化波型半導体層(半
導体回折格子)、即ちDFBレーザ用の二元半導体クラ
ッドのような残りの構造のためのエピタキシャル層を、
その後成長させるのに必要な比較的高い温度において安
定な層の製作方法を実現する。本発明は従来技術で用い
られた比較的薄い最上部層は、波型の劣化を防止するの
に十分厚くはないことを発見したことに基く。波型のこ
の劣化は、回折格子上にInPクラッドのその後のエピ
タキシャル成長に必要な比較的高い温度(約600乃至
650℃以上)において、InGaAsPの質量の移動
、従って場所から場所へのその化学組成の変化により恐
らく起る。
導体回折格子)、即ちDFBレーザ用の二元半導体クラ
ッドのような残りの構造のためのエピタキシャル層を、
その後成長させるのに必要な比較的高い温度において安
定な層の製作方法を実現する。本発明は従来技術で用い
られた比較的薄い最上部層は、波型の劣化を防止するの
に十分厚くはないことを発見したことに基く。波型のこ
の劣化は、回折格子上にInPクラッドのその後のエピ
タキシャル成長に必要な比較的高い温度(約600乃至
650℃以上)において、InGaAsPの質量の移動
、従って場所から場所へのその化学組成の変化により恐
らく起る。
【0007】本発明に従うと、半導体バッファ層上に配
置された二つの化学的に異なる半導体層を順次エピタキ
シャル成長させ、続いて最上部層と底部層の少くとも深
さの一部、好ましくは底部層全体、溝が(底部層の下に
配置された)バッファ層中に形成される所までも貫く溝
(開口)を形成することにより、好ましい自己安定回折
格子が実現される。次に、構造の残りの部分の結晶成長
を更に行う前に、十分高い温度まで、層は加熱され、そ
れによって最上部層の材料は質量移動を起し、底部層の
表面全体を最上部層の材料で埋め、そのため構造の残り
の部分を更にエピタキシャル成長させる間、底部層は安
定化される。“本質的に埋める”という言葉は、最上部
層の底が本質的にどこでも底部層の最上部上に配置され
、最上部層の底が底部層の最上部下に行く点が、底部層
の厚さの約30%以上にならないことを意味する。この
“埋込み”を実現するためには、溝が形成された後、加
熱前に最上部層中に置かれる材料の体積は、底部層中の
溝の体積(プラス、もしあるならばバッファ層中の溝の
体積)より大きい必要がある。波型の(望ましい)くり
返し周期を溝が占める回折格子層の約半分、即ち体積の
半分とすると、最上部層の厚さは底部層の厚さより大き
くすべきである。
置された二つの化学的に異なる半導体層を順次エピタキ
シャル成長させ、続いて最上部層と底部層の少くとも深
さの一部、好ましくは底部層全体、溝が(底部層の下に
配置された)バッファ層中に形成される所までも貫く溝
(開口)を形成することにより、好ましい自己安定回折
格子が実現される。次に、構造の残りの部分の結晶成長
を更に行う前に、十分高い温度まで、層は加熱され、そ
れによって最上部層の材料は質量移動を起し、底部層の
表面全体を最上部層の材料で埋め、そのため構造の残り
の部分を更にエピタキシャル成長させる間、底部層は安
定化される。“本質的に埋める”という言葉は、最上部
層の底が本質的にどこでも底部層の最上部上に配置され
、最上部層の底が底部層の最上部下に行く点が、底部層
の厚さの約30%以上にならないことを意味する。この
“埋込み”を実現するためには、溝が形成された後、加
熱前に最上部層中に置かれる材料の体積は、底部層中の
溝の体積(プラス、もしあるならばバッファ層中の溝の
体積)より大きい必要がある。波型の(望ましい)くり
返し周期を溝が占める回折格子層の約半分、即ち体積の
半分とすると、最上部層の厚さは底部層の厚さより大き
くすべきである。
【0008】特定の実施例において、レーザ構造用のD
FB回折格子は、InP基板上に製作される。基板の主
表面上に、二つの薄いエピタキシャル層、即ち四元In
GaAsP層とそれに続くInPの厚い埋込み層を成長
させる。回折格子用の溝がエッチされ、夫々の溝は両方
の層を貫く。得られる回折格子のストライプの夫々は、
InPのストライプにより被覆されたInGaAsPの
ストライプから成る。この構造は更に結晶成長を行う前
に加熱され、それにより四元のInGaAsPが質量移
動する機会をもつ前に、InPの埋込み層からInPが
質量移動し、従ってInPはその下の四元ストライプを
埋る。次に、埋込み層上に、更にInPを堆積させる。 その後のエピタキシャルプロセス中、InGaAsPが
劣化する前に、InPはInGaAsPを保持する。構
造の残りの部分をエピタキシャル成長する前に、InP
は四元InGaAsP中にはまり込む(埋る)。
FB回折格子は、InP基板上に製作される。基板の主
表面上に、二つの薄いエピタキシャル層、即ち四元In
GaAsP層とそれに続くInPの厚い埋込み層を成長
させる。回折格子用の溝がエッチされ、夫々の溝は両方
の層を貫く。得られる回折格子のストライプの夫々は、
InPのストライプにより被覆されたInGaAsPの
ストライプから成る。この構造は更に結晶成長を行う前
に加熱され、それにより四元のInGaAsPが質量移
動する機会をもつ前に、InPの埋込み層からInPが
質量移動し、従ってInPはその下の四元ストライプを
埋る。次に、埋込み層上に、更にInPを堆積させる。 その後のエピタキシャルプロセス中、InGaAsPが
劣化する前に、InPはInGaAsPを保持する。構
造の残りの部分をエピタキシャル成長する前に、InP
は四元InGaAsP中にはまり込む(埋る)。
【0009】
【詳細な記述】図1に示されるように、n形InP単結
晶半導体基体(基板)(9)の最上部表面上に、例えば
エピタキシャル反応容器中で、InPn形バッファ層(
10)、格子整合n形InGaAsP層(11)及びn
形InP層(12)をエピタキシャル成長させ、構造(
100)を形成する。InP層(12)の厚さは、典型
的な場合約70nmで、一方InGaAsP層(11)
のそれは約50nmである。典型的な場合、格子整合し
たInGaAsPは約1.1乃至1.3μmの真空波長
に対応したエネルギー禁制帯をもつ。
晶半導体基体(基板)(9)の最上部表面上に、例えば
エピタキシャル反応容器中で、InPn形バッファ層(
10)、格子整合n形InGaAsP層(11)及びn
形InP層(12)をエピタキシャル成長させ、構造(
100)を形成する。InP層(12)の厚さは、典型
的な場合約70nmで、一方InGaAsP層(11)
のそれは約50nmである。典型的な場合、格子整合し
たInGaAsPは約1.1乃至1.3μmの真空波長
に対応したエネルギー禁制帯をもつ。
【0010】次に、エピタキシャル反応容器の外で、選
択レジストマスク及びホログラフフォトレジストマスク
とそれに続く湿式エッチング又は反応性イオンエッチン
グのようなエッチングにより、溝(20)の回折格子パ
ターン(図2)が最上部表面中に形成され、構造(20
0)が形成される。典型的な場合、これらの溝(開口)
(20)は全て図の平面に垂直に走っている。溝(20
)は典型的な場合、層(12)を貫き(不連続な)In
P層(22)を形成し、InGaAsP層(11)を貫
き不連続なInGaAsP層(21)を形成するように
、全てを貫く。或いは(図示されていないが)溝(20
)は層(11)をすべて貫き、それによりバッファ層(
10)中に深い溝が形成される。好ましくは、溝をエッ
チングするためのマスクは、バッファ層(10)の最上
部表面の約半分が層(21)で被覆され、約半分に等し
い回折格子のくり返し周期となるように調整する。その
ような場合、二元InP層(12)の厚さは、四元層(
11)の厚さより大きいと有利である。
択レジストマスク及びホログラフフォトレジストマスク
とそれに続く湿式エッチング又は反応性イオンエッチン
グのようなエッチングにより、溝(20)の回折格子パ
ターン(図2)が最上部表面中に形成され、構造(20
0)が形成される。典型的な場合、これらの溝(開口)
(20)は全て図の平面に垂直に走っている。溝(20
)は典型的な場合、層(12)を貫き(不連続な)In
P層(22)を形成し、InGaAsP層(11)を貫
き不連続なInGaAsP層(21)を形成するように
、全てを貫く。或いは(図示されていないが)溝(20
)は層(11)をすべて貫き、それによりバッファ層(
10)中に深い溝が形成される。好ましくは、溝をエッ
チングするためのマスクは、バッファ層(10)の最上
部表面の約半分が層(21)で被覆され、約半分に等し
い回折格子のくり返し周期となるように調整する。その
ような場合、二元InP層(12)の厚さは、四元層(
11)の厚さより大きいと有利である。
【0011】図2に示されるように、当業者には周知で
あるが、用いるエッチング技術に依存して、層(21)
中にアンダーカットが生じる。いずれにしても、層(2
2)中に(エッチングの直後に)残っているInPの体
積は、InGaAsP層(21)(もしあるならば、そ
の中のアンダーカットと、もしあるならばバッファ層(
10)中の深い溝を含み)中の溝の体積より大きい。
あるが、用いるエッチング技術に依存して、層(21)
中にアンダーカットが生じる。いずれにしても、層(2
2)中に(エッチングの直後に)残っているInPの体
積は、InGaAsP層(21)(もしあるならば、そ
の中のアンダーカットと、もしあるならばバッファ層(
10)中の深い溝を含み)中の溝の体積より大きい。
【0012】次に、マスクを除去し、図3に示される構
造(300)を形成するため、構造(200)を加熱す
る。即ち、構造(200)はエピタキシャル反応容器内
で、H2 及びホスフィン(PH3 、5×10−4モ
ル分率)の雰囲気中において、約5分間約650乃至7
00℃といった十分な時間、十分な温度に加熱される。 それによって、(InP層(22)から)InPが質量
移動し、InGaAsP層(21)の予め露出された全
ての部分を被覆する。加熱の結果、InP層(32)の
最上部表面は滑らかになり、一方層(22)のInPは
層(21)を埋める。点線(30)は層(32)及びI
nP(10)が接触する部分を示す。
造(300)を形成するため、構造(200)を加熱す
る。即ち、構造(200)はエピタキシャル反応容器内
で、H2 及びホスフィン(PH3 、5×10−4モ
ル分率)の雰囲気中において、約5分間約650乃至7
00℃といった十分な時間、十分な温度に加熱される。 それによって、(InP層(22)から)InPが質量
移動し、InGaAsP層(21)の予め露出された全
ての部分を被覆する。加熱の結果、InP層(32)の
最上部表面は滑らかになり、一方層(22)のInPは
層(21)を埋める。点線(30)は層(32)及びI
nP(10)が接触する部分を示す。
【0013】レーザを形成するため、更にエピタキシャ
ル成長させる目的で、InP層(32)の表面はほぼ平
坦にするのが有利である。この目的のため、InP層(
32)の最上部表面上に更にn形InPをエピタキシャ
ル成長させ、その上に更にエピタキシャル成長させるた
め、ほぼ均一な厚さのInP層(42)を更に形成する
。次に、このInP層(42)の最上部表面上に、アン
ドープInGaAsP層(43)をエピタキシャル成長
させる。次に、p形InP層(44)及びp形InGa
AsP層(45)を順にエピタキシャル成長させる。 レーザを完成させるために、二酸化シリコンストライプ
をマスクとして用いて、メサ(図示されていない)をエ
ッチでき、それはp及びn−半絶縁性InPの電流阻止
層で満す。当業者には周知のように、構造全体は比較的
厚いエピタキシャルp形InP及び比較的薄いp+ I
nGaAsのエピタキシャル電極層(図示されていない
)で埋込むことができる。最後に、構造(400)の最
上部及び底部表面上に電極(図示されていない)を形成
するとともに、当業者には周知のように、単一の基板上
に作られている隣接したレーザ構造間に分離を形成する
か、物理的に分離することにより、レーザは完成する。
ル成長させる目的で、InP層(32)の表面はほぼ平
坦にするのが有利である。この目的のため、InP層(
32)の最上部表面上に更にn形InPをエピタキシャ
ル成長させ、その上に更にエピタキシャル成長させるた
め、ほぼ均一な厚さのInP層(42)を更に形成する
。次に、このInP層(42)の最上部表面上に、アン
ドープInGaAsP層(43)をエピタキシャル成長
させる。次に、p形InP層(44)及びp形InGa
AsP層(45)を順にエピタキシャル成長させる。 レーザを完成させるために、二酸化シリコンストライプ
をマスクとして用いて、メサ(図示されていない)をエ
ッチでき、それはp及びn−半絶縁性InPの電流阻止
層で満す。当業者には周知のように、構造全体は比較的
厚いエピタキシャルp形InP及び比較的薄いp+ I
nGaAsのエピタキシャル電極層(図示されていない
)で埋込むことができる。最後に、構造(400)の最
上部及び底部表面上に電極(図示されていない)を形成
するとともに、当業者には周知のように、単一の基板上
に作られている隣接したレーザ構造間に分離を形成する
か、物理的に分離することにより、レーザは完成する。
【0014】層(21、42、43、44)及び(45
)は夫々レーザ構造(400)用の回折格子、スペーサ
、活性、クラッド及びキャップ層として働くことができ
る。上で述べた全てのエピタキシャル成長工程は、例え
ばMOCVD、VPE又はLPEにより行うことができ
る。
)は夫々レーザ構造(400)用の回折格子、スペーサ
、活性、クラッド及びキャップ層として働くことができ
る。上で述べた全てのエピタキシャル成長工程は、例え
ばMOCVD、VPE又はLPEにより行うことができ
る。
【0015】典型的な実施例において、スペーサ層(4
2)は約0.1μmの厚さ、1立方センチメートル当り
約1E18のドーピングレベルを有し、活性層(43)
は約0.1μmの厚さ及び1立方センチメートル当り約
1E16のキャリヤ濃度を有し、クラッド層(44)は
約0.6μmの厚さ及び1立方センチメートル当り約2
E18のドーピングレベルを有し、キャップ層(45)
は約0.2μmの厚さ及び1立方センチメートル当り約
1E19のドーピングレベルを有する。
2)は約0.1μmの厚さ、1立方センチメートル当り
約1E18のドーピングレベルを有し、活性層(43)
は約0.1μmの厚さ及び1立方センチメートル当り約
1E16のキャリヤ濃度を有し、クラッド層(44)は
約0.6μmの厚さ及び1立方センチメートル当り約2
E18のドーピングレベルを有し、キャップ層(45)
は約0.2μmの厚さ及び1立方センチメートル当り約
1E19のドーピングレベルを有する。
【0016】もう1つの実施例(図5及び6)に従うと
、回折格子は活性層の下ではなく、上に作られる。この
ようにすると、必要ならばInP層(42)(図4)の
厚さのわずかな不確定さや不均一さが避けられる。図5
に示されるように、そのような回折格子を製作するため
に、構造(500)はn形基板(9)、n形バッファ層
(10)、n形InGaAsP活性層(43)、100
乃至200nm厚のp形InPスペーサ層(52)、3
0乃至100nm厚のp形InGaAsP回折格子プリ
カーサ層(53)及び60乃至120nm厚のp形In
P埋込み層(54)を含むように作られる。図1−図4
中のものと同じ又は同様である図5及び図6中の要素は
、同じ参照数字がつけてある。全ての寸法は、概数であ
る。しかし、いずれの場合も、InP埋込み層(54)
は回折格子プリカーサ層(53)より厚いと有利である
。
、回折格子は活性層の下ではなく、上に作られる。この
ようにすると、必要ならばInP層(42)(図4)の
厚さのわずかな不確定さや不均一さが避けられる。図5
に示されるように、そのような回折格子を製作するため
に、構造(500)はn形基板(9)、n形バッファ層
(10)、n形InGaAsP活性層(43)、100
乃至200nm厚のp形InPスペーサ層(52)、3
0乃至100nm厚のp形InGaAsP回折格子プリ
カーサ層(53)及び60乃至120nm厚のp形In
P埋込み層(54)を含むように作られる。図1−図4
中のものと同じ又は同様である図5及び図6中の要素は
、同じ参照数字がつけてある。全ての寸法は、概数であ
る。しかし、いずれの場合も、InP埋込み層(54)
は回折格子プリカーサ層(53)より厚いと有利である
。
【0017】選択マスク及びエッチングにより、InG
aAsP回折格子層(63)(図6)を形成するために
、埋込み層(54)及び回折格子プリカーサ層(53)
を貫いて、スペーサ層(52)まで溝がエッチされる。 マスクを除去し、構造は約650乃至700℃の範囲の
温度まで加熱され、それによってInP埋込み層(54
)はInPでInGaAsP回折格子層(63)を埋め
る。
aAsP回折格子層(63)(図6)を形成するために
、埋込み層(54)及び回折格子プリカーサ層(53)
を貫いて、スペーサ層(52)まで溝がエッチされる。 マスクを除去し、構造は約650乃至700℃の範囲の
温度まで加熱され、それによってInP埋込み層(54
)はInPでInGaAsP回折格子層(63)を埋め
る。
【0018】次に(図6)、典型的な場合約0.8μm
厚のInPクラッド層(64)を形成するために、In
P埋込み層の残りの表面上に、更にp形InPを成長さ
せる。次に、典型的な場合約0.12μmの厚さをもつ
p形InGaAsPキャップ層(65)を、クラッド層
(64)の最上部表面上に形成し、(基本的な)レーザ
構造(600)を形成する。レーザを完成させるために
、二酸化シリコンストライプをマスクとして使って、メ
サ(図示されていない)をエッチでき、それはp−及び
n−半絶縁性InPの電流阻止層で満すことができる。 最後に、当業者には周知のように、構造全体を、比較的
厚いエピタキシャルp形InPと比較的薄いp+ In
GaAsのエピタキシャル電極層(図示されていない)
で埋ることができる。次に、回折格子(63)のストラ
イプと平行に走る電極ストライプ(図示されていない)
を、当業者には周知のように、得られるレーザ構造の最
上部及び底部表面上に、堆積させることができる。
厚のInPクラッド層(64)を形成するために、In
P埋込み層の残りの表面上に、更にp形InPを成長さ
せる。次に、典型的な場合約0.12μmの厚さをもつ
p形InGaAsPキャップ層(65)を、クラッド層
(64)の最上部表面上に形成し、(基本的な)レーザ
構造(600)を形成する。レーザを完成させるために
、二酸化シリコンストライプをマスクとして使って、メ
サ(図示されていない)をエッチでき、それはp−及び
n−半絶縁性InPの電流阻止層で満すことができる。 最後に、当業者には周知のように、構造全体を、比較的
厚いエピタキシャルp形InPと比較的薄いp+ In
GaAsのエピタキシャル電極層(図示されていない)
で埋ることができる。次に、回折格子(63)のストラ
イプと平行に走る電極ストライプ(図示されていない)
を、当業者には周知のように、得られるレーザ構造の最
上部及び底部表面上に、堆積させることができる。
【0019】本発明について、具体的な実施例を参照し
ながら詳細に述べたが、本発明の視野を離れることなく
、各種の修正をすることができる。例えば、InPバッ
ファ又は基板層上に、InGaAsP(λ=1.3μm
)活性層、InGaAsP(λ=1.1μm)回折格子
(プリカーサ)層、InP埋込み層を順次成長させ、次
にInP埋込み層とInGaAsP回折格子層を貫いて
開孔を形成し、続いて質量移動によりInPでInGa
AsP回折格子層を埋込むため構造を加熱し、それによ
って回折格子層を活性層と接触させる。
ながら詳細に述べたが、本発明の視野を離れることなく
、各種の修正をすることができる。例えば、InPバッ
ファ又は基板層上に、InGaAsP(λ=1.3μm
)活性層、InGaAsP(λ=1.1μm)回折格子
(プリカーサ)層、InP埋込み層を順次成長させ、次
にInP埋込み層とInGaAsP回折格子層を貫いて
開孔を形成し、続いて質量移動によりInPでInGa
AsP回折格子層を埋込むため構造を加熱し、それによ
って回折格子層を活性層と接触させる。
【図1】本発明の一実施例に従い製作される回折格子を
有する半導体レーザの工程1の断面図である。
有する半導体レーザの工程1の断面図である。
【図2】本発明の一実施例に従い製作される回折格子を
有する半導体レーザの工程2の断面図である。
有する半導体レーザの工程2の断面図である。
【図3】本発明の一実施例に従い製作される回折格子を
有する半導体レーザの工程3の断面図である。
有する半導体レーザの工程3の断面図である。
【図4】本発明の一実施例に従い製作される回折格子を
有する半導体レーザの工程4の断面図である。
有する半導体レーザの工程4の断面図である。
【図5】本発明の別の実施例に従い製作される回折格子
を有する半導体レーザの工程1の断面図である。
を有する半導体レーザの工程1の断面図である。
【図6】本発明の別の実施例に従い製作される回折格子
を有する半導体レーザの工程2の断面図である。
を有する半導体レーザの工程2の断面図である。
9 InP単結晶半導体基体
10 バッファ層
11 InGaAsP層、四元層、層12 InP
層 20 溝 21 InGaAsP層、層 22 層 30 点線 32 InP層 42 InP層 43 InGaAsP層 44 InP層 45 InGaAsP層 52 スペーサ層 53 回折格子プリカーサ層 54 埋込み層 63 回折格子層、回折格子 64 クラッド層 65 キャップ層 100 構造 200 構造 300 構造 400 構造、レーザ構造 500 構造 600 レーザ構造
層 20 溝 21 InGaAsP層、層 22 層 30 点線 32 InP層 42 InP層 43 InGaAsP層 44 InP層 45 InGaAsP層 52 スペーサ層 53 回折格子プリカーサ層 54 埋込み層 63 回折格子層、回折格子 64 クラッド層 65 キャップ層 100 構造 200 構造 300 構造 400 構造、レーザ構造 500 構造 600 レーザ構造
Claims (10)
- 【請求項1】 第1の半導体材料の第1の層(10)
の最上部主表面上に、第2の半導体材料の第2の層(1
1)を成長させる工程;第2の半導体材料の第2の層(
12)上に、第3の半導体材料の第3の層を成長させる
工程;複数の溝(20)を形成し、そのそれぞれが第3
の層と第2の層の厚さの少くとも一部を貫く工程を含む
半導体回折格子(21、63)を含むデバイス(300
、600)の製作方法において、第3の層(12)の厚
さは十分厚く、溝が形成された後、第3の層(22)中
の第3の材料の体積は、第2の層(21)中の溝(20
)の体積プラス第1の層(10)中の溝の体積より大き
く、第3の層の第3の材料の質量移動が生じるのに十分
な温度まで、第1、第2及び第3の層を加熱し、それに
よって第2の層中の溝の表面全体及び第1の層中の溝の
いずれの表面も、第3の材料によって本質的に埋込まれ
ることを特徴とする方法。 - 【請求項2】 第3の層は第2の層より大きな厚さを
もつことを更に特徴とする請求項1記載の方法。 - 【請求項3】 溝の夫々は第2の層の厚さ全体を貫く
ことを更に特徴とする請求項1又は2記載の方法。 - 【請求項4】 第2の材料は本質的にインジウム・ガ
リウムひ素リンであることを更に特徴とする請求項1又
は2記載の方法。 - 【請求項5】 第3の材料は本質的にインジウムリン
であることを更に特徴とする請求項3記載の方法。 - 【請求項6】 第3の材料は本質的にインジウムリン
であることを更に特徴とする請求項1又は2記載の方法
。 - 【請求項7】 第2の材料は本質的にインジウム・ガ
リウムひ素リンであることを更に特徴とする請求項1又
は2記載の方法。 - 【請求項8】 請求項1又は2に記載された工程に続
き、第3の層の表面上に、第3の材料のもう1つの層を
成長させることを含む半導体レーザの製作方法。 - 【請求項9】 第3の材料はInPである請求項8記
載の方法。 - 【請求項10】第1の材料はInPである請求項9記載
の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US486,577 | 1990-02-28 | ||
US07/486,577 US5023198A (en) | 1990-02-28 | 1990-02-28 | Method for fabricating self-stabilized semiconductor gratings |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04216693A true JPH04216693A (ja) | 1992-08-06 |
Family
ID=23932429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3033933A Pending JPH04216693A (ja) | 1990-02-28 | 1991-02-28 | 自己安定化半導体回折格子の製作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5023198A (ja) |
EP (1) | EP0444350B1 (ja) |
JP (1) | JPH04216693A (ja) |
DE (1) | DE69020717T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376338B2 (en) * | 1998-05-13 | 2002-04-23 | Fujitsu Limited | Manufacturing method of a semiconductor device having a diffraction grating |
JP2009252802A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088394B2 (ja) * | 1989-06-30 | 1996-01-29 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
JP2982422B2 (ja) * | 1991-09-20 | 1999-11-22 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
JPH05152677A (ja) * | 1991-11-28 | 1993-06-18 | Nec Corp | 半導体レーザ装置 |
US5208824A (en) * | 1991-12-12 | 1993-05-04 | At&T Bell Laboratories | Article comprising a DFB semiconductor laser |
US5362675A (en) * | 1991-12-24 | 1994-11-08 | Samsung Electronics Co., Ltd. | Manufacturing method of laser diode and laser diode array |
US5323266A (en) * | 1993-02-26 | 1994-06-21 | United States Of America As Represented By The Secretary Of The Air Force | Electroformed buried gratings for high-power shared aperture systems |
US5319666A (en) * | 1993-04-07 | 1994-06-07 | At&T Bell Laboratories | Article comprising a distributed feedback laser |
EP0627799B1 (en) * | 1993-06-04 | 1997-10-08 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device with third cladding layer |
US6285698B1 (en) | 1998-09-25 | 2001-09-04 | Xerox Corporation | MOCVD growth of InGaN quantum well laser structures on a grooved lower waveguiding layer |
DE10200360B4 (de) * | 2002-01-08 | 2004-01-08 | Forschungsverbund Berlin E.V. | Verfahren zur Herstellung eines Braggschen Gitters in einer Halbleiterschichtenfolge mittels Ätzen und Halbleiterbauelement |
JP2004119467A (ja) * | 2002-09-24 | 2004-04-15 | Mitsubishi Electric Corp | 半導体レーザ装置 |
EP1645893A1 (de) * | 2004-10-08 | 2006-04-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Beugungsgitter für elektromagnetische Strahlung sowie Verfahren zur Herstellung |
US10591651B2 (en) * | 2005-09-30 | 2020-03-17 | Hiperscan Gmbh | Micro-optical electromagnetic radiation diffraction grating and method for manufacture |
JP2008288284A (ja) * | 2007-05-15 | 2008-11-27 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
CN106410606B (zh) * | 2016-07-01 | 2018-03-06 | 苏州全磊光电有限公司 | 一种dfb激光器的外延结构及其制备方法 |
CN113937616B (zh) * | 2021-09-26 | 2023-03-07 | 中国科学院长春光学精密机械与物理研究所 | 半导体激光器阵列、半导体激光器单管及其制备方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5946083A (ja) * | 1982-09-09 | 1984-03-15 | Nippon Telegr & Teleph Corp <Ntt> | 周期構造を有する半導体レ−ザの製法 |
JPS59127891A (ja) * | 1983-01-11 | 1984-07-23 | Nec Corp | 分布帰還型半導体レ−ザの製造方法 |
JPS6065588A (ja) * | 1983-09-21 | 1985-04-15 | Agency Of Ind Science & Technol | 半導体レ−ザの製造方法 |
US4786951A (en) * | 1985-02-12 | 1988-11-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor optical element and a process for producing the same |
JPS624386A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
JPS62163385A (ja) * | 1986-01-14 | 1987-07-20 | Sony Corp | 分布帰還型半導体レ−ザの製造方法 |
JPS62189785A (ja) * | 1986-02-17 | 1987-08-19 | Kokusai Denshin Denwa Co Ltd <Kdd> | 分布ブラツグ反射器を有する半導体装置 |
JPH07105553B2 (ja) * | 1986-06-17 | 1995-11-13 | ソニー株式会社 | 分布帰還型半導体レーザの製造方法 |
JPS6424279A (en) * | 1987-07-21 | 1989-01-26 | Konishiroku Photo Ind | Developing method |
JPH01106489A (ja) * | 1987-10-20 | 1989-04-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1990
- 1990-02-28 US US07/486,577 patent/US5023198A/en not_active Expired - Lifetime
- 1990-12-14 DE DE69020717T patent/DE69020717T2/de not_active Expired - Lifetime
- 1990-12-14 EP EP90313661A patent/EP0444350B1/en not_active Expired - Lifetime
-
1991
- 1991-02-28 JP JP3033933A patent/JPH04216693A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376338B2 (en) * | 1998-05-13 | 2002-04-23 | Fujitsu Limited | Manufacturing method of a semiconductor device having a diffraction grating |
JP2009252802A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5023198A (en) | 1991-06-11 |
EP0444350B1 (en) | 1995-07-05 |
EP0444350A2 (en) | 1991-09-04 |
DE69020717T2 (de) | 1996-01-04 |
EP0444350A3 (en) | 1992-01-29 |
DE69020717D1 (de) | 1995-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023198A (en) | Method for fabricating self-stabilized semiconductor gratings | |
US4468850A (en) | GaInAsP/InP Double-heterostructure lasers | |
CA2072632A1 (en) | Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
US5470785A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
GB2267602A (en) | Method of making semiconductor laser | |
JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
US5013684A (en) | Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth | |
US5065200A (en) | Geometry dependent doping and electronic devices produced thereby | |
US5073893A (en) | Semiconductor structure and semiconductor laser device | |
EP1719003A1 (en) | Buried heterostructure device fabricated by single step mocvd | |
EP0380322B1 (en) | Semi-conductor lasers | |
JPH021387B2 (ja) | ||
US4149175A (en) | Solidstate light-emitting device | |
JP2760596B2 (ja) | 導波路構造を有する半導体デバイスおよびその製造方法 | |
JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
JP3045115B2 (ja) | 光半導体装置の製造方法 | |
JP3666444B2 (ja) | 面発光型半導体レーザおよびその製造方法 | |
JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JPH02283084A (ja) | 半導体レーザの製造方法 | |
US20040033044A1 (en) | Ridge waveguide device surface passivation by epitaxial regrowth | |
JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JP3298137B2 (ja) | 面発光型半導体レーザの製造方法 | |
KR100261243B1 (ko) | 레이저 다이오드 및 그의 제조방법 | |
JPH0384985A (ja) | 波長可変半導体レーザ |