JPH06164057A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JPH06164057A JPH06164057A JP31520392A JP31520392A JPH06164057A JP H06164057 A JPH06164057 A JP H06164057A JP 31520392 A JP31520392 A JP 31520392A JP 31520392 A JP31520392 A JP 31520392A JP H06164057 A JPH06164057 A JP H06164057A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gaas
- semiconductor laser
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 ＩＩ−ＶＩ族化合物半導体レーザとその製造
方法に関し、ｐ型ＧａＡｓ基板とｐ型クラッド層のヘテ
ロ接合界面で生じる大きな価電子帯不連続を緩和して、
低電圧動作できるＩＩ−ＶＩ族化合物半導体レーザを提
供することを目的とする。 【構成】 ＧａＡｓよりも禁制帯幅の広いＩＩ−ＶＩ族
化合物半導体層を含んで形成されたダブルヘテロ接合構
造と、基板またはコンタクト層を構成するｐ型ＧａＡｓ
層と、前記ダブルヘテロ接合構造と前記ｐ型ＧａＡｓ層
との間に配置され、ＧａＡｓと前記ＩＩ−ＶＩ族化合物
半導体との中間のバンドギャップを有し、ＧａＡｓとほ
ぼ格子整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型（Ａｌy
Ｇａ1-y ） 0.5 Ｉｎ0.5 Ｐの少なくとも一種で形成され
たバッファ層を含む中間層とを有する。
方法に関し、ｐ型ＧａＡｓ基板とｐ型クラッド層のヘテ
ロ接合界面で生じる大きな価電子帯不連続を緩和して、
低電圧動作できるＩＩ−ＶＩ族化合物半導体レーザを提
供することを目的とする。 【構成】 ＧａＡｓよりも禁制帯幅の広いＩＩ−ＶＩ族
化合物半導体層を含んで形成されたダブルヘテロ接合構
造と、基板またはコンタクト層を構成するｐ型ＧａＡｓ
層と、前記ダブルヘテロ接合構造と前記ｐ型ＧａＡｓ層
との間に配置され、ＧａＡｓと前記ＩＩ−ＶＩ族化合物
半導体との中間のバンドギャップを有し、ＧａＡｓとほ
ぼ格子整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型（Ａｌy
Ｇａ1-y ） 0.5 Ｉｎ0.5 Ｐの少なくとも一種で形成され
たバッファ層を含む中間層とを有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザに関し、特
にＩＩ−ＶＩ族化合物半導体レーザとその製造方法に関
する。
にＩＩ−ＶＩ族化合物半導体レーザとその製造方法に関
する。
【０００２】
【従来の技術】コンパクトで長寿命の半導体レーザは、
光通信分野のみならず情報処理分野で広く利用されてい
る。特に、後者の場合、市場の拡大が著しいが、半導体
レーザの特性改善に要求される重要な因子として、短波
長化が挙げられる。たとえば光ディスク等の記録密度を
取り上げると、集光レンズによるスポット径がλに比例
するため、短波長化によって記録密度が（１／λ2 ）に
比例して向上する。
光通信分野のみならず情報処理分野で広く利用されてい
る。特に、後者の場合、市場の拡大が著しいが、半導体
レーザの特性改善に要求される重要な因子として、短波
長化が挙げられる。たとえば光ディスク等の記録密度を
取り上げると、集光レンズによるスポット径がλに比例
するため、短波長化によって記録密度が（１／λ2 ）に
比例して向上する。
【０００３】ＩＩＩ−Ｖ族化合物半導体を活性層に用い
た半導体レーザは、ＡｌＧａＩｎＰ系の黄緑色発光が最
短波長であり、青色領域には届かない。このため、ＩＩ
−ＶＩ族化合物半導体を活性層材料に用いた青色発光半
導体レーザの開発に力が注がれている。
た半導体レーザは、ＡｌＧａＩｎＰ系の黄緑色発光が最
短波長であり、青色領域には届かない。このため、ＩＩ
−ＶＩ族化合物半導体を活性層材料に用いた青色発光半
導体レーザの開発に力が注がれている。
【０００４】注入発光を行なうＩＩ−ＶＩ族化合物半導
体レーザにおいては、通電時の発熱損失を抑制するため
に、十分低抵抗化できる基板材料が必要とされ、通常Ｇ
ａＡｓ基板が選定される。
体レーザにおいては、通電時の発熱損失を抑制するため
に、十分低抵抗化できる基板材料が必要とされ、通常Ｇ
ａＡｓ基板が選定される。
【０００５】基板をＧａＡｓで形成し、コンタクト層を
ＩＩ−ＶＩ族化合物半導体で形成する場合、コンタクト
層をｎ型、基板をｐ型とするのが低抵抗化のために便宜
である。また、注入キャリアの再結合により、青色発光
を生じる活性層はＣｄＺｎＳｅとし、これを両側からＺ
ｎＳｅで挟む構造がしばしば採用される。
ＩＩ−ＶＩ族化合物半導体で形成する場合、コンタクト
層をｎ型、基板をｐ型とするのが低抵抗化のために便宜
である。また、注入キャリアの再結合により、青色発光
を生じる活性層はＣｄＺｎＳｅとし、これを両側からＺ
ｎＳｅで挟む構造がしばしば採用される。
【０００６】図３は、従来例による青色発光半導体レー
ザの積層構造断面図と基板／クラッド層界面領域のエネ
ルギバンド構造を示す。図３（Ａ）は、基板３１と第１
のクラッド層３３との間に、バッファ層３２としてｐ型
ＩｎＧａＡｓ層が介在する例を示す。
ザの積層構造断面図と基板／クラッド層界面領域のエネ
ルギバンド構造を示す。図３（Ａ）は、基板３１と第１
のクラッド層３３との間に、バッファ層３２としてｐ型
ＩｎＧａＡｓ層が介在する例を示す。
【０００７】基板３１としてｐ型ＧａＡｓウエハが用い
られ、その上にｐ型ＩｎＧａＡｓのバッファ層３２、ｐ
型ＺｎＳｅの第１のクラッド層３３を含むダブルヘテロ
接合構造が形成されている。
られ、その上にｐ型ＩｎＧａＡｓのバッファ層３２、ｐ
型ＺｎＳｅの第１のクラッド層３３を含むダブルヘテロ
接合構造が形成されている。
【０００８】ダブルヘテロ接合構造内においては、第１
のクラッド層３３はｐ型ＺｎＳｅ層であり、その上に量
子井戸活性層３４としてＣｄ0.17Ｚｎ0.83Ｓｅ層、さら
にその上に、第２のクラッド層３５としてｎ型ＺｎＳｅ
層が配置されている。
のクラッド層３３はｐ型ＺｎＳｅ層であり、その上に量
子井戸活性層３４としてＣｄ0.17Ｚｎ0.83Ｓｅ層、さら
にその上に、第２のクラッド層３５としてｎ型ＺｎＳｅ
層が配置されている。
【０００９】ｎ型ＺｎＳｅ層の上には、ストライプ電極
を形成するためのＳｉＯ2 マスク３６が配置され、その
上にｎ層電極３７としてＡｕが蒸着されている。また、
基板３１の裏面には、ｐ層電極３８としてＡｕが蒸着さ
れている。
を形成するためのＳｉＯ2 マスク３６が配置され、その
上にｎ層電極３７としてＡｕが蒸着されている。また、
基板３１の裏面には、ｐ層電極３８としてＡｕが蒸着さ
れている。
【００１０】この従来例で用いられているｐ型ＩｎＧａ
Ａｓバッファ層３２は、基板３１と第１のクラッド層３
３の間の格子不整を緩和する目的で設けられている。組
成はＩｎ0.1 Ｇａ0.9 Ａｓ等が用いられている。
Ａｓバッファ層３２は、基板３１と第１のクラッド層３
３の間の格子不整を緩和する目的で設けられている。組
成はＩｎ0.1 Ｇａ0.9 Ａｓ等が用いられている。
【００１１】Ｃｄ0.17Ｚｎ0.83Ｓｅ／ＺｎＳｅヘテロ接
合は、格子不整合なので量子井戸活性層３４は歪量子井
戸層となる。歪を許容できる臨界膜厚は約２３０Ａなの
で、通常Ｃｄ0.17Ｚｎ0.83Ｓｅ層の膜厚は数十Ａに選択
される。
合は、格子不整合なので量子井戸活性層３４は歪量子井
戸層となる。歪を許容できる臨界膜厚は約２３０Ａなの
で、通常Ｃｄ0.17Ｚｎ0.83Ｓｅ層の膜厚は数十Ａに選択
される。
【００１２】図３（Ｂ）は、別のタイプの従来例による
半導体レーザの断面構造を示す。この半導体レーザにお
いても、Ｃｄ0.17Ｚｎ0.83Ｓｅ層からなる量子井戸活性
層４４と、これを挟むＺｎＳｅ層４３、４５によるダブ
ルヘテロ構造が用いられている。ただし、この場合、ｐ
型ＺｎＳｅ層およびｎ型ＺｎＳｅ層は、それぞれ第１の
光ガイド層４３および第２の光ガイド層４５として働
く。
半導体レーザの断面構造を示す。この半導体レーザにお
いても、Ｃｄ0.17Ｚｎ0.83Ｓｅ層からなる量子井戸活性
層４４と、これを挟むＺｎＳｅ層４３、４５によるダブ
ルヘテロ構造が用いられている。ただし、この場合、ｐ
型ＺｎＳｅ層およびｎ型ＺｎＳｅ層は、それぞれ第１の
光ガイド層４３および第２の光ガイド層４５として働
く。
【００１３】光ガイド層４３、４５を挟んで、第１およ
び第２のクラッド層４２、４６が配置されている。第１
および第２のクラッド層４２、４６は、ＧａＡｓにほぼ
格子整合したｐ型ＺｎＳ0.06Ｓｅ0.94層およびｎ型Ｚｎ
Ｓ0.06Ｓｅ0.94層で構成されている。
び第２のクラッド層４２、４６が配置されている。第１
および第２のクラッド層４２、４６は、ＧａＡｓにほぼ
格子整合したｐ型ＺｎＳ0.06Ｓｅ0.94層およびｎ型Ｚｎ
Ｓ0.06Ｓｅ0.94層で構成されている。
【００１４】基板４１としては、図３（Ａ）の例同様、
ｐ型ＧａＡｓウエハが用いられている。また、第２のク
ラッド層４６の上には、コンタクト層４７としてｎ型Ｚ
ｎＳｅ層が配置されている。
ｐ型ＧａＡｓウエハが用いられている。また、第２のク
ラッド層４６の上には、コンタクト層４７としてｎ型Ｚ
ｎＳｅ層が配置されている。
【００１５】この半導体レーザにおいても、ＳｉＯ2 マ
スク４８による上部電極狭窄が行なわれている。ｎ層電
極４９、ｐ層電極５０は、Ａｕ等の金属蒸着膜である。
スク４８による上部電極狭窄が行なわれている。ｎ層電
極４９、ｐ層電極５０は、Ａｕ等の金属蒸着膜である。
【００１６】
【発明が解決しようとする課題】図３（Ａ）および
（Ｂ）に示したｐ型ＧａＡｓ基板を用いた従来の半導体
レーザでは、上部ストライプ電極側でのコンタクト抵抗
は改善されている。しかし、ＩｎＧａＡｓ／ＺｎＳｅま
たはＧａＡｓ／ＺｎＳＳｅのヘテロ接合においては、界
面で生じる価電子帯の不連続（ΔＥv ）が伝導帯の不連
続（ΔＥc ）より大きくなる。
（Ｂ）に示したｐ型ＧａＡｓ基板を用いた従来の半導体
レーザでは、上部ストライプ電極側でのコンタクト抵抗
は改善されている。しかし、ＩｎＧａＡｓ／ＺｎＳｅま
たはＧａＡｓ／ＺｎＳＳｅのヘテロ接合においては、界
面で生じる価電子帯の不連続（ΔＥv ）が伝導帯の不連
続（ΔＥc ）より大きくなる。
【００１７】図３（Ｃ）は、図３（Ｂ）で示した層構造
を持つ半導体レーザの基板／クラッド層間、すなわち、
ｐ型ＧａＡｓ／ｐ型ＺｎＳ0.06Ｓｅ0.94ヘテロ接合のエ
ネルギバンド構造を示す。ΔＥv ＞ΔＥc であり、ΔＥ
v はほぼ１ｅＶの大きさとなる。
を持つ半導体レーザの基板／クラッド層間、すなわち、
ｐ型ＧａＡｓ／ｐ型ＺｎＳ0.06Ｓｅ0.94ヘテロ接合のエ
ネルギバンド構造を示す。ΔＥv ＞ΔＥc であり、ΔＥ
v はほぼ１ｅＶの大きさとなる。
【００１８】この大きな価電子帯の不連続は、ｐ型Ｇａ
Ａｓ基板４１からｐ型クラッド層４２へ正孔を注入する
時、大きな電位障壁を形成する。図３（Ａ）の半導体レ
ーザの場合もほぼ同じことがいえる。この結果、半導体
レーザのストライプ電極側のコンタクト抵抗が低減した
にもかかわらず、なおレーザ素子の立ち上がり電圧は２
０Ｖ程度にしか改善されない。
Ａｓ基板４１からｐ型クラッド層４２へ正孔を注入する
時、大きな電位障壁を形成する。図３（Ａ）の半導体レ
ーザの場合もほぼ同じことがいえる。この結果、半導体
レーザのストライプ電極側のコンタクト抵抗が低減した
にもかかわらず、なおレーザ素子の立ち上がり電圧は２
０Ｖ程度にしか改善されない。
【００１９】本発明の目的は、ｐ型ＧａＡｓ基板とｐ型
クラッド層のヘテロ接合界面で生じる大きな価電子帯不
連続を緩和して、低電圧動作できるＩＩ−ＶＩ族化合物
半導体レーザを提供することである。
クラッド層のヘテロ接合界面で生じる大きな価電子帯不
連続を緩和して、低電圧動作できるＩＩ−ＶＩ族化合物
半導体レーザを提供することである。
【００２０】
【課題を解決するための手段】本発明の半導体レーザ
は、ＧａＡｓよりも禁制帯幅の広いＩＩ−ＶＩ族化合物
半導体層を含んで形成されたダブルヘテロ接合構造と、
基板またはコンタクト層を構成するｐ型ＧａＡｓ層と、
前記ダブルヘテロ接合構造と前記ｐ型ＧａＡｓ層との間
に配置され、ＧａＡｓと前記ＩＩ−ＶＩ族化合物半導体
との中間のバンドギャップを有し、ＧａＡｓとほぼ格子
整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型（Ａｌy Ｇａ
1-y ）0.5 Ｉｎ0.5 Ｐの少なくとも一種で形成されたバ
ッファ層を含む中間層とを有する。
は、ＧａＡｓよりも禁制帯幅の広いＩＩ−ＶＩ族化合物
半導体層を含んで形成されたダブルヘテロ接合構造と、
基板またはコンタクト層を構成するｐ型ＧａＡｓ層と、
前記ダブルヘテロ接合構造と前記ｐ型ＧａＡｓ層との間
に配置され、ＧａＡｓと前記ＩＩ−ＶＩ族化合物半導体
との中間のバンドギャップを有し、ＧａＡｓとほぼ格子
整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型（Ａｌy Ｇａ
1-y ）0.5 Ｉｎ0.5 Ｐの少なくとも一種で形成されたバ
ッファ層を含む中間層とを有する。
【００２１】また、本発明の半導体レーザの製造方法
は、ｐ型ＧａＡｓ基板上に、ＧａＡｓと所定ＩＩ−ＶＩ
族化合物半導体との中間のバンドギャップを有し、Ｇａ
Ａｓとほぼ格子整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型
（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0. 5 Ｐの少なくとも一種で
形成されたバッファ層を含む中間層を結晶成長させる工
程と、続いて、前記中間層上にＡｌを含まない材料のキ
ャップ層を堆積する工程と、前記キャップ層を真空容器
中で除去し、前記中間層を露出させる工程と、続いて、
前記中間層上に前記所定ＩＩ−ＶＩ族化合物半導体の層
を含むダブルヘテロ接合構造を結晶成長させる工程とを
含む。
は、ｐ型ＧａＡｓ基板上に、ＧａＡｓと所定ＩＩ−ＶＩ
族化合物半導体との中間のバンドギャップを有し、Ｇａ
Ａｓとほぼ格子整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型
（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0. 5 Ｐの少なくとも一種で
形成されたバッファ層を含む中間層を結晶成長させる工
程と、続いて、前記中間層上にＡｌを含まない材料のキ
ャップ層を堆積する工程と、前記キャップ層を真空容器
中で除去し、前記中間層を露出させる工程と、続いて、
前記中間層上に前記所定ＩＩ−ＶＩ族化合物半導体の層
を含むダブルヘテロ接合構造を結晶成長させる工程とを
含む。
【００２２】
【作用】ＧａＡｓよりも禁制帯幅の大きいＩＩ−ＶＩ族
化合物半導体と、ｐ型ＧａＡｓ層を直接接合すると、そ
の界面における価電子帯の不連続は大きな電位障壁を形
成してしまうが、その中間に中間のバンドギャップを有
するバッファ層を介在させることにより、価電子帯の不
連続が緩和される。バッファ層は、ｐ型Ａｌx Ｇａ1-x
Ａｓ、ｐ型（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐの少なく
とも一種を用いて形成される。
化合物半導体と、ｐ型ＧａＡｓ層を直接接合すると、そ
の界面における価電子帯の不連続は大きな電位障壁を形
成してしまうが、その中間に中間のバンドギャップを有
するバッファ層を介在させることにより、価電子帯の不
連続が緩和される。バッファ層は、ｐ型Ａｌx Ｇａ1-x
Ａｓ、ｐ型（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐの少なく
とも一種を用いて形成される。
【００２３】ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型（Ａｌy Ｇ
ａ1-y ）0.5 Ｉｎ0.5 Ｐの少なくとも一種を用いてバッ
ファ層を形成した後、同一装置内でＩＩ−ＶＩ族化合物
半導体層を含むダブルヘテロ接合を形成することは好ま
しくない。
ａ1-y ）0.5 Ｉｎ0.5 Ｐの少なくとも一種を用いてバッ
ファ層を形成した後、同一装置内でＩＩ−ＶＩ族化合物
半導体層を含むダブルヘテロ接合を形成することは好ま
しくない。
【００２４】ＩＩ−ＶＩ族化合物とＩＩＩ−Ｖ族化合物
は互いに電気的不純物となり、同一装置内で成長する
と、意図しない不純物ドープが避けにくい。このため、
結晶層の性質を変化させてしまう一方、Ａｌを含む化合
物を表面に露出して大気中に取り出すと、酸化を防止す
ることは困難である。表面が酸化すれば、電気的、結晶
的特性が劣化してしまう。
は互いに電気的不純物となり、同一装置内で成長する
と、意図しない不純物ドープが避けにくい。このため、
結晶層の性質を変化させてしまう一方、Ａｌを含む化合
物を表面に露出して大気中に取り出すと、酸化を防止す
ることは困難である。表面が酸化すれば、電気的、結晶
的特性が劣化してしまう。
【００２５】バッファを含む中間層を結晶成長させた
後、続いて中間層上にＡｌを含まない材料のキャップ層
を堆積することにより、Ａｌを含む中間層は被覆され、
外気の元に取り出しても変化を受けないようになる。
後、続いて中間層上にＡｌを含まない材料のキャップ層
を堆積することにより、Ａｌを含む中間層は被覆され、
外気の元に取り出しても変化を受けないようになる。
【００２６】その後、別の装置に搬入し、キャップ層を
真空容器中で除去し、中間層上にＩＩ−ＶＩ族化合物半
導体の層を含むダブルヘテロ接合構造を結晶成長させる
ことにより、清浄な表面を有するバッファ層上にダブル
ヘテロ接合を形成することができる。
真空容器中で除去し、中間層上にＩＩ−ＶＩ族化合物半
導体の層を含むダブルヘテロ接合構造を結晶成長させる
ことにより、清浄な表面を有するバッファ層上にダブル
ヘテロ接合を形成することができる。
【００２７】
【実施例】図１は、本発明の基本構成を説明するための
図である。図１（Ａ）は、半導体レーザ用の半導体積層
構造を示している。ｐ型ＧａＡｓ単結晶ウエハからなる
基板１とｐ型ＺｎＳ0.6 Ｓｅ0.94層からなる第１のクラ
ッド層３との間に、ヘテロ接合界面での価電子帯の大き
な不連続を緩和できるバッファ層２が挿入されている。
図である。図１（Ａ）は、半導体レーザ用の半導体積層
構造を示している。ｐ型ＧａＡｓ単結晶ウエハからなる
基板１とｐ型ＺｎＳ0.6 Ｓｅ0.94層からなる第１のクラ
ッド層３との間に、ヘテロ接合界面での価電子帯の大き
な不連続を緩和できるバッファ層２が挿入されている。
【００２８】バッファ層２は、傾斜組成層からなり、ｐ
型のＡｌx Ｇａ1-x Ａｓ層２ａおよび／またはｐ型の
（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐ層２ｂの積層を有す
る。第１のクラッド層３は、ｐ型のＺｎＳ0.6 Ｓｅ0.94
層である。
型のＡｌx Ｇａ1-x Ａｓ層２ａおよび／またはｐ型の
（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐ層２ｂの積層を有す
る。第１のクラッド層３は、ｐ型のＺｎＳ0.6 Ｓｅ0.94
層である。
【００２９】この上に歪量子井戸構造のＣｄ0.17Ｚｎ
0.83Ｓｅ薄層からなる活性層４を配置し、活性層４上に
第２のクラッド層５であるｎ型ＺｎＳ0.6 Ｓｅ0.94層を
配置すれば、ダブルヘテロ構造が得られる。
0.83Ｓｅ薄層からなる活性層４を配置し、活性層４上に
第２のクラッド層５であるｎ型ＺｎＳ0.6 Ｓｅ0.94層を
配置すれば、ダブルヘテロ構造が得られる。
【００３０】活性層４を挟むダブルヘテロ構造は、図１
（Ａ）に点線で図示したＺｎＳｅの光ガイド層７、８に
よっても構成することができる。この場合、光ガイド層
７、８の外側にクラッド層３、５が配置されることにな
る。第２のクラッド層５上には、コンタクト層６として
ｎ型ＺｎＳｅ層が配置されている。
（Ａ）に点線で図示したＺｎＳｅの光ガイド層７、８に
よっても構成することができる。この場合、光ガイド層
７、８の外側にクラッド層３、５が配置されることにな
る。第２のクラッド層５上には、コンタクト層６として
ｎ型ＺｎＳｅ層が配置されている。
【００３１】なお、全体の構成を上下逆にして、ダブル
ヘテロ接合の上側をｐ型領域とし、その上にｐ型ＧａＡ
ｓのコンタクト層を形成することもできる。ｐ型ＧａＡ
ｓとｐ型ＺｎＳＳｅ層ないしｐ型ＺｎＳｅ層との間の接
触構造としては、同様の構成となる。この場合、以下の
説明においては、ＧａＡｓ基板をＧａＡｓ層と読み換え
ればよい。
ヘテロ接合の上側をｐ型領域とし、その上にｐ型ＧａＡ
ｓのコンタクト層を形成することもできる。ｐ型ＧａＡ
ｓとｐ型ＺｎＳＳｅ層ないしｐ型ＺｎＳｅ層との間の接
触構造としては、同様の構成となる。この場合、以下の
説明においては、ＧａＡｓ基板をＧａＡｓ層と読み換え
ればよい。
【００３２】図１（Ｂ）は、バッファ層２の役割を説明
するためのヘテロ接合のエネルギバンド図である。図１
（Ｂ）では、バッファ層２は基板１に接したｐ型Ａｌx
Ｇａ 1-x Ａｓ層からなる傾斜組成層２ａと、２ａに接し
たｐ型（Ａｌy Ｇａ1-y ）0. 5 Ｉｎ0.5 Ｐ層からなる傾
斜組成層２ｂとで構成されている。
するためのヘテロ接合のエネルギバンド図である。図１
（Ｂ）では、バッファ層２は基板１に接したｐ型Ａｌx
Ｇａ 1-x Ａｓ層からなる傾斜組成層２ａと、２ａに接し
たｐ型（Ａｌy Ｇａ1-y ）0. 5 Ｉｎ0.5 Ｐ層からなる傾
斜組成層２ｂとで構成されている。
【００３３】組成傾斜層２ａ、２ｂの組成比ｘ、ｙは、
それぞれ厚みと共にゼロから単調に増大する。勿論、階
段状に増大させる等、別のプロフィルを設定することも
可能である。
それぞれ厚みと共にゼロから単調に増大する。勿論、階
段状に増大させる等、別のプロフィルを設定することも
可能である。
【００３４】図１（Ｂ）によれば、ＧａＡｓ／ＺｎＳＳ
ｅヘテロ接合界面で価電子帯に生じる大きな不連続ΔＥ
v （図３参照）は、基板１／傾斜組成層２ａヘテロ接
合、傾斜組成層２ａ内部、傾斜組成層２ａ／傾斜組成層
２ｂヘテロ接合、傾斜組成層２ｂ内部および傾斜組成層
２ｂ／第１のクラッド層３ヘテロ接合に分割される。
ｅヘテロ接合界面で価電子帯に生じる大きな不連続ΔＥ
v （図３参照）は、基板１／傾斜組成層２ａヘテロ接
合、傾斜組成層２ａ内部、傾斜組成層２ａ／傾斜組成層
２ｂヘテロ接合、傾斜組成層２ｂ内部および傾斜組成層
２ｂ／第１のクラッド層３ヘテロ接合に分割される。
【００３５】各界面での不連続ΔＥv は、ｋＴオーダ程
度に小さくすることができる。この結果、各ヘテロ接合
界面に印加される電圧を低減することができ、総合的に
従来より低い動作電圧で半導体レーザを駆動し得る。
度に小さくすることができる。この結果、各ヘテロ接合
界面に印加される電圧を低減することができ、総合的に
従来より低い動作電圧で半導体レーザを駆動し得る。
【００３６】なお、ｐ型ＧａＡｓ層の上に、直接（Ａｌ
y Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐ層を形成すると、界面の不
連続ΔＥv は０．３ｅＶ程度となる。これでも従来と較
べると、電位障壁は大幅に減少している。Ａｌx Ｇａ
1-x Ａｓ層の上に直接ＺｎＳＳｅ層を形成する場合も同
様である。
y Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐ層を形成すると、界面の不
連続ΔＥv は０．３ｅＶ程度となる。これでも従来と較
べると、電位障壁は大幅に減少している。Ａｌx Ｇａ
1-x Ａｓ層の上に直接ＺｎＳＳｅ層を形成する場合も同
様である。
【００３７】また、図１（Ａ）で示す積層構造を堆積さ
せる際、まずＩＩＩ−Ｖ族化合物半導体成長装置内でバ
ッファ層２を基板１上にエピタキシャル成長後、その上
にキャップ層９（図示せず）を成長させて、一旦成長装
置外に試料を取り出す。
せる際、まずＩＩＩ−Ｖ族化合物半導体成長装置内でバ
ッファ層２を基板１上にエピタキシャル成長後、その上
にキャップ層９（図示せず）を成長させて、一旦成長装
置外に試料を取り出す。
【００３８】次に、ＩＩ−ＶＩ族化合物半導体成長装置
内に試料を移動させて、キャップ層９をドライエッチン
グし、しかる後、バッファ層２上にＩＩ−ＶＩ族化合物
半導体各層を堆積する。成長装置は、分子線成長（ＭＢ
Ｅ）装置や有機金属気相成長（ＭＯＣＶＤ）装置等を用
いることができる。
内に試料を移動させて、キャップ層９をドライエッチン
グし、しかる後、バッファ層２上にＩＩ−ＶＩ族化合物
半導体各層を堆積する。成長装置は、分子線成長（ＭＢ
Ｅ）装置や有機金属気相成長（ＭＯＣＶＤ）装置等を用
いることができる。
【００３９】ＩＩＩ−Ｖ族化合物半導体とＩＩ−ＶＩ族
化合物半導体とを、別の成長装置内で堆積することによ
って、成長装置の大型化、複雑化および相互不純物汚染
を避けることができる。試料を装置間移動させる際に問
題となるＡｌ化合物の酸化反応は、キャップ層９で防止
することができる。この結果、比較的安価に高品位の半
導体レーザ用積層構造を得ることができる。
化合物半導体とを、別の成長装置内で堆積することによ
って、成長装置の大型化、複雑化および相互不純物汚染
を避けることができる。試料を装置間移動させる際に問
題となるＡｌ化合物の酸化反応は、キャップ層９で防止
することができる。この結果、比較的安価に高品位の半
導体レーザ用積層構造を得ることができる。
【００４０】以下、より具体的な実施例についてより詳
しく述べる。図２は、実施例による半導体レーザの主要
製造工程を示す断面図である。まず、ｐ型ＧａＡｓ単結
晶ウエハからなる基板１１の（１００）面を化学研磨処
理後、ＩＩＩ−Ｖ族化合物半導体薄膜成長用のＭＢＥ装
置（図示せず）内に導入する。
しく述べる。図２は、実施例による半導体レーザの主要
製造工程を示す断面図である。まず、ｐ型ＧａＡｓ単結
晶ウエハからなる基板１１の（１００）面を化学研磨処
理後、ＩＩＩ−Ｖ族化合物半導体薄膜成長用のＭＢＥ装
置（図示せず）内に導入する。
【００４１】熱処理後、図２（Ａ）に示すように、基板
１１表面にＩＩＩ−Ｖ族化合物半導体を積層する。すな
わち、基板１１上に、まずＺｎドープ、キャリア濃度１
×１０18ｃｍ-3のｐ型Ａｌx Ｇａ1-x Ａｓ層からなる傾
斜組成層１２ａを５００Ａの厚みに成長させる。この
時、混晶比ｘは基板１１表面に接する領域のｘ＝０から
厚さ５００Ａの位置のｘ＝０．６まで単調に増加させ
る。
１１表面にＩＩＩ−Ｖ族化合物半導体を積層する。すな
わち、基板１１上に、まずＺｎドープ、キャリア濃度１
×１０18ｃｍ-3のｐ型Ａｌx Ｇａ1-x Ａｓ層からなる傾
斜組成層１２ａを５００Ａの厚みに成長させる。この
時、混晶比ｘは基板１１表面に接する領域のｘ＝０から
厚さ５００Ａの位置のｘ＝０．６まで単調に増加させ
る。
【００４２】次に、ソースを一部切り換えて、この上に
Ｚｎドープ、キャリア濃度（１×１０18ｃｍ-3のｐ型
（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐ層からなる傾斜組成
層１２ｂを厚さ５００Ａ成長させる。この場合も混晶比
ｙはＡｌ0.6 Ｇａ0.4 Ａｓ層に接する位置でｙ＝０と
し、厚みと共に単調にｙ＝０．７まで増加させる。傾斜
組成層１２ａと１２ｂの界面においては、Ａｌ0.6 Ｇａ
0.4 ＡｓとＧａ0.5 Ｉｎ0. 5 Ｐが接する。
Ｚｎドープ、キャリア濃度（１×１０18ｃｍ-3のｐ型
（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐ層からなる傾斜組成
層１２ｂを厚さ５００Ａ成長させる。この場合も混晶比
ｙはＡｌ0.6 Ｇａ0.4 Ａｓ層に接する位置でｙ＝０と
し、厚みと共に単調にｙ＝０．７まで増加させる。傾斜
組成層１２ａと１２ｂの界面においては、Ａｌ0.6 Ｇａ
0.4 ＡｓとＧａ0.5 Ｉｎ0. 5 Ｐが接する。
【００４３】周知のように、Ａｌx Ｇａ1-x ＡｓはＧａ
Ａｓにほぼ格子整合し、また（Ａｌ y Ｇａ1-y ）0.5 Ｉ
ｎ0.5 ＰもほぼＧａＡｓに格子整合する。いずれの混晶
においても、前記組成範囲で混晶比増大と共にバンドギ
ャップは単調に増加する。
Ａｓにほぼ格子整合し、また（Ａｌ y Ｇａ1-y ）0.5 Ｉ
ｎ0.5 ＰもほぼＧａＡｓに格子整合する。いずれの混晶
においても、前記組成範囲で混晶比増大と共にバンドギ
ャップは単調に増加する。
【００４４】（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐにおい
ては、０≦ｙ≦０．７の組成範囲で直接遷移型バンド構
造を有し、（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐのバン
ドギャップＥｇは２．３２ｅＶとなる。
ては、０≦ｙ≦０．７の組成範囲で直接遷移型バンド構
造を有し、（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐのバン
ドギャップＥｇは２．３２ｅＶとなる。
【００４５】図１（Ｂ）に示すように、傾斜組成層１２
ａ、１２ｂ内では、基板から離れるにしたがってバンド
ギャップが増大するようになっている。傾斜組成層１２
ａと１２ｂとでバッファ層１２を構成する。
ａ、１２ｂ内では、基板から離れるにしたがってバンド
ギャップが増大するようになっている。傾斜組成層１２
ａと１２ｂとでバッファ層１２を構成する。
【００４６】バッファ層１２の上には、キャップ層２０
としてＺｎドープ、キャリア濃度１×１０18ｃｍ-3のｐ
型ＧａＡｓ層を３００Ａ程度堆積させる。次に、試料を
ＩＩＩ−Ｖ族化合物成長用ＭＢＥ装置から外部に取出
し、ＩＩ−ＶＩ族化合物薄膜成長用ＭＢＥ装置に移動す
る。移動過程で試料表面は空気に曝されるが、表面はＧ
ａＡｓであるため、内側のＡｌ化合物混晶は酸化される
ことなく安定である。
としてＺｎドープ、キャリア濃度１×１０18ｃｍ-3のｐ
型ＧａＡｓ層を３００Ａ程度堆積させる。次に、試料を
ＩＩＩ−Ｖ族化合物成長用ＭＢＥ装置から外部に取出
し、ＩＩ−ＶＩ族化合物薄膜成長用ＭＢＥ装置に移動す
る。移動過程で試料表面は空気に曝されるが、表面はＧ
ａＡｓであるため、内側のＡｌ化合物混晶は酸化される
ことなく安定である。
【００４７】次に、図２（Ｂ）に示すように、試料をま
ずＩＩ−ＶＩ族化合物半導体用ＭＢＥ装置の準備室に導
入し、真空排気後表面のキャップ層をプラズマエッチン
グする。このプラズマエッチングにはＣｌ2 ガスを用い
ればよい。あるいは熱エッチングでＧａＡｓ層を除去す
ることも可能である。下層のＡｌ化合物混晶からなるバ
ッファ層１２が、エッチングストッパとして働く。
ずＩＩ−ＶＩ族化合物半導体用ＭＢＥ装置の準備室に導
入し、真空排気後表面のキャップ層をプラズマエッチン
グする。このプラズマエッチングにはＣｌ2 ガスを用い
ればよい。あるいは熱エッチングでＧａＡｓ層を除去す
ることも可能である。下層のＡｌ化合物混晶からなるバ
ッファ層１２が、エッチングストッパとして働く。
【００４８】なお、キャップ層２０はｐ型ＧａＡｓ層で
はなく、ｐ型またはアンドープのＩｎ0.5 Ｇａ0.5 Ｐ層
を用いて形成することもできる。この場合の選択ドライ
エッチングは、ＨＣｌガスプラズマを利用して行なうこ
とができる。キャップ層２０をドライエッチングすれ
ば、試料表面には清浄なバッファ層１２が露呈する。
はなく、ｐ型またはアンドープのＩｎ0.5 Ｇａ0.5 Ｐ層
を用いて形成することもできる。この場合の選択ドライ
エッチングは、ＨＣｌガスプラズマを利用して行なうこ
とができる。キャップ層２０をドライエッチングすれ
ば、試料表面には清浄なバッファ層１２が露呈する。
【００４９】次に、図２（Ｃ）に示すように、試料をＭ
ＢＥ装置の準備室（プラズマエッチング室）から成長室
に移動させる。この工程は、真空を破ることなく行なう
ことができるので、バッファ層１２表面は清浄のまま保
たれる。
ＢＥ装置の準備室（プラズマエッチング室）から成長室
に移動させる。この工程は、真空を破ることなく行なう
ことができるので、バッファ層１２表面は清浄のまま保
たれる。
【００５０】成長室内では、ＩＩ−ＶＩ族化合物半導体
の積層を行なう。まず、バッファ層１２上に活性窒素ド
ープ、キャリア濃度８×１０17ｃｍ-3のｐ型ＺｎＳ0.06
Ｓｅ 0.94層からなる厚さ１．５μｍの第１のクラッド層
１３を積層する。
の積層を行なう。まず、バッファ層１２上に活性窒素ド
ープ、キャリア濃度８×１０17ｃｍ-3のｐ型ＺｎＳ0.06
Ｓｅ 0.94層からなる厚さ１．５μｍの第１のクラッド層
１３を積層する。
【００５１】次に、活性窒素ドープ、キャリア濃度４×
１０17ｃｍ-3のｐ型ＺｎＳｅ層からなる第１の光ガイド
層１７を厚さ４００Ａに、その上にアンドープのＣｄ
0.17Ｚｎ0.83Ｓｅ層からなる歪量子井戸活性層１４を厚
さ６０〜８０Ａに、その上に塩素ドープ、キャリア濃度
５×１０17ｃｍ-3のｎ型ＺｎＳｅ層からなる第２の光ガ
イド層１８を厚さ４００Ａに、その上に塩素ドープ、キ
ャリア濃度７×１０17ｃｍ-3のｎ型ＺｎＳ0.06Ｓｅ0.94
層からなる第２のクラッド層１５を厚さ１μｍに、そし
てその上に塩素ドープ、キャリア濃度２×１０18ｃｍ-3
のｎ型ＺｎＳｅ層からなるコンタクト層１６を３００Ａ
の厚さに連続的に堆積する。
１０17ｃｍ-3のｐ型ＺｎＳｅ層からなる第１の光ガイド
層１７を厚さ４００Ａに、その上にアンドープのＣｄ
0.17Ｚｎ0.83Ｓｅ層からなる歪量子井戸活性層１４を厚
さ６０〜８０Ａに、その上に塩素ドープ、キャリア濃度
５×１０17ｃｍ-3のｎ型ＺｎＳｅ層からなる第２の光ガ
イド層１８を厚さ４００Ａに、その上に塩素ドープ、キ
ャリア濃度７×１０17ｃｍ-3のｎ型ＺｎＳ0.06Ｓｅ0.94
層からなる第２のクラッド層１５を厚さ１μｍに、そし
てその上に塩素ドープ、キャリア濃度２×１０18ｃｍ-3
のｎ型ＺｎＳｅ層からなるコンタクト層１６を３００Ａ
の厚さに連続的に堆積する。
【００５２】得られた半導体積層構造をＭＢＥ装置から
取出し、コンタクト層１６表面にＳｉＯ2 膜を堆積後、
ホトリソグラフィとエッチングを用いて幅５μｍのスト
ライプ状穴あけを行ない、ＳｉＯ2 ストライプマスク２
２を形成する。
取出し、コンタクト層１６表面にＳｉＯ2 膜を堆積後、
ホトリソグラフィとエッチングを用いて幅５μｍのスト
ライプ状穴あけを行ない、ＳｉＯ2 ストライプマスク２
２を形成する。
【００５３】その後、その上にＡｕを蒸着してｎ層電極
２１とする。厚さ約１００μｍにラッピングされた基板
１１裏面には、ｐ層電極１９としてＡｕを蒸着する。半
導体レーザ素子は、幅３００μｍ、長さ３００ｎμｍ程
度のサイズにへき開して作られる。このようにして、青
色発光半導体レーザが形成される。
２１とする。厚さ約１００μｍにラッピングされた基板
１１裏面には、ｐ層電極１９としてＡｕを蒸着する。半
導体レーザ素子は、幅３００μｍ、長さ３００ｎμｍ程
度のサイズにへき開して作られる。このようにして、青
色発光半導体レーザが形成される。
【００５４】上記した工程で、ＩＩＩ−Ｖ族化合物半導
体のバッファ層１２上に、堆積した各ＩＩ−ＶＩ族化合
物半導体層は、いずれも閃亜鉛鉱型結晶構造をとり、エ
ピタキシャルに成長する。
体のバッファ層１２上に、堆積した各ＩＩ−ＶＩ族化合
物半導体層は、いずれも閃亜鉛鉱型結晶構造をとり、エ
ピタキシャルに成長する。
【００５５】以上の実施例で、基板１１と第１のクラッ
ド層１３との間の価電子帯の大きな不連続ΔＥv は、各
バッファ層１２ａ、１２ｂにおける価電子帯勾配と各ヘ
テロ接合とによって分割されるため、１ヶ所に大きな電
位障壁が形成されることはなくなる。たとえば、基板１
１と傾斜組成層１２ａおよび傾斜組成層１２ａと１２ｂ
の間のヘテロ接合でΔＥv の値を十分小さくすることが
できる。
ド層１３との間の価電子帯の大きな不連続ΔＥv は、各
バッファ層１２ａ、１２ｂにおける価電子帯勾配と各ヘ
テロ接合とによって分割されるため、１ヶ所に大きな電
位障壁が形成されることはなくなる。たとえば、基板１
１と傾斜組成層１２ａおよび傾斜組成層１２ａと１２ｂ
の間のヘテロ接合でΔＥv の値を十分小さくすることが
できる。
【００５６】なお、組成を一定値としたり、階段的変化
としても、各電位障壁の値が小さくなることにより、接
続抵抗を低減することができる。この結果、動作電圧の
より低い半導体レーザが得られる。
としても、各電位障壁の値が小さくなることにより、接
続抵抗を低減することができる。この結果、動作電圧の
より低い半導体レーザが得られる。
【００５７】前記実施例では、バッファ層１２が２つの
傾斜組成層１２ａ、１２ｂからなる場合について述べた
が、どちらか一方のみを用いることもできる。要は、バ
ンドギャップがＧａＡｓとＩＩ−ＶＩ族化合物半導体の
中間になるように、組成変化させたＧａＡｓと格子整合
する混晶であればよい。また、光ガイド層１７、１８は
省略することも可能である。
傾斜組成層１２ａ、１２ｂからなる場合について述べた
が、どちらか一方のみを用いることもできる。要は、バ
ンドギャップがＧａＡｓとＩＩ−ＶＩ族化合物半導体の
中間になるように、組成変化させたＧａＡｓと格子整合
する混晶であればよい。また、光ガイド層１７、１８は
省略することも可能である。
【００５８】また、構成を上下反転し、ｐ型ＧａＡｓ基
板の代わりに、ｐ型ＧａＡｓ層を用いてもよい。さら
に、結晶成長方法はＭＢＥ法以外にも、たとえば減圧Ｍ
ＯＣＶＤ法、ガスソースＭＢＥ法等を用いることもでき
る。
板の代わりに、ｐ型ＧａＡｓ層を用いてもよい。さら
に、結晶成長方法はＭＢＥ法以外にも、たとえば減圧Ｍ
ＯＣＶＤ法、ガスソースＭＢＥ法等を用いることもでき
る。
【００５９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
ＧａＡｓ基板とＩＩ−ＶＩ族化合物半導体クラッド層間
で生じる大きな価電子帯不連続ΔＥv を緩和することが
できる。また、製造装置を大型化、複雑化することなく
ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体の積層構造を得るこ
とができる。
ＧａＡｓ基板とＩＩ−ＶＩ族化合物半導体クラッド層間
で生じる大きな価電子帯不連続ΔＥv を緩和することが
できる。また、製造装置を大型化、複雑化することなく
ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体の積層構造を得るこ
とができる。
【００６１】この結果、動作電圧の比較的低いＩＩ−Ｖ
Ｉ族化合物半導体レーザを、比較的安価に製造すること
ができると考えられる。
Ｉ族化合物半導体レーザを、比較的安価に製造すること
ができると考えられる。
【図１】本発明の基本構成を説明する図である。図１
（Ａ）は半導体レーザの積層構造を示す断面図であり、
図１（Ｂ）は基板と第１のクラッド層間のエネルギバン
ド図を示す。
（Ａ）は半導体レーザの積層構造を示す断面図であり、
図１（Ｂ）は基板と第１のクラッド層間のエネルギバン
ド図を示す。
【図２】実施例による半導体レーザの主要製造工程を示
す断面図である。
す断面図である。
【図３】従来例による半導体レーザ層構造を示す。図３
（Ａ）および（Ｂ）は断面図、図３（Ｃ）は基板／クラ
ッド層エネルギバンド図である。
（Ａ）および（Ｂ）は断面図、図３（Ｃ）は基板／クラ
ッド層エネルギバンド図である。
１ 基板（ｐ型ＧａＡｓ単結晶ウエハ） ２ バッファ層 ２ａ 傾斜組成層（ｐ型Ａｌx Ｇａ1-x Ａｓ層） ２ｂ 傾斜組成層（ｐ型（Ａｌy Ｇａ1-y ）0.5 Ｉｎ
0.5 Ｐ層） ３ 第１のクラッド層（ｐ型ＺｎＳ0.6 Ｓｅ0.94層） ４ 活性層（Ｃｄ0.17Ｚｎ0.83Ｓｅ薄層） ５ 第２のクラッド層（ｎ型ＺｎＳ0.06Ｓｅ0.94層） ６ コンタクト層（ｎ型ＺｎＳｅ層） ７ 第１の光ガイド層（ｐ型ＺｎＳｅ層） ８ 第２の光ガイド層（ｎ型ＺｎＳｅ層） １１ 基板（ｐ型ＧａＡｓ層） １２ バッファ層 １２ａ 傾斜組成層（ｐ型Ａｌx Ｇａ1-x Ａｓ層） １２ｂ 傾斜組成層（ｐ型（Ａｌy Ｇａ1-y ）0.5 Ｉｎ
0.5 Ｐ層） １３ 第１のクラッド層（ｐ型ＺｎＳ0.06Ｓｅ0.94層） １４ 量子井戸活性層（Ｃｄ0.17Ｚｎ0.83Ｓ層） １５ 第２のクラッド層（ｎ型ＺｎＳ0.06Ｓｅ0.94層） １６ コンタクト層（ｎ型ＺｎＳｅ層） １７ 第１の光ガイド層（ｐ型ＺｎＳｅ層） １８ 第２の光ガイド層（ｎ型ＺｎＳｅ層） １９ ｐ層電極（Ａｕ） ２０ キャップ層（ｐ型ＧａＡｓ層） ２１ ｎ層電極（Ａｕ） ２２ ＳｉＯ2 ストライプマスク ３１、４１ 基板（ｐ型ＧａＡｓウエハ） ３２ バッファ層（ｐ型ＩｎＧａＡｓ層） ３３ 第１のクラッド層（ｐ型ＺｎＳｅ層） ３４、４４ 量子井戸活性層（Ｃｄ0.17Ｚｎ0.83Ｓｅ
層） ３５ 第２のクラッド層（ｎ型ＺｎＳｅ層） ３６、４８ ＳｉＯ2 マスク ３７、４９ ｎ層電極（Ａｕ） ３８、５０ ｐ層電極（Ａｕ） ４２ 第１のクラッド層（ｐ型ＺｎＳ0.06Ｓｅ0.94層） ４３ 第１の光ガイド層（ｐ型ＺｎＳｅ層） ４５ 第２の光ガイド層（ｎ型ＺｎＳｅ層） ４６ 第２のクラッド層（ｎ型ＺｎＳ0.06Ｓｅ0.94層） ４７ コンタクト層（ｎ型ＺｎＳｅ層）
0.5 Ｐ層） ３ 第１のクラッド層（ｐ型ＺｎＳ0.6 Ｓｅ0.94層） ４ 活性層（Ｃｄ0.17Ｚｎ0.83Ｓｅ薄層） ５ 第２のクラッド層（ｎ型ＺｎＳ0.06Ｓｅ0.94層） ６ コンタクト層（ｎ型ＺｎＳｅ層） ７ 第１の光ガイド層（ｐ型ＺｎＳｅ層） ８ 第２の光ガイド層（ｎ型ＺｎＳｅ層） １１ 基板（ｐ型ＧａＡｓ層） １２ バッファ層 １２ａ 傾斜組成層（ｐ型Ａｌx Ｇａ1-x Ａｓ層） １２ｂ 傾斜組成層（ｐ型（Ａｌy Ｇａ1-y ）0.5 Ｉｎ
0.5 Ｐ層） １３ 第１のクラッド層（ｐ型ＺｎＳ0.06Ｓｅ0.94層） １４ 量子井戸活性層（Ｃｄ0.17Ｚｎ0.83Ｓ層） １５ 第２のクラッド層（ｎ型ＺｎＳ0.06Ｓｅ0.94層） １６ コンタクト層（ｎ型ＺｎＳｅ層） １７ 第１の光ガイド層（ｐ型ＺｎＳｅ層） １８ 第２の光ガイド層（ｎ型ＺｎＳｅ層） １９ ｐ層電極（Ａｕ） ２０ キャップ層（ｐ型ＧａＡｓ層） ２１ ｎ層電極（Ａｕ） ２２ ＳｉＯ2 ストライプマスク ３１、４１ 基板（ｐ型ＧａＡｓウエハ） ３２ バッファ層（ｐ型ＩｎＧａＡｓ層） ３３ 第１のクラッド層（ｐ型ＺｎＳｅ層） ３４、４４ 量子井戸活性層（Ｃｄ0.17Ｚｎ0.83Ｓｅ
層） ３５ 第２のクラッド層（ｎ型ＺｎＳｅ層） ３６、４８ ＳｉＯ2 マスク ３７、４９ ｎ層電極（Ａｕ） ３８、５０ ｐ層電極（Ａｕ） ４２ 第１のクラッド層（ｐ型ＺｎＳ0.06Ｓｅ0.94層） ４３ 第１の光ガイド層（ｐ型ＺｎＳｅ層） ４５ 第２の光ガイド層（ｎ型ＺｎＳｅ層） ４６ 第２のクラッド層（ｎ型ＺｎＳ0.06Ｓｅ0.94層） ４７ コンタクト層（ｎ型ＺｎＳｅ層）
Claims (3)
- 【請求項１】 ＧａＡｓよりも禁制帯幅の広いＩＩ−Ｖ
Ｉ族化合物半導体層を含んで形成されたダブルヘテロ接
合構造（３、４、５）と、 基板またはコンタクト層を構成するｐ型ＧａＡｓ層
（１）と、 前記ダブルヘテロ接合構造と前記ｐ型ＧａＡｓ層との間
に配置され、ＧａＡｓと前記ＩＩ−ＶＩ族化合物半導体
との中間のバンドギャップを有し、ＧａＡｓとほぼ格子
整合し、ｐ型Ａｌx Ｇａ1-x Ａｓ、ｐ型（Ａｌy Ｇａ
1-y ）0.5 Ｉｎ0. 5 Ｐの少なくとも一種で形成されたバ
ッファ層を含む中間層（２）とを有する半導体レーザ。 - 【請求項２】 前記バッファ層の組成ｘ、ｙが、ｐ型Ｇ
ａＡｓ層側からダブルヘテロ接合構造側に向かってほぼ
単調増大する請求項１記載の半導体レーザ。 - 【請求項３】 ｐ型ＧａＡｓ基板上に、ＧａＡｓと所定
ＩＩ−ＶＩ族化合物半導体との中間のバンドギャップを
有し、ＧａＡｓとほぼ格子整合し、ｐ型Ａｌ x Ｇａ1-x
Ａｓ、ｐ型（Ａｌy Ｇａ1-y ）0.5 Ｉｎ0.5 Ｐの少なく
とも一種で形成されたバッファ層を含む中間層を結晶成
長させる工程と、 続いて、前記中間層上にＡｌを含まない材料のキャップ
層を堆積する工程と、 前記キャップ層を真空容器中で除去し、前記中間層を露
出させる工程と、 続いて、前記中間層上に前記所定ＩＩ−ＶＩ族化合物半
導体の層を含むダブルヘテロ接合構造を結晶成長させる
工程とを含む半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31520392A JPH06164057A (ja) | 1992-11-25 | 1992-11-25 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31520392A JPH06164057A (ja) | 1992-11-25 | 1992-11-25 | 半導体レーザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164057A true JPH06164057A (ja) | 1994-06-10 |
Family
ID=18062649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31520392A Withdrawn JPH06164057A (ja) | 1992-11-25 | 1992-11-25 | 半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164057A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224230A (ja) * | 1993-01-28 | 1994-08-12 | Nec Corp | ２−６族化合物半導体ｐ形電極構造 |
| JPH06232453A (ja) * | 1993-01-29 | 1994-08-19 | Nec Corp | 半導体発光素子 |
| JP2000244069A (ja) * | 1999-02-18 | 2000-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体ヘテロ構造 |
| US6399965B2 (en) | 2000-01-11 | 2002-06-04 | Sharp Kabushiki Kaisha | Semiconductor light emitting device with high yield and low power consumption |
| US6468818B2 (en) | 1999-01-25 | 2002-10-22 | Sharp Kabushiki Kaisha | Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage |
-
1992
- 1992-11-25 JP JP31520392A patent/JPH06164057A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224230A (ja) * | 1993-01-28 | 1994-08-12 | Nec Corp | ２−６族化合物半導体ｐ形電極構造 |
| JPH06232453A (ja) * | 1993-01-29 | 1994-08-19 | Nec Corp | 半導体発光素子 |
| JPH0783138B2 (ja) * | 1993-01-29 | 1995-09-06 | 日本電気株式会社 | 半導体発光素子 |
| US6468818B2 (en) | 1999-01-25 | 2002-10-22 | Sharp Kabushiki Kaisha | Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage |
| JP2000244069A (ja) * | 1999-02-18 | 2000-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体ヘテロ構造 |
| US6399965B2 (en) | 2000-01-11 | 2002-06-04 | Sharp Kabushiki Kaisha | Semiconductor light emitting device with high yield and low power consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5366927A (en) | Method of fabricating epitaxially deposited ohmic contacts using group II-VI | |
| EP0446764B1 (en) | Quaternary II-VI semiconductor material for photonic device | |
| JP3183296B2 (ja) | 転倒型透明基板光電子装置とその製造 | |
| JP3143662B2 (ja) | 光―電子半導体素子 | |
| US5204284A (en) | Method of making a high band-gap opto-electronic device | |
| US7504664B2 (en) | Semiconductor optical device having an improved current blocking layer and manufacturing method thereof | |
| US6376273B2 (en) | Passivation capping layer for ohmic contact in II-VI semiconductor light transducing device | |
| JP4286910B2 (ja) | ＢｅＴｅバッファ層を有する▲ＩＩ▼−▲ＶＩ▼族半導体デバイス | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JPH06164057A (ja) | 半導体レーザおよびその製造方法 | |
| JP3459003B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JP2000022276A (ja) | 半導体素子および半導体発光素子ならびに半導体受光素子 | |
| US5887011A (en) | Semiconductor laser | |
| JPH07235723A (ja) | 半導体レーザ素子 | |
| JP2003086894A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2595774B2 (ja) | 面発光半導体レーザの製造方法 | |
| JP2783140B2 (ja) | 化合物半導体素子の加工表面処理方法 | |
| JP2962639B2 (ja) | 半導体発光素子 | |
| JPH06204599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH11307457A (ja) | ノンアロイ用電極コンタクト層およびその作製方法 | |
| JPH0138390B2 (ja) | ||
| JPH06105818B2 (ja) | 半導体レーザの製造方法 | |
| JPH0653613A (ja) | 半導体素子 | |
| JPH06291032A (ja) | 化合物半導体成長用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |