JPH01112748A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH01112748A JPH01112748A JP27122687A JP27122687A JPH01112748A JP H01112748 A JPH01112748 A JP H01112748A JP 27122687 A JP27122687 A JP 27122687A JP 27122687 A JP27122687 A JP 27122687A JP H01112748 A JPH01112748 A JP H01112748A
- Authority
- JP
- Japan
- Prior art keywords
- group
- plateau
- plane
- epitaxial growth
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 230000012010 growth Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 10
- 238000001020 plasma etching Methods 0.000 abstract description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract 1
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 101100215641 Aeromonas salmonicida ash3 gene Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子の製造方法、特に素子間の電気的
な分離に関する。
な分離に関する。
〔従来の技術〕 。
従来より、同一ウェハ上に形成される能動素子の電気的
な分離は、半絶縁性基板上の所定の領域にマスクを設け
、その後イオン注入法や拡散法によりマスクを施してい
ない領域にのみ不純物を導入することにより行われてい
た。すなわち、マスクを施さなかった領域に形成された
能動層は、マスクを設けたことにより不純物が導入され
ず半絶縁性のままである領域と半絶縁性基板に囲まれる
ことにより素子間の分離が達成されている。
な分離は、半絶縁性基板上の所定の領域にマスクを設け
、その後イオン注入法や拡散法によりマスクを施してい
ない領域にのみ不純物を導入することにより行われてい
た。すなわち、マスクを施さなかった領域に形成された
能動層は、マスクを設けたことにより不純物が導入され
ず半絶縁性のままである領域と半絶縁性基板に囲まれる
ことにより素子間の分離が達成されている。
従来の技術により素子間の分離を行う場合は、能動層と
能動層の間の半絶縁層により十分な素子間分離を得るた
めに、素子と素子の間隔を広くとらなければならないと
いう欠点があった。この欠点は、現在のところ能動層と
能動層の間の半絶縁層に選択的に能動層とは逆の形の不
純物を４人することによりある程度解消されている。し
かし、この方法によればプロセスが繁雑になることは明
らかである。
能動層の間の半絶縁層により十分な素子間分離を得るた
めに、素子と素子の間隔を広くとらなければならないと
いう欠点があった。この欠点は、現在のところ能動層と
能動層の間の半絶縁層に選択的に能動層とは逆の形の不
純物を４人することによりある程度解消されている。し
かし、この方法によればプロセスが繁雑になることは明
らかである。
本発明の目的は、プロセスを複雑にすることなく容易に
素子間の電気的な分離を可能とする半導体素子の製造方
法を提供することにある。。
素子間の電気的な分離を可能とする半導体素子の製造方
法を提供することにある。。
本発明の半導体素子の製造方法は、化合物結晶基板上に
（１００）面と（１１０）面を有する台地状の構造体を
露出させる工程、引き続いて原子層エビタキシャル成長
法によりｍ−Ｖ族化合物半導体層を形成させる工程を含
むことを特徴としている。
（１００）面と（１１０）面を有する台地状の構造体を
露出させる工程、引き続いて原子層エビタキシャル成長
法によりｍ−Ｖ族化合物半導体層を形成させる工程を含
むことを特徴としている。
ｍ−ｖ族化合物半導体の原子層エピタキシャル成長は、
■族原料ガスと■族原料ガスを交互に基板へ供給するこ
とにより達成される。例えば、基板表面が■族元素面で
あるｍ−ｖ族化合物半導体結晶上に原子層エピタキシャ
ル成長を行う場合には、まず■族原料ガスを導入し■族
元素を１原子層吸着させ、次に今度はその上に■族元素
を１原子層吸着させるという操作を繰り返すことによっ
て成長が進行する。従って、極性を有する面であるとこ
ろの例えば（１１１）面上に原子層エピタキシャル成長
を行えば、点欠陥の発生は極めて低い。
■族原料ガスと■族原料ガスを交互に基板へ供給するこ
とにより達成される。例えば、基板表面が■族元素面で
あるｍ−ｖ族化合物半導体結晶上に原子層エピタキシャ
ル成長を行う場合には、まず■族原料ガスを導入し■族
元素を１原子層吸着させ、次に今度はその上に■族元素
を１原子層吸着させるという操作を繰り返すことによっ
て成長が進行する。従って、極性を有する面であるとこ
ろの例えば（１１１）面上に原子層エピタキシャル成長
を行えば、点欠陥の発生は極めて低い。
ところで、（１００）面は、（１１１）面のようにこち
らの面が■族元素面であるとかＶ族元素面であるなどと
いうような明らかな極性を示す面ではないが、■族元素
と■族元素が交互に規則正しく積層して形成された面で
ある。従って、■族原子層とＶ族原子層を交互に規則正
しく積層する原子層エピタキシャル成長によれば、極性
を有する（１１１）面での場合と同様に、点欠陥の発生
は極めて低い。
らの面が■族元素面であるとかＶ族元素面であるなどと
いうような明らかな極性を示す面ではないが、■族元素
と■族元素が交互に規則正しく積層して形成された面で
ある。従って、■族原子層とＶ族原子層を交互に規則正
しく積層する原子層エピタキシャル成長によれば、極性
を有する（１１１）面での場合と同様に、点欠陥の発生
は極めて低い。
一方、表面に■族元素と■族元素が共存し、しかも極性
を有しない面である（１１０）面上に原子層エピタキシ
ャル成長を行った場合は状況が異なる。
を有しない面である（１１０）面上に原子層エピタキシ
ャル成長を行った場合は状況が異なる。
ここで、表面が■族元素と■族元素が共存する面に、■
族原料ガスが供給された場合を想定する。
族原料ガスが供給された場合を想定する。
供給された■族元素と基板表面の■族元素が結合する場
合が、最も系の化学的、電気的エネルギーを最小にする
ため、最も起こりやすい反応である。
合が、最も系の化学的、電気的エネルギーを最小にする
ため、最も起こりやすい反応である。
しかし、■族元素とＶ族元素が共存する面では、基板表
面の■族元素と供給された■族元素が結合する場合など
もあり得る。従って、この面を用いた場合は、■族原料
ガスと■族原料ガスを交互に基板へ供給する原子層エピ
タキシャル成長法によっても、例えば、■腹位置の空孔
、■原位置の空孔、■腹位置に■族元素が置換した欠陥
、■原位置に■族元素が置換した欠陥などの点欠陥が発
生すると考えられる。
面の■族元素と供給された■族元素が結合する場合など
もあり得る。従って、この面を用いた場合は、■族原料
ガスと■族原料ガスを交互に基板へ供給する原子層エピ
タキシャル成長法によっても、例えば、■腹位置の空孔
、■原位置の空孔、■腹位置に■族元素が置換した欠陥
、■原位置に■族元素が置換した欠陥などの点欠陥が発
生すると考えられる。
Ｉ［［−Ｖ族化合物半導体では、点欠陥、例えば■腹位
置の空孔、Ｖ原位置の空孔、■腹位置に■族元素が置換
した欠陥、Ｖ原位置に■族元素が置換した欠陥は、禁制
帯中に深い準位を形成することが計算より指摘されてい
る〔フィジカル・レビュー ・Ｂ （Ｐｈｙｓ、 Ｒｅ
ｖ、 Ｂ ３１ （１９８５） ９６８） ） 、特に
ＧａＡｓ、Ａｊ！ＧａＡｓ、ＧａＡｓＰ系では、点欠陥
に起因したＥＬ２と呼ばれる深い準位が高濃度存在する
ことが知られている〔エレクトロニクス・レターズ（Ｅ
ｌｅｃｔｒｏｎ、Ｌｅｔｔ、 １３ （１９７７）１９
１） ］。禁制帯の特に中央付近に深い準位が高濃度存
在する半導体中では、浅いドナーやアクセプタ準位から
活性したキャリアが深い準位に捕獲される。従って、半
導体は電気的に補償され、高抵抗化する。この現象は、
深い準位の濃度が浅いドナーやアクセプタ準位の濃度よ
り高い場合に生じるため、意図的に浅いドナーやアクセ
プタ準位を形成する不純物を導入または添加した場合で
あっても、その濃度が深い準位の濃度より低ければ、高
抵抗化は達成されたままである。
置の空孔、Ｖ原位置の空孔、■腹位置に■族元素が置換
した欠陥、Ｖ原位置に■族元素が置換した欠陥は、禁制
帯中に深い準位を形成することが計算より指摘されてい
る〔フィジカル・レビュー ・Ｂ （Ｐｈｙｓ、 Ｒｅ
ｖ、 Ｂ ３１ （１９８５） ９６８） ） 、特に
ＧａＡｓ、Ａｊ！ＧａＡｓ、ＧａＡｓＰ系では、点欠陥
に起因したＥＬ２と呼ばれる深い準位が高濃度存在する
ことが知られている〔エレクトロニクス・レターズ（Ｅ
ｌｅｃｔｒｏｎ、Ｌｅｔｔ、 １３ （１９７７）１９
１） ］。禁制帯の特に中央付近に深い準位が高濃度存
在する半導体中では、浅いドナーやアクセプタ準位から
活性したキャリアが深い準位に捕獲される。従って、半
導体は電気的に補償され、高抵抗化する。この現象は、
深い準位の濃度が浅いドナーやアクセプタ準位の濃度よ
り高い場合に生じるため、意図的に浅いドナーやアクセ
プタ準位を形成する不純物を導入または添加した場合で
あっても、その濃度が深い準位の濃度より低ければ、高
抵抗化は達成されたままである。
（１１０）面上のエピタキシャル成長では、点欠陥が発
生するため、（１１０）面上の半導体中には深い準位が
発生し、半導体は高抵抗化する。一方、（１００）面上
に原子層エピタキシャル成長を行えば、点欠陥の発生は
極めて低いため、深い準位はほとんど発生しない。従っ
て、この（１００）面上の半導体は伝導形の制御が可能
であり、能動層として使用することができる。
生するため、（１１０）面上の半導体中には深い準位が
発生し、半導体は高抵抗化する。一方、（１００）面上
に原子層エピタキシャル成長を行えば、点欠陥の発生は
極めて低いため、深い準位はほとんど発生しない。従っ
て、この（１００）面上の半導体は伝導形の制御が可能
であり、能動層として使用することができる。
以上の理由により１．原子層エピタキシャル成長によれ
ば、（１００）面上の半導体を能動層として、（１１０
）面上の半導体を絶縁層として使用することができる。
ば、（１００）面上の半導体を能動層として、（１１０
）面上の半導体を絶縁層として使用することができる。
なお、（１００）面と（１１０）面は互いに垂直な面で
あるので、この面の組合せを使用すれば、能動層と絶縁
層は互いに垂直の関係になる。従って、能動層とは垂直
の絶縁層を長くとることにより絶縁性を高めることがで
きるため、素子の高集積化が可能である。また（１００
）面の基板は、ＧａＡｓでは安価であり、入手も容易で
ある。加えて、（１００）面は極性を有する面と比較す
れば、エツチングも容易である。（１００）面の基板を
用いれば、反応性イオンエツチング法等により（１１０
）面を容易に形成することができる。
あるので、この面の組合せを使用すれば、能動層と絶縁
層は互いに垂直の関係になる。従って、能動層とは垂直
の絶縁層を長くとることにより絶縁性を高めることがで
きるため、素子の高集積化が可能である。また（１００
）面の基板は、ＧａＡｓでは安価であり、入手も容易で
ある。加えて、（１００）面は極性を有する面と比較す
れば、エツチングも容易である。（１００）面の基板を
用いれば、反応性イオンエツチング法等により（１１０
）面を容易に形成することができる。
また基板は、必ずしも原子層エピタキシャル成長するｍ
−ｖ族化合物半導体と同じ半導体結晶である必要はなく
、結晶構造や格子定数が類似したイオン性を有する化合
物結晶、例えばＩＩ−ＶＩ族化合物半導体結晶などであ
れば、前記の理由により同等の効果が期待できる。
−ｖ族化合物半導体と同じ半導体結晶である必要はなく
、結晶構造や格子定数が類似したイオン性を有する化合
物結晶、例えばＩＩ−ＶＩ族化合物半導体結晶などであ
れば、前記の理由により同等の効果が期待できる。
本発明の実施例を、第１図を参照して説明する。
第１図（ａ）に示すように、絶縁性ＧａＡｓ（１００）
基ｔｔ１ｉ１１上に、パターニングしたレジストにより
マスク１２を形成した。マスクの各辺は（１１０）と等
価な方向であり、形状は１００μｍ四方の正方形、マス
クの間隔は１０８ｍである。
基ｔｔ１ｉ１１上に、パターニングしたレジストにより
マスク１２を形成した。マスクの各辺は（１１０）と等
価な方向であり、形状は１００μｍ四方の正方形、マス
クの間隔は１０８ｍである。
このウェハをＣｉガスによりガス圧Ｉ Ｘｌ０−’ｔｏ
ｒｒ、加速電圧４００ｖで５分間反応性イオンエツチン
グを行い、第１図（ｂ）に示した構造を形成させた。形
成された台地状の構造体１３．１４の高さは１μｍであ
り、これらの側面はいずれも（１１０）面と等価な面で
ある。このウェハにおいて■族原料ガスにＧａＣｊ、Ｖ
族原料ガスにＡｓＨ，を用いた５００℃における各層２
０００回の原子層エピタキシャル成長を行った。第１図
ＣＣ，）は成長後のウェハ断面図であり、ＧａＡｓ成長
層１５の膜厚は（１００）面上で５６００人、（１１０
）面上および（１１０）面と等価な面上では４０００人
であった。
ｒｒ、加速電圧４００ｖで５分間反応性イオンエツチン
グを行い、第１図（ｂ）に示した構造を形成させた。形
成された台地状の構造体１３．１４の高さは１μｍであ
り、これらの側面はいずれも（１１０）面と等価な面で
ある。このウェハにおいて■族原料ガスにＧａＣｊ、Ｖ
族原料ガスにＡｓＨ，を用いた５００℃における各層２
０００回の原子層エピタキシャル成長を行った。第１図
ＣＣ，）は成長後のウェハ断面図であり、ＧａＡｓ成長
層１５の膜厚は（１００）面上で５６００人、（１１０
）面上および（１１０）面と等価な面上では４０００人
であった。
次に第１図（ｄ）に示すように、ウェハの台地状構造体
１３．１４の上部の４つの端にＡｕＧｅによるオーミッ
クコンタクト１６を形成した。一つの構造体の（１００
）面内に形成されたオーミックコンタクト間では、導通
が認められた。（１００）面上の成長層は、ホール測定
より伝導形はｎ形でキャリア濃度が１ ｘｌｏｌｈｃｍ
−’であることが分かった。
１３．１４の上部の４つの端にＡｕＧｅによるオーミッ
クコンタクト１６を形成した。一つの構造体の（１００
）面内に形成されたオーミックコンタクト間では、導通
が認められた。（１００）面上の成長層は、ホール測定
より伝導形はｎ形でキャリア濃度が１ ｘｌｏｌｈｃｍ
−’であることが分かった。
一方、隣り合った台地状構造体１３．１４の成長層間で
は導通は認められず、完全な素子間の電気的分離が達成
したことを確認した。以上のように、本発明によればプ
ロセスを複雑にすることなく容易に素子間の電気的な分
離が可能となる。
は導通は認められず、完全な素子間の電気的分離が達成
したことを確認した。以上のように、本発明によればプ
ロセスを複雑にすることなく容易に素子間の電気的な分
離が可能となる。
以上の実施例においては、ＧａＡｓ結晶基板を例にとっ
て示したが、本発明はＧａＡｓに限らす他のｍ−ｖ族化
合物半導体結晶を基板とした場合にも適用できるばかり
ではなく、Ｉｆ−Ｖｌ族化合物半導体結晶等においても
原子層エピタキシャル成長が可能な基板であれば本発明
が適用できることは明らかである。また実施例において
は、■族原料ガスにＧａＣ１、Ｖ族原料ガスにＡＳＨ３
を用いた原子層エピタキシャル成長手法について示した
が、他の原子層エピタキシャル成長手法、例えば■族原
料ガスにＧａ （ＣＨ３） ３、Ｖ族原料ガスにＡｓＨ
，を用いた原子層エピタキシャル成長手法においても実
施可能であることは明らかである。
て示したが、本発明はＧａＡｓに限らす他のｍ−ｖ族化
合物半導体結晶を基板とした場合にも適用できるばかり
ではなく、Ｉｆ−Ｖｌ族化合物半導体結晶等においても
原子層エピタキシャル成長が可能な基板であれば本発明
が適用できることは明らかである。また実施例において
は、■族原料ガスにＧａＣ１、Ｖ族原料ガスにＡＳＨ３
を用いた原子層エピタキシャル成長手法について示した
が、他の原子層エピタキシャル成長手法、例えば■族原
料ガスにＧａ （ＣＨ３） ３、Ｖ族原料ガスにＡｓＨ
，を用いた原子層エピタキシャル成長手法においても実
施可能であることは明らかである。
以上のように本発明によれば、プロセスを複雑にするこ
となく容易に素子間の電気的な分離が可能になる。この
他にウェハ上の素子の集積度を高めることができる。
となく容易に素子間の電気的な分離が可能になる。この
他にウェハ上の素子の集積度を高めることができる。
第１図（ａ）、 （ｂ）、 （Ｃ）、 （ｄ）は
、本発明の一実施例であり、素子間の電気的な分離を行
う方法の要部工程図である。 １１・・・・・絶縁性ＧａＡｓ基板 １２・・・・・マスク １３、１４・・・台地状構造体 １５・・・・・ＧａＡｓ成長層 １６・・・・・ＡｕＧｅオーミックコンタクト代理人
弁理士 岩 佐 義 幸
、本発明の一実施例であり、素子間の電気的な分離を行
う方法の要部工程図である。 １１・・・・・絶縁性ＧａＡｓ基板 １２・・・・・マスク １３、１４・・・台地状構造体 １５・・・・・ＧａＡｓ成長層 １６・・・・・ＡｕＧｅオーミックコンタクト代理人
弁理士 岩 佐 義 幸
Claims (1)
- （１）化合物結晶基板上に（１００）面と（１１０）面
を有する台地状の構造体を露出させる工程、引き続いて
原子層エピタキシャル成長法によりIII−Ｖ族化合物半
導体層を形成させる工程を含むことを特徴とする半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27122687A JPH01112748A (ja) | 1987-10-27 | 1987-10-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27122687A JPH01112748A (ja) | 1987-10-27 | 1987-10-27 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112748A true JPH01112748A (ja) | 1989-05-01 |
Family
ID=17497106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27122687A Pending JPH01112748A (ja) | 1987-10-27 | 1987-10-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG94363A1 (en) * | 2001-05-16 | 2003-02-18 | Sumitomo Heavy Industries | Apparatus and method for lubricating feed mechanism of forming machine |
-
1987
- 1987-10-27 JP JP27122687A patent/JPH01112748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG94363A1 (en) * | 2001-05-16 | 2003-02-18 | Sumitomo Heavy Industries | Apparatus and method for lubricating feed mechanism of forming machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0365875B1 (en) | Capped anneal | |
| JP5828568B1 (ja) | 半導体素子及びその製造方法 | |
| KR101144466B1 (ko) | 질화물 반도체 결정층을 제조하기 위한 방법 | |
| EP0097772B1 (en) | Structure comprising a monocrystalline substrate supporting a device layer of semiconductor material | |
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
| EP0180457A2 (en) | Semiconductor integrated circuit device and method for producing same | |
| JPH02295136A (ja) | 高速半導体装置 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| JPH01112748A (ja) | 半導体素子の製造方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JPS63252420A (ja) | 化合物半導体結晶とその製造方法 | |
| JP2004519837A (ja) | エピタキシャルウェハ装置 | |
| JPH01143233A (ja) | 半導体素子の製造方法 | |
| EP0108910B1 (en) | Method of forming a passivated compound semiconductor substrate | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| JPS62209865A (ja) | 半導体装置の製造方法 | |
| JPS63229812A (ja) | 半導体ウエハ | |
| JPH06101433B2 (ja) | 半導体素子の製造方法 | |
| JPS6199346A (ja) | 化合物半導体装置の製造方法 | |
| Biefeld et al. | Substrate orientation and surface morphology improvements for InSb grown by metalorganic chemical vapor deposition | |
| JPS6482615A (en) | Manufacture of semiconductor element | |
| JPS58199537A (ja) | 高抵抗半導体層の製造方法 | |
| JPH02264489A (ja) | 埋込型半導体装置の製造方法 |