JPS6199346A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS6199346A JPS6199346A JP22080484A JP22080484A JPS6199346A JP S6199346 A JPS6199346 A JP S6199346A JP 22080484 A JP22080484 A JP 22080484A JP 22080484 A JP22080484 A JP 22080484A JP S6199346 A JPS6199346 A JP S6199346A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- epitaxial layer
- layer
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 産業上の利用分野
本発明はガリウムヒ素（ＧａＡｓ）系あるいはガリウム
アルミヒ素（ＧａＡＩＩＡｓ）系などの化合物半導体装
置の製造方法に係り、化合物半導体装置の素子分離に関
するものである。
アルミヒ素（ＧａＡＩＩＡｓ）系などの化合物半導体装
置の製造方法に係り、化合物半導体装置の素子分離に関
するものである。
（ロ） 従来の技術
従来、ＧａＡｓ系あるいはＧ ａＡ ＩＡ ｓ系などの
■−Ｖ族化合物半導体装置における素子分離は種々の方
法が用いられている０例えば、メサ分離技術を採用する
方法（例えば、１９７７１ＥＥＥ Ｉｎｔｅｒ−ｎａｔ
ｉｏｎａｌ ５ｏｌｉｄ−５ｔａｔｅ Ｃ１ｒｃｕｉｔ
ｓ ＣｏｎｆｅｒｅｎｃｅＤｉｇｅｓｔ ｏｆ Ｔｅｃ
ｈｎｉｃａｌ Ｐａｐｅｒｓ、Ｆｅｂ、１８．１９７７
、ｐ２００〜２０１に詳しい、）または、イオン注入法
により半絶縁性ＧａＡｓ基板に選択的に能動層を形成す
る方法（例えば、１９７７ Ｉｎｔｅｒｎａｔｉｏｎａ
ｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ、
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、Ｄｅｃ、１９７７
、ｐ２０５〜２０８に詳しい）、あるいは、イオン注入
法により活性層により選択的に高抵抗層を形成する方法
（例えば、１９７７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅ
ｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ、Ｔｅｃ
ｈｎｉｃａｌ Ｄｉｇｅｓｔ、Ｄｅｃ、１９７７、ｐ２
０１〜２０４に詳しい。）などがある。
■−Ｖ族化合物半導体装置における素子分離は種々の方
法が用いられている０例えば、メサ分離技術を採用する
方法（例えば、１９７７１ＥＥＥ Ｉｎｔｅｒ−ｎａｔ
ｉｏｎａｌ ５ｏｌｉｄ−５ｔａｔｅ Ｃ１ｒｃｕｉｔ
ｓ ＣｏｎｆｅｒｅｎｃｅＤｉｇｅｓｔ ｏｆ Ｔｅｃ
ｈｎｉｃａｌ Ｐａｐｅｒｓ、Ｆｅｂ、１８．１９７７
、ｐ２００〜２０１に詳しい、）または、イオン注入法
により半絶縁性ＧａＡｓ基板に選択的に能動層を形成す
る方法（例えば、１９７７ Ｉｎｔｅｒｎａｔｉｏｎａ
ｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ、
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、Ｄｅｃ、１９７７
、ｐ２０５〜２０８に詳しい）、あるいは、イオン注入
法により活性層により選択的に高抵抗層を形成する方法
（例えば、１９７７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅ
ｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ、Ｔｅｃ
ｈｎｉｃａｌ Ｄｉｇｅｓｔ、Ｄｅｃ、１９７７、ｐ２
０１〜２０４に詳しい。）などがある。
メサ分離方法は、各々の素子の電気的分離が良い点およ
びエピタキシャル成長法により、ペテロ接合、多層構造
あるいは超格子構造等いろいろなデバイスが製造可能な
どの利点がある。しかしメサ分離はメサエッチングによ
り大きな段差が素子表面に生じるため、各素子間の配線
に断線等の不良が生じやすく、また、微細化、集積化に
向いていないなどの欠点がある。
びエピタキシャル成長法により、ペテロ接合、多層構造
あるいは超格子構造等いろいろなデバイスが製造可能な
どの利点がある。しかしメサ分離はメサエッチングによ
り大きな段差が素子表面に生じるため、各素子間の配線
に断線等の不良が生じやすく、また、微細化、集積化に
向いていないなどの欠点がある。
また、イオン注入法により、半絶縁性ＧａＡｓ基板に選
択的に能動層を形成する方法は、ブレーナ構造であるた
め、微細化、集積化が可能であり、またＧａＡｓ基板に
おいては、比抵抗が１０７〜１０９Ω・印の半絶縁性結
晶が得られるため、素子分離が比較的簡単な方法で実現
できるため、集積化に適している。しかしながら、イオ
ン注入法においては、ヘテロ接合構造、多層構造を形成
することが不可能であるため、ヘテロ接合デバイス、光
集積回路を形成することはできない、また、選択イオン
注入法によるＧａＡｓ半導体集積回路は、半絶縁性基板
の結晶欠陥密度、熱安定性等があまり良好でないなどの
難点がある。
択的に能動層を形成する方法は、ブレーナ構造であるた
め、微細化、集積化が可能であり、またＧａＡｓ基板に
おいては、比抵抗が１０７〜１０９Ω・印の半絶縁性結
晶が得られるため、素子分離が比較的簡単な方法で実現
できるため、集積化に適している。しかしながら、イオ
ン注入法においては、ヘテロ接合構造、多層構造を形成
することが不可能であるため、ヘテロ接合デバイス、光
集積回路を形成することはできない、また、選択イオン
注入法によるＧａＡｓ半導体集積回路は、半絶縁性基板
の結晶欠陥密度、熱安定性等があまり良好でないなどの
難点がある。
更に、イオン注入法により活性層に選択的に高抵抗層を
形成し素子分離を行なう方法は、活性層の形成にエピタ
キシャル成長法、イオン注入法など種々の技術が利用で
きるという利点を有する。
形成し素子分離を行なう方法は、活性層の形成にエピタ
キシャル成長法、イオン注入法など種々の技術が利用で
きるという利点を有する。
しかし、プロトン、酸素などをイオン注入法により深い
領域まア注入し結晶欠陥で抵抗を大きくした高抵抗層は
、熱を加えると結晶欠陥が回復するので熱的に不安定で
あるため、製造工程でアニールなどの熱処理を受けると
、抵抗値が低下する。
領域まア注入し結晶欠陥で抵抗を大きくした高抵抗層は
、熱を加えると結晶欠陥が回復するので熱的に不安定で
あるため、製造工程でアニールなどの熱処理を受けると
、抵抗値が低下する。
またイオン注入法により形成できる贋の厚さにも限度が
あり、電気的な素子の分離もあまり良好でないなどの欠
点がある。
あり、電気的な素子の分離もあまり良好でないなどの欠
点がある。
（ハ） 発明が解決しようとする問題点本発明は従来の
素子分離方法の欠点を解消し、イオン注入法を用いるこ
となく、ブレーナ構造の化合物半導体装置を製造するこ
とを目的とするものである。
素子分離方法の欠点を解消し、イオン注入法を用いるこ
となく、ブレーナ構造の化合物半導体装置を製造するこ
とを目的とするものである。
（ニ） 問題点を解決するための手段
本発明は、化合物半導体基板上に、高抵抗な化合物半導
体からなるエピタキシャル層を形成する工程と、前記エ
ピタキシャル層上に所望のバター ）ンを有
する絶縁膜を形成する工程と、前記絶縁膜をマスクとし
て前記エピタキシャル層を所望の深きにエツチングする
工程と、前記エピタキシャル層上に所望の導電型とキャ
リア濃度を有する化合物半導休店をエピタキシャル成長
させることにより互いに分離した能動素子層を形成する
工程とからなる化合物半導体装置の製造方法である。
体からなるエピタキシャル層を形成する工程と、前記エ
ピタキシャル層上に所望のバター ）ンを有
する絶縁膜を形成する工程と、前記絶縁膜をマスクとし
て前記エピタキシャル層を所望の深きにエツチングする
工程と、前記エピタキシャル層上に所望の導電型とキャ
リア濃度を有する化合物半導休店をエピタキシャル成長
させることにより互いに分離した能動素子層を形成する
工程とからなる化合物半導体装置の製造方法である。
（ホ） 作用
本発明によれば、ブレーナ構造の光集積回路素子等を゛
製造でき、光集積回路素子等を備えた半導体装置の集積
化を図ることができる。
製造でき、光集積回路素子等を備えた半導体装置の集積
化を図ることができる。
くべ）実施例
以下本発明の一実施例を図面に従い説明する。
（ｉ）Ｎ型又はＰ堅苦しくは半絶縁性のＧａＡｓ半導体
基板（１）上に高抵抗のＧ ａｔ−ｘ Ａ Ｑ ｘ Ａ
Ｓ（混晶比Ｘ≧０，３）半導体をエピタキシャル成長
により堆積し、エピタキシャルＪｆ５（２）を形成する
（第１図（イ〉参照）、このエピタキシャルＭ＜２＞を
形成する方法としては、例えば、Ｇａ及びＡｌｌのアル
キル基を含む化合物とアルシン（ＡＳＨ３）とを酸素ガ
スを混入した反応ガス雰囲気中で熱分解して半導体基板
く１〉上にエピタキシャル成長させて形成すればよい。
基板（１）上に高抵抗のＧ ａｔ−ｘ Ａ Ｑ ｘ Ａ
Ｓ（混晶比Ｘ≧０，３）半導体をエピタキシャル成長
により堆積し、エピタキシャルＪｆ５（２）を形成する
（第１図（イ〉参照）、このエピタキシャルＭ＜２＞を
形成する方法としては、例えば、Ｇａ及びＡｌｌのアル
キル基を含む化合物とアルシン（ＡＳＨ３）とを酸素ガ
スを混入した反応ガス雰囲気中で熱分解して半導体基板
く１〉上にエピタキシャル成長させて形成すればよい。
（ｉ）つぎに、高抵抗のＧ ａｔ−ｘ Ａ ｕ ｘ Ａ
Ｓからなるエピタキシャル層（２）上に周知のＣＶＤ
法などにより、酸化シリコン（ＳｉＯ２）あるいは窒化
シリコン（Ｓｉ３ Ｎ４ ）などの絶縁膜（３）を形成
する。
Ｓからなるエピタキシャル層（２）上に周知のＣＶＤ
法などにより、酸化シリコン（ＳｉＯ２）あるいは窒化
シリコン（Ｓｉ３ Ｎ４ ）などの絶縁膜（３）を形成
する。
そして、ドライエツチング又はウェットエツチングによ
り絶縁膜（３）をバターニングして所定のパターンを有
する絶縁膜（３）が形成される〈第１図（ロ）参照）。
り絶縁膜（３）をバターニングして所定のパターンを有
する絶縁膜（３）が形成される〈第１図（ロ）参照）。
（ｉ）つづいて、選択的に形成きれた絶縁膜（３）をマ
スクにして、リン酸を含むエッチャントを用いたウェッ
トエツチングあるいはＣＦａのエツチング用ガスを用い
たプラズマエツチングなどにより、エピタキシャル層（
２）を所望の深きに選択的にエツチングして凹領域（５
）を形成する（第１図（ハ）参照）。
スクにして、リン酸を含むエッチャントを用いたウェッ
トエツチングあるいはＣＦａのエツチング用ガスを用い
たプラズマエツチングなどにより、エピタキシャル層（
２）を所望の深きに選択的にエツチングして凹領域（５
）を形成する（第１図（ハ）参照）。
（ｉｖ）然る後、選択的にエツチングきれたエピタキシ
ャルＪ！１（２）上の凹領域（５）に所望の導電性と不
純物濃度を有するＧａＡｓあるいはＧ ａｔ−ｘ Ａ
１１ ）ｃ ＡＳの半導体層を選択的にエツチング除去
した深さと略同−の厚みの能動素子！！（４）を選択的
にエピタキシキル成長きせる。このように選択的にエピ
タキシャル成長させることにより、高抵抗のＧａ＋−ｘ
ＡｌｌｘＡｓのエピタキシャル層（２）で分離された能
動素子層（４）が形成きれる（第１図（ニ）参照）。
ャルＪ！１（２）上の凹領域（５）に所望の導電性と不
純物濃度を有するＧａＡｓあるいはＧ ａｔ−ｘ Ａ
１１ ）ｃ ＡＳの半導体層を選択的にエツチング除去
した深さと略同−の厚みの能動素子！！（４）を選択的
にエピタキシキル成長きせる。このように選択的にエピ
タキシャル成長させることにより、高抵抗のＧａ＋−ｘ
ＡｌｌｘＡｓのエピタキシャル層（２）で分離された能
動素子層（４）が形成きれる（第１図（ニ）参照）。
また、絶縁膜（３）を有するエピタキシャル層（２）上
に選択的にＧａＡｓあるいはＧ ａ ＋−ｘ Ａ Ｑ
ｘ Ａ ｓめ半導体層を堆積させる方法としては、反応
ガスソースに塩化物（クロライド）を使用し、このクロ
ライドのクロロ（分子）が蒸気圧の低い物質を高蒸気圧
物質にして輸送するクロライド気相成長法、あるいは、
反応ガスのうち蒸気圧の低い物質を有機金属化合物状態
で反応系に導入し、熱分解によって金属原子に変換きせ
る有機金属化合物気相成長法などがある。
に選択的にＧａＡｓあるいはＧ ａ ＋−ｘ Ａ Ｑ
ｘ Ａ ｓめ半導体層を堆積させる方法としては、反応
ガスソースに塩化物（クロライド）を使用し、このクロ
ライドのクロロ（分子）が蒸気圧の低い物質を高蒸気圧
物質にして輸送するクロライド気相成長法、あるいは、
反応ガスのうち蒸気圧の低い物質を有機金属化合物状態
で反応系に導入し、熱分解によって金属原子に変換きせ
る有機金属化合物気相成長法などがある。
このように、本発明の製造方法によれば、第１図（ニ）
に示すように、ＧａＡｓ半導体基板（１）上に高抵抗の
Ｇ ａ ｔ−ｘ Ａ Ａ ｘ Ａ Ｓからなるエピタキ
シャル層（２）で分離されたＧａＡｓあるいはＧ ａｌ
−ｘ Ａ Ｑ ｘ Ａ Ｓの一層あるいは多層の能動素
子層（４）を形成することができ、ブレーナ構造の光集
積回路素子を構成することができる。
に示すように、ＧａＡｓ半導体基板（１）上に高抵抗の
Ｇ ａ ｔ−ｘ Ａ Ａ ｘ Ａ Ｓからなるエピタキ
シャル層（２）で分離されたＧａＡｓあるいはＧ ａｌ
−ｘ Ａ Ｑ ｘ Ａ Ｓの一層あるいは多層の能動素
子層（４）を形成することができ、ブレーナ構造の光集
積回路素子を構成することができる。
〈ト）発明の詳細
な説明したように、本発明によれば、−エピタキシＡ・
ル成長させた能動層を含む化合物半導体装置をブレーナ
構造にすることができる。従って、高集積化を図った光
集積回路素子を製造することができる。
ル成長させた能動層を含む化合物半導体装置をブレーナ
構造にすることができる。従って、高集積化を図った光
集積回路素子を製造することができる。
第１図（イ）ないし第１図（ニ）は本発明の製造方法の
各工程を示す断面図である。 １・・・化合物半導体基板、２・・・エピタキシャル層
、３・・・絶縁膜、４・・・能動層。
各工程を示す断面図である。 １・・・化合物半導体基板、２・・・エピタキシャル層
、３・・・絶縁膜、４・・・能動層。
Claims (1)
- （１）化合物半導体基板上に、高抵抗な化合物半導体か
らなるエピタキシャル層を形成する工程と、前記エピタ
キシャル層上に所望のパターンを有する絶縁膜を形成す
る工程と、前記絶縁膜をマスクとして前記エピタキシャ
ル層を所望の深さにエッチングする工程と、前記エピタ
キシャル層上に所望の導電型とキャリア濃度を有する化
合物半導体層をエピタキシャル成長させることにより互
いに分離した能動素子層を形成する工程とからなる化合
物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22080484A JPS6199346A (ja) | 1984-10-19 | 1984-10-19 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22080484A JPS6199346A (ja) | 1984-10-19 | 1984-10-19 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199346A true JPS6199346A (ja) | 1986-05-17 |
Family
ID=16756820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22080484A Pending JPS6199346A (ja) | 1984-10-19 | 1984-10-19 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239709A (ja) * | 1991-01-23 | 1992-08-27 | Hitachi Aic Inc | 樹脂外装型コンデンサ |
-
1984
- 1984-10-19 JP JP22080484A patent/JPS6199346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239709A (ja) * | 1991-01-23 | 1992-08-27 | Hitachi Aic Inc | 樹脂外装型コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638347A (en) | Gate electrode sidewall isolation spacer for field effect transistors | |
| US3861968A (en) | Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition | |
| JPH0240923A (ja) | バイポーラ・トランジスタの製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63193562A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH06168952A (ja) | 半導体装置およびその製造方法 | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6199346A (ja) | 化合物半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPH05175222A (ja) | 半導体装置及びその製造方法 | |
| JPS6060734A (ja) | 半導体装置の製造方法 | |
| JPH02271568A (ja) | 集積回路の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH04127536A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0573331B2 (ja) | ||
| JPH01112748A (ja) | 半導体素子の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPH0147003B2 (ja) | ||
| JPH03175639A (ja) | 半導体装置 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 | |
| JPS6021539A (ja) | 半導体装置の製造方法 |