JPH01143233A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH01143233A JPH01143233A JP30095087A JP30095087A JPH01143233A JP H01143233 A JPH01143233 A JP H01143233A JP 30095087 A JP30095087 A JP 30095087A JP 30095087 A JP30095087 A JP 30095087A JP H01143233 A JPH01143233 A JP H01143233A
- Authority
- JP
- Japan
- Prior art keywords
- group
- elements
- growth
- plane
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 10
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 4
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 13
- 239000002994 raw material Substances 0.000 description 6
- 229910021478 group 5 element Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体素子の製造方法、特に素子間の電気的
な分離に関する。
な分離に関する。
(従来の技術)
近年、Si基板上のGaAs成長など、■族結晶基板上
にII−V)J化合物半導体層を形成する技術が注目さ
れている。それは、例えばSi能動素子とGaAs能動
素子のモノリシック集積化など、主に応用面から期待さ
れているからである。しかしながら、■族結晶基板上の
III−VEX化合物半導体層に形成する能動素子の電
気的な分離の方法は、半絶縁性GaAs基板上にGaA
s MESFETを形成する場合などと同じ従来の手法
に依らざるをえないであろうg即ち、同一ウェハ上に形
成されるGaAs能動素子の電気的な分離は、反絶縁性
GaAs結晶上の所定の領域にマスクを設け、その後イ
オン注入法や拡散法によりマスクを施していない領域に
のみ不純物を導入することにより行なわれている。従っ
て、マスクを施さなかった領域に形成された能動層は、
マスクを設けたことにより不純物が導入されず反絶縁性
のままである領域と反絶縁性基板に囲まれることにより
素子間の分離が達成されている。
にII−V)J化合物半導体層を形成する技術が注目さ
れている。それは、例えばSi能動素子とGaAs能動
素子のモノリシック集積化など、主に応用面から期待さ
れているからである。しかしながら、■族結晶基板上の
III−VEX化合物半導体層に形成する能動素子の電
気的な分離の方法は、半絶縁性GaAs基板上にGaA
s MESFETを形成する場合などと同じ従来の手法
に依らざるをえないであろうg即ち、同一ウェハ上に形
成されるGaAs能動素子の電気的な分離は、反絶縁性
GaAs結晶上の所定の領域にマスクを設け、その後イ
オン注入法や拡散法によりマスクを施していない領域に
のみ不純物を導入することにより行なわれている。従っ
て、マスクを施さなかった領域に形成された能動層は、
マスクを設けたことにより不純物が導入されず反絶縁性
のままである領域と反絶縁性基板に囲まれることにより
素子間の分離が達成されている。
(発明が解決しようとする問題点)
従来の技術により素子間の分離を行なう場合は、能動層
と能動層の間の反絶縁層により十分な素子間分離を得る
ために、素子と素子の間隔を広くとる必要があった。こ
の欠点は、現在のところ能動層と能動層の間の反絶縁層
に選択的に能動層とは逆の形の不純物を導入することに
より、ある程度解消されている。しかし、この方法によ
ればプロセスが繁雑になることは明らかである。
と能動層の間の反絶縁層により十分な素子間分離を得る
ために、素子と素子の間隔を広くとる必要があった。こ
の欠点は、現在のところ能動層と能動層の間の反絶縁層
に選択的に能動層とは逆の形の不純物を導入することに
より、ある程度解消されている。しかし、この方法によ
ればプロセスが繁雑になることは明らかである。
本発明の目的は、プロセスを複雑にすることなく容易に
素子間の電気的な分離を可能とする半導体素子の製造方
法を提供することにある。
素子間の電気的な分離を可能とする半導体素子の製造方
法を提供することにある。
(問題点を解決するための手段)
本発明の半導体素子の製造方法は、■族結晶基板上に(
110)面と(211)面を有する台地状の構造体を表
面に露出させる工程、引き続いて、原子層エピタキシャ
ル成長法によりIII e V族化合物半導体層を形成
する工程を含むことを特徴としている。
110)面と(211)面を有する台地状の構造体を表
面に露出させる工程、引き続いて、原子層エピタキシャ
ル成長法によりIII e V族化合物半導体層を形成
する工程を含むことを特徴としている。
(作用)
11LV族化合物半導体の原子層エピタキシャル成長は
、III族原料ガスとV族原料ガスを交互に基板へ供給
することにより達成される。例えばIII−V族化合物
半導体結晶上に原子層エピタキシャル成長を行なう場合
を想定すれば、基板表面がIIIIII元素1原子層吸
着させるという操作を繰り返すことによって成長が進行
する。従って、表面が単一の元素からなる面であるとこ
ろの例えば(100)面上に原子層エピタキシャル成長
を行なえば、点欠陥の発生は極めて低い。一方、表面が
III族元素と■族元素からなる面であるところの例え
ば(110)面上に原子層エピタキシャル成長を行なっ
た場合は状況が異なる。ここで、表面がIII族元素と
V族元素が共存する面に、III族原料ガスが供給され
た場合を想定する。供給されたIII族元素と基板表面
のV族元素が結合する場合が、最も系の化学的、電気的
エネルギーを最小にするため、最も起りやすい反応であ
る。しかし、III族元素とV族元素が共存する面では
、基板表面のIII族元素と供給されたIII族元素が
結合する場合なども有り得る。従って、この面を用いた
場合は、III族原料ガスとV族原料ガスを交互に基板
へ供給する原子層エピタキシャル成長法によっても、例
えば、III族位面位置孔、V族位置の空孔、III族
位面位置族元素が置換した欠陥、V族位置にIII族元
素が置換した欠陥などの点欠陥が発生する。以上は例と
して基板にIII−V族化合物半導体結晶を用いその上
にIII + V族化合物半導体結晶を原子層エピタキ
シャル成長する場合について示した。ところで、■族生
導体結晶を基板として用い、その上にIII−V族化合
物半導体を成長する場合でも、エピタキシャル成長が可
能であることは、例えばSi基板上のGaAs成長やG
e基板上のGaAs成長などで示されている。例えばS
i基板上のGaAs成長では、約4%の格子不整合にも
かかわらず、格子軸のそろった成長及び伝導形の制御も
可能である。従って、SiやGeなどのIII族半導体
結晶基板の(100)面または(110)面上にIII
−V族化合物半導体結晶を原子層エピタキシャル成長し
た場合でも、上で示した原子層エピタキシャル成長によ
るIII e V族化合物半導体層の(100)面及び
(110)面での効果は同様に得られる。しかしながら
、5i(100)囲碁板上のGaAs成長では、non
polar結晶上へのpolar結晶成長で特有なアン
チフェーズ・ドメイン(antiphasedomai
n)の問題が生じる。
、III族原料ガスとV族原料ガスを交互に基板へ供給
することにより達成される。例えばIII−V族化合物
半導体結晶上に原子層エピタキシャル成長を行なう場合
を想定すれば、基板表面がIIIIII元素1原子層吸
着させるという操作を繰り返すことによって成長が進行
する。従って、表面が単一の元素からなる面であるとこ
ろの例えば(100)面上に原子層エピタキシャル成長
を行なえば、点欠陥の発生は極めて低い。一方、表面が
III族元素と■族元素からなる面であるところの例え
ば(110)面上に原子層エピタキシャル成長を行なっ
た場合は状況が異なる。ここで、表面がIII族元素と
V族元素が共存する面に、III族原料ガスが供給され
た場合を想定する。供給されたIII族元素と基板表面
のV族元素が結合する場合が、最も系の化学的、電気的
エネルギーを最小にするため、最も起りやすい反応であ
る。しかし、III族元素とV族元素が共存する面では
、基板表面のIII族元素と供給されたIII族元素が
結合する場合なども有り得る。従って、この面を用いた
場合は、III族原料ガスとV族原料ガスを交互に基板
へ供給する原子層エピタキシャル成長法によっても、例
えば、III族位面位置孔、V族位置の空孔、III族
位面位置族元素が置換した欠陥、V族位置にIII族元
素が置換した欠陥などの点欠陥が発生する。以上は例と
して基板にIII−V族化合物半導体結晶を用いその上
にIII + V族化合物半導体結晶を原子層エピタキ
シャル成長する場合について示した。ところで、■族生
導体結晶を基板として用い、その上にIII−V族化合
物半導体を成長する場合でも、エピタキシャル成長が可
能であることは、例えばSi基板上のGaAs成長やG
e基板上のGaAs成長などで示されている。例えばS
i基板上のGaAs成長では、約4%の格子不整合にも
かかわらず、格子軸のそろった成長及び伝導形の制御も
可能である。従って、SiやGeなどのIII族半導体
結晶基板の(100)面または(110)面上にIII
−V族化合物半導体結晶を原子層エピタキシャル成長し
た場合でも、上で示した原子層エピタキシャル成長によ
るIII e V族化合物半導体層の(100)面及び
(110)面での効果は同様に得られる。しかしながら
、5i(100)囲碁板上のGaAs成長では、non
polar結晶上へのpolar結晶成長で特有なアン
チフェーズ・ドメイン(antiphasedomai
n)の問題が生じる。
nonpolar結晶であるSiにおいては、成長時に
結晶格子の周期のずれた成長が生じた場合でも構成元素
がSiだけである為、不都合は生じない。一方、GaA
s成長では、結晶格子の周期がずれた成長が生じた場合
は、例えばGa−As−As−Ga又はAs−Ga−G
a−Asとなり、結晶欠陥となる。いわゆるアンチフェ
ーズ・ドメインの問題である。この問題を解決する為、
5i(211)囲碁板を使用することが提案された。ジ
ャーナル・オブ・アプライド・フィジックス<J。
結晶格子の周期のずれた成長が生じた場合でも構成元素
がSiだけである為、不都合は生じない。一方、GaA
s成長では、結晶格子の周期がずれた成長が生じた場合
は、例えばGa−As−As−Ga又はAs−Ga−G
a−Asとなり、結晶欠陥となる。いわゆるアンチフェ
ーズ・ドメインの問題である。この問題を解決する為、
5i(211)囲碁板を使用することが提案された。ジ
ャーナル・オブ・アプライド・フィジックス<J。
Appl、 Phys、 58 < 6 > < 19
85≧2195 > (211)基板表面上には、2本
のボンドで結合するサイトと1本のボンドで結合するサ
イトがあり、次に吸着する原子、例えばIII族元素や
GaやV族元素のAsなどのイオン性の差により結合サ
イトがそれぞれ選択され、成長に伴うIII族位面位置
族元素が置換した欠陥、V族位置にIII族元素が置換
した欠陥の生成やアンチフェーズ・ドメインの発生は無
い。
85≧2195 > (211)基板表面上には、2本
のボンドで結合するサイトと1本のボンドで結合するサ
イトがあり、次に吸着する原子、例えばIII族元素や
GaやV族元素のAsなどのイオン性の差により結合サ
イトがそれぞれ選択され、成長に伴うIII族位面位置
族元素が置換した欠陥、V族位置にIII族元素が置換
した欠陥の生成やアンチフェーズ・ドメインの発生は無
い。
また、(211)成長面には絶えずIII族元素とV族
元素が混在する為、成長面では電荷中性を保ったまま成
長が進行するという特徴を有している。故に、5i(2
11)囲碁板を(100)囲碁板の代りに使用すること
により、5i(100)囲碁板を使用する場合のアンチ
フェーズ・ドメインの問題も避けられるばかりではなく
、完全な原子層エピタキシャル成長も可能となる。従っ
て、上で示したIII−V族化合物半導体結晶基板を用
いた場合の(100)面及び(110)面での効果は、
SiやGeなどの■族結晶基板の(211)面及び(1
10)面を用いた場合でもそれぞれ同様に得られる。
元素が混在する為、成長面では電荷中性を保ったまま成
長が進行するという特徴を有している。故に、5i(2
11)囲碁板を(100)囲碁板の代りに使用すること
により、5i(100)囲碁板を使用する場合のアンチ
フェーズ・ドメインの問題も避けられるばかりではなく
、完全な原子層エピタキシャル成長も可能となる。従っ
て、上で示したIII−V族化合物半導体結晶基板を用
いた場合の(100)面及び(110)面での効果は、
SiやGeなどの■族結晶基板の(211)面及び(1
10)面を用いた場合でもそれぞれ同様に得られる。
ところで、III−V族化合物半導体では点欠陥、例え
ばIII族位面位置孔、V族位置の空孔、III族位面
位置族元素が置換した欠陥、V族位置にIII族元素が
置換した欠陥は、禁制帯中に深い準位を形成することが
計算より指摘されている。フィジカル・レビュー ・B
(Phys、 Rev、 B 31 (1985) 9
68)特にGaAsやAlGaAs、 GaAsP系で
は、点欠陥に起因したEL2と呼ばれる深い準位が高濃
度存在することが知られている。エレクトロニクス・レ
ターズ(Electron、 Lett。
ばIII族位面位置孔、V族位置の空孔、III族位面
位置族元素が置換した欠陥、V族位置にIII族元素が
置換した欠陥は、禁制帯中に深い準位を形成することが
計算より指摘されている。フィジカル・レビュー ・B
(Phys、 Rev、 B 31 (1985) 9
68)特にGaAsやAlGaAs、 GaAsP系で
は、点欠陥に起因したEL2と呼ばれる深い準位が高濃
度存在することが知られている。エレクトロニクス・レ
ターズ(Electron、 Lett。
13 (1977) 191)禁制帯の特に中央付近に
準位が高濃度存在する半導体中では、浅いドナーやアク
セプタ準位から活性したキャリアが深い準位に捕獲され
る。従って、半導体は電気的に補償され、高抵抗化する
。この現象は、深い準位の濃度が浅いドナーやアクセプ
タ準位の濃度より高い場合に生じる為、意図的に浅いド
ナーやアクセプタ準位を形成する不純物を導入または添
加した場合であっても、その濃度が深い準位の濃度より
低ければ、高抵抗化は達成されたままである。故に例え
ば(110)Q上のエピタキシャル成長では、点欠陥が
発生する為、(110)面上の半導体中には深い準位が
発生し、半導体は高抵抗化する。一方、アンチフェーズ
・ドメインの問題がない(211)面上に原子層エピタ
キシャル成長を行なえば、点欠陥の発生は極めて低い為
、深い準位はほとんど発生しない。
準位が高濃度存在する半導体中では、浅いドナーやアク
セプタ準位から活性したキャリアが深い準位に捕獲され
る。従って、半導体は電気的に補償され、高抵抗化する
。この現象は、深い準位の濃度が浅いドナーやアクセプ
タ準位の濃度より高い場合に生じる為、意図的に浅いド
ナーやアクセプタ準位を形成する不純物を導入または添
加した場合であっても、その濃度が深い準位の濃度より
低ければ、高抵抗化は達成されたままである。故に例え
ば(110)Q上のエピタキシャル成長では、点欠陥が
発生する為、(110)面上の半導体中には深い準位が
発生し、半導体は高抵抗化する。一方、アンチフェーズ
・ドメインの問題がない(211)面上に原子層エピタ
キシャル成長を行なえば、点欠陥の発生は極めて低い為
、深い準位はほとんど発生しない。
従って、この(211)面上の半導体はr云導形の制御
が可能であり、能動層として使用することができる。以
上の理由により、原子層エピタキシャル成長によれば、
(211)面上の半導体を能動層として、(110)面
上の半導体を絶縁層として使用することができる。これ
らの面の形成には、反応性イオンエツチング法等が適用
でき加工も容易である。しかも、絶縁層を長くとること
により絶縁性を高めることができる為、素子の高集積化
が可能である。
が可能であり、能動層として使用することができる。以
上の理由により、原子層エピタキシャル成長によれば、
(211)面上の半導体を能動層として、(110)面
上の半導体を絶縁層として使用することができる。これ
らの面の形成には、反応性イオンエツチング法等が適用
でき加工も容易である。しかも、絶縁層を長くとること
により絶縁性を高めることができる為、素子の高集積化
が可能である。
(実施例)
本発明の実施例を、第1図を参照して説明する。
第1図で(a)は、p−形5i(211)基板11上に
、AZ2400レジストを200°Cで熱処理しマスク
12を形成したウェハの外観図である。マスクの形状は
一辺が1100pの正方形であり、平行な一組の2辺は
、(211)基板面と垂直な(酊1)面13と平行な方
向である。マスク同士の間隔は10pmである。次に、
このウェハ(011)面14とプラズマ電極が垂直とな
るように固定した。第1図で(b)に示すように、プラ
ズマ電極に垂直な方、向は<100>方向15である。
、AZ2400レジストを200°Cで熱処理しマスク
12を形成したウェハの外観図である。マスクの形状は
一辺が1100pの正方形であり、平行な一組の2辺は
、(211)基板面と垂直な(酊1)面13と平行な方
向である。マスク同士の間隔は10pmである。次に、
このウェハ(011)面14とプラズマ電極が垂直とな
るように固定した。第1図で(b)に示すように、プラ
ズマ電極に垂直な方、向は<100>方向15である。
その後、5%のCHF3を含んだSF6ガス80mTo
rrの雰囲気中において0.2W/cm2の出力で10
分間反応性イオンエツチングを行なった。第1図で(C
)は、反応性イオンエツチングを施した後のウェハの外
観図である。
rrの雰囲気中において0.2W/cm2の出力で10
分間反応性イオンエツチングを行なった。第1図で(C
)は、反応性イオンエツチングを施した後のウェハの外
観図である。
形成された台地状の構造体16.17の高さは約111
mであり、それぞれ4つの側面18は、(110)と等
価な面である。このウェハにおいてIII族原料ガスに
GaC1、V族原料ガスにAsH3を用いた450°C
における各層2000回の原子層エピタキシャル成長を
行った。第1図で(d)は、成長後のウェハの断面図で
あり、斜研磨より求めたGaAs成長層19の膜厚は、
(211)面上で7000人、(110)面上で400
0人であった。第1図で(e)は、このウェハの各台地
状構造体の上部の4つの端にAuGeによるオーミック
コンタクト20を形成した様子を示した図である。同じ
(211)面上に形成されたオーミックコンタクト間で
は導通が認められ、ホール測定より伝導形はn形でキャ
リア濃度がI X 1016cm−3であることが分か
った。一方、隣り合った台地状の成長層間では導通は認
められず、完全に・素子間の電気的分離が達成できたこ
とを確認した。以上のように、本発明によれば、プロセ
スを複雑にすることなく容易に素子間の電気的な分離が
可能となる。
mであり、それぞれ4つの側面18は、(110)と等
価な面である。このウェハにおいてIII族原料ガスに
GaC1、V族原料ガスにAsH3を用いた450°C
における各層2000回の原子層エピタキシャル成長を
行った。第1図で(d)は、成長後のウェハの断面図で
あり、斜研磨より求めたGaAs成長層19の膜厚は、
(211)面上で7000人、(110)面上で400
0人であった。第1図で(e)は、このウェハの各台地
状構造体の上部の4つの端にAuGeによるオーミック
コンタクト20を形成した様子を示した図である。同じ
(211)面上に形成されたオーミックコンタクト間で
は導通が認められ、ホール測定より伝導形はn形でキャ
リア濃度がI X 1016cm−3であることが分か
った。一方、隣り合った台地状の成長層間では導通は認
められず、完全に・素子間の電気的分離が達成できたこ
とを確認した。以上のように、本発明によれば、プロセ
スを複雑にすることなく容易に素子間の電気的な分離が
可能となる。
以上、実施例においてはSi結晶基板を例にとって示し
たが、基板はIII −V族化合物半導体の原子層エピ
タキシャル成長が可能な他の■族結晶基板、例えばGe
結晶などにも本発明は適用できる。また基板の面指数も
、実施例においては(211)面を例にとって示したが
、(211)面に限られたものではなく、(110)面
や他の面指数でも良い。要は、基板上に(211)面と
(110)面を接する面として形成できれば、本発明の
効果が期待できることは作用で示したように明らかであ
る。また実施例においては、III族原材原料ガスaC
1、V族原料ガスにAsH3を用いた原子層エピタキシ
ャル成長手法について示したが、他の原子層エピタキシ
ャル成長手法、例えばIII族原材原料ガスa(CH3
)a、V族原料ガスにAsH3を用いた原子層エピタキ
シャル成長手法においても実施可能であることは明らか
である。さらに、台地状の構造体を形成させる為にCH
F3とSF6から成るガスにより反応性イオンエツチン
グを行ったが、エツチングの手段はこれに限られたもの
ではなく、等方向にエツチングできれば、他の手段で良
い。
たが、基板はIII −V族化合物半導体の原子層エピ
タキシャル成長が可能な他の■族結晶基板、例えばGe
結晶などにも本発明は適用できる。また基板の面指数も
、実施例においては(211)面を例にとって示したが
、(211)面に限られたものではなく、(110)面
や他の面指数でも良い。要は、基板上に(211)面と
(110)面を接する面として形成できれば、本発明の
効果が期待できることは作用で示したように明らかであ
る。また実施例においては、III族原材原料ガスaC
1、V族原料ガスにAsH3を用いた原子層エピタキシ
ャル成長手法について示したが、他の原子層エピタキシ
ャル成長手法、例えばIII族原材原料ガスa(CH3
)a、V族原料ガスにAsH3を用いた原子層エピタキ
シャル成長手法においても実施可能であることは明らか
である。さらに、台地状の構造体を形成させる為にCH
F3とSF6から成るガスにより反応性イオンエツチン
グを行ったが、エツチングの手段はこれに限られたもの
ではなく、等方向にエツチングできれば、他の手段で良
い。
(発明の効果)
以上のように本発明によれば、プロセスを複雑にするこ
となく容易に素子間の電気的な分離が可能になるばかり
ではなく、ウェハ上の素子の集積度も高めることができ
る。
となく容易に素子間の電気的な分離が可能になるばかり
ではなく、ウェハ上の素子の集積度も高めることができ
る。
第1図(a)、 (b)、 (c)、 (d)、 (e
)は、本発明により素子間の電気的な分離を行なう方法
の概念を示す図である。 11.5i(211)囲碁板、12・・・マスク、1s
・(ojg面、14・・・(011)面、15・・・<
100>方向、16.17・・・構造体、18・(11
0)側面、19・GaAs成長層、20・AuGeオー
ミックコンタクト
)は、本発明により素子間の電気的な分離を行なう方法
の概念を示す図である。 11.5i(211)囲碁板、12・・・マスク、1s
・(ojg面、14・・・(011)面、15・・・<
100>方向、16.17・・・構造体、18・(11
0)側面、19・GaAs成長層、20・AuGeオー
ミックコンタクト
Claims (1)
- (1)IV族結晶基板上に(110)面と(211)面を
有する台地状の構造体を表面に露出させる工程、引き続
いて、原子層エピタキシャル成長法によりIII−V族化
合物半導体層を形成する工程を含むことを特徴とする半
導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30095087A JPH01143233A (ja) | 1987-11-27 | 1987-11-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30095087A JPH01143233A (ja) | 1987-11-27 | 1987-11-27 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01143233A true JPH01143233A (ja) | 1989-06-05 |
Family
ID=17891039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30095087A Pending JPH01143233A (ja) | 1987-11-27 | 1987-11-27 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01143233A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9012334B2 (en) | 2001-02-02 | 2015-04-21 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
US9587310B2 (en) | 2001-03-02 | 2017-03-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
-
1987
- 1987-11-27 JP JP30095087A patent/JPH01143233A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9012334B2 (en) | 2001-02-02 | 2015-04-21 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
US9587310B2 (en) | 2001-03-02 | 2017-03-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0097772B1 (en) | Structure comprising a monocrystalline substrate supporting a device layer of semiconductor material | |
JP2016051796A (ja) | 半導体素子及びその製造方法 | |
US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
KR20030027018A (ko) | 금속 황화물 반도체 트랜지스터 디바이스 | |
US4610731A (en) | Shallow impurity neutralization | |
EP0180457A2 (en) | Semiconductor integrated circuit device and method for producing same | |
JPH0982944A (ja) | 歪シリコン電界効果トランジスタ及びその製造方法 | |
Di Cioccio et al. | III–V layer transfer onto silicon and applications | |
JPH01143233A (ja) | 半導体素子の製造方法 | |
JPS63252420A (ja) | 化合物半導体結晶とその製造方法 | |
JP2004519837A (ja) | エピタキシャルウェハ装置 | |
Biefeld et al. | The growth of InSb using triisopropylantimony or tertiarybutyldimethylantimony and trimethylindium | |
JPH09246527A (ja) | 半導体装置 | |
JPH01112748A (ja) | 半導体素子の製造方法 | |
JPS634345B2 (ja) | ||
EP0108910B1 (en) | Method of forming a passivated compound semiconductor substrate | |
JP3466365B2 (ja) | 半導体基板の製造方法 | |
JPH10504685A (ja) | 半導体基板を準備すること | |
JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
JPS6292327A (ja) | 半導体装置及びその製造方法 | |
JPH02199875A (ja) | 半導体素子およびその製造方法 | |
JPH03159135A (ja) | 半導体装置及びその製造方法 | |
JPH1074700A (ja) | 半導体結晶成長方法 | |
JPH04199507A (ja) | 3―V族化合物半導体へのn型不純物固相拡散方法 |