JPH04345079A - 半導体レーザ装置およびその製造方法 - Google Patents

半導体レーザ装置およびその製造方法

Info

Publication number
JPH04345079A
JPH04345079A JP11725891A JP11725891A JPH04345079A JP H04345079 A JPH04345079 A JP H04345079A JP 11725891 A JP11725891 A JP 11725891A JP 11725891 A JP11725891 A JP 11725891A JP H04345079 A JPH04345079 A JP H04345079A
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser device
type electrode
semiconductor
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11725891A
Other languages
English (en)
Inventor
Yasuhito Takahashi
康仁 高橋
Satoshi Kamiyama
智 上山
Michio Okajima
道生 岡嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11725891A priority Critical patent/JPH04345079A/ja
Publication of JPH04345079A publication Critical patent/JPH04345079A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体レーザのCODを
なくし、高出力化をはかるための端面保護膜有する半導
体レーザ装置およびその製造方法を提供するものである
【0002】
【従来の技術】従来、半導体レーザの共振器面はへき開
で形成されるが、この共振器面が空気中に曝されるとへ
き開面上に存在する原子のダングリングボンドが空気中
の酸素と結合して、活性層の禁制帯中に表面準位を形成
する。キャリアを注入し、レーザ発振させると前述の表
面準位を介して非発光再結合電流が流れ、これが、ある
レベルに達すると端面付近の温度が上昇し、この温度上
昇が禁制帯幅の減少を引き起こして、その結果光吸収が
増大して非発光再結合電流が増加し端面の温度が急上昇
して、端面の結晶が融解し、共振器ミラーの反射率が減
少することによって、レーザ発振が停止してしまう。以
上の過程による半導体レーザの破壊現象をCOD(Ca
tastrophic Optical Damage
)といい、このときの光出力をCODレベルという。
【0003】従って、このCODレベルを上げるために
、へき開面が直接空気に触れないようにするために、半
導体レーザの端面保護膜としてへき開したのち直ちにS
iO2 あるいはAl2 O3 のような酸化膜をCV
D法あるいはスパッター法により形成していた。また、
AlGaAs系の半導体レーザではへき開した後、MO
VPE(Metal Organic Vapor P
hase Epitaxy)法でAlの混晶比の高い結
晶を端面保護膜として結晶成長する方法も用いられてい
た。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな方法で半導体レーザの端面保護膜を形成しても、へ
き開面が直接空気に触れないだけCODレベルは上昇す
るが、へき開面と酸化膜等の端面保護膜との界面に界面
準位が存在し、飛躍的なCODレベルの上昇は期待でき
ない。このように、へき開面が直接空気に触れることの
ないように酸化膜等の端面保護膜を堆積しても、エピタ
キシャル成長ではないために界面準位の存在は避けられ
ない。このような界面準位を飛躍的に減少させる方法と
してAlGaAs系の半導体レーザではへき開した後、
MOVPE法でAlの混晶比の高い結晶をエピタキシャ
ル成長しているが、MOVPE法ではAlの混晶比が高
くなると高品質の結晶を成長するためには結晶成長温度
が高くなり半導体レーザ内部に及ぼす影響が大きくなる
。電極を形成した後、へき開で共振器を作製した場合電
極のシンター温度は高々450℃程度であるが共振器端
面へ高品質のAlGaAsを結晶成長するためには70
0℃程度の温度が必要でありAlGaAsを成長中に電
極材料が半導体レーザ内部に拡散して半導体レーザの特
性を悪くするだけでなく歩留まりがかなり落ちる。電極
を形成する前に、電極形成位置をSiO2 等でマスク
してへき開して共振器端面を作製して700℃程度の成
長温度でAlGaAsを成長し場合、Alの混晶比が低
ければ選択成長も可能であるが、共振器端面に用いるA
lGaAsのAlの混晶比は高いため選択性はなくなり
、SiO2上にも堆積してしまうのでSiO2等のマス
ク材料を除去するのが非常に難しくなる問題があった。
【0005】
【課題を解決するための手段】従って、本発明は、以上
の問題点を解決するために、まずCODレベルを上げる
方法として半導体レーザ装置の端面に前記半導体レーザ
装置の格子定数のよりも短い格子定数のII−VI族半
導体をコヒーレント成長して光の共振器を形成したり、
半導体レーザ装置の活性層のエネルギーギャップよりも
広いエネルギーギャップを有し、前記半導体レーザ装置
の活性層と格子整合したII−VI族半導体をエピタキ
シャル成長して光の共振器としたことを特徴とする半導
体レーザ装置を提供するとともに、これらの端面保護膜
を作製する方法として、ダブルヘテロ構造を有する積層
構造を作製した後、P型電極およびN型電極を形成し、
へき開により形成した端面を(NH4)2Sあるいは(
NH4)2SX 中で処理を施し、結晶成長装置内に入
れ、高真空中で350℃以下の温度でII−VI族半導
体をエピタキシャル成長して光の共振器としたことを特
徴とする半導体レーザ装置の製造方法や半導体レーザ装
置の端面に保護膜を形成する際、ダブルヘテロ構造を有
する積層構造を作製した後、P型電極およびN型電極を
形成し、ストライプ状に前記P型電極および前記ダブル
ヘテロ構造の活性層を横切る深さまでエッチング除去し
た後、(NH4)2Sあるいは(NH4)2SX 中で
処理を施し、結晶成長装置内に入れ、高真空中で350
℃以下の温度でII−VI族半導体をエピタキシャル成
長し、前記ストライプ中をへき開することにより光の共
振器としたことを特徴とする半導体レーザ装置の製造方
法を提供する。
【0006】
【作用】この技術的手段による作用は次の通りである。 半導体レーザの端面に格子定数の短いII−VI族半導
体をエピタキシャル成長することから、まず、半導体レ
ーザ材料の端面が直接空気に触れることがなくなるだけ
でなく、コヒーレント成長内のエピタキシャル成長であ
るため界面準位密度は極めて少なく且つ格子定数が短く
なると少しエネルギーギャップが広がるために、界面近
傍での光の吸収量が非常に少なくなる。また、格子整合
とりながらエネルギーギャップの広いII−VI族半導
体をエピタキシャル成長しても同様の作用がある。
【0007】また、II−VI族半導体をエピタキシャ
ル成長する際に、通常、650℃程度でサーマルクリー
ニングしないとエピタキシャル成長しないところが、へ
き開面もしくはエッチング除去された面をS処理するこ
とで、サーマルクリーニングなしで350℃程度の低い
温度でへき開面もしくはエッチング除去された面に良好
な結晶性を有するII−VI族半導体がエピタキシャル
成長でき、半導体レーザの端面の保護膜として良好な特
性を有する結果、CODはなくなり半導体レーザの熱飽
和だけで最大出力が決まるため、最大出力の飛躍的な向
上が見られた。
【0008】
【実施例】
(実施例1)以下に本発明による実施例を図を用いて説
明する。図1に本発明による1実施例を示す。例えば、
n型GaAs基板1上にn型GaAsバッファー層2(
1μm)、N型AlGaInPクラッド層3(1μm)
、アンドープGaInP活性層4(0.08μm)、P
型AlGaInPクラッド層5(1μm)、p型GaI
nPキャップ層6(0.02μm)、p型GaAsキャ
ップ層7(0.1μm)積層したのち、硫酸系のエッチ
ング液を用いて幅5μmのストライプを形成するために
、ストライプ以外の部分のP型AlGaInPクラッド
層5を0.2μmの厚さまでエッチング除去する。その
後、ストライプの両面にn型GaAsブロッキング層8
(0.8μm)積層したのち、p型GaAsキャップ層
9を2μm積層し、n型基板面にはn型電極10、p型
GaAsキャップ層9表面にはp型電極11を形成し、
へき開して、両端面にZnS12を約500Å積層して
光共振器とした。GaAsとZnSの格子定数はそれぞ
れ5.653Aおよび5.409Aであり格子不整合率
は4.3%もありコヒーレント成長するのは500A以
下の場合である。この様な構造にすると端面の活性層4
のエネルギーギャップは図2に示すように、GaAs基
板1に格子整合したGaInP活性層3が格子定数の短
いZnS16の影響を受けて、界面近傍15でわずかに
エネルギーギャップが広げられる。コヒーレント成長し
ているため界面でのダングリングボンド密度は小さく、
また、ZnSそのものがGaInPよりもエネルギーギ
ャップが非常に広いためGaInP活性層からの光の吸
収は端面ではほとんどない。したがって、ZnSのない
場合に比べて、最大光出力は飛躍的にアップする。たと
えば、ZnS等の端面保護膜のない場合の最大出力が2
0mWの半導体レーザに図1に示すようなZnS膜を形
成すると最大出力は約3倍の60mWまでアップする。 以上の例では最大出力が3倍程度あるが、これは、活性
層とZnSの格子定数の差が大きいからであり活性層が
大きく歪むからである。ZnSやZnSeのようにGa
InPよりもエネルギーギャップが大きい場合には、Z
nSに少しZnSeを混ぜて活性層の格子定数に近づけ
て活性層の歪を小さくしていくと、最大出力はさらにア
ップしていく。次に、格子整合した場合の実施例を図を
用いて説明する。
【0009】(実施例2)図1に示すような、例えば、
n型GaAs基板1上にn型GaAsバッファー層2(
1μm)、N型AlGaInPクラッド層3(1μm)
、アンドープGaInP活性層4(0.08μm)、P
型AlGaInPクラッド層5(1μm)、p型GaI
nPキャップ層6(0.02μm)、p型GaAsキャ
ップ層7(0.1μm)積層したのち、硫酸系のエッチ
ング液を用いて幅5μmのストライプを形成するために
、ストライプ以外の部分のP型AlGaInPクラッド
層4を0.2μmの厚さまでエッチング除去する。その
後、ストライプの両面にn型GaAsブロッキング層8
(0.8μm)積層したのち、p型GaAsキャップ層
9を2μm積層し、n型基板面にはn型電極10、p型
GaAsキャップ層9表面にはp型電極11を形成し、
へき開して、両端面にZnSSe20を約500Å積層
して光共振器とした構造を図3に示す。この場合、活性
層と保護膜のZnSSeは格子整合しているから、厚さ
はもう少し厚くてもよいが、厚くなればなるほど結晶成
長に時間がかかるのでこの程度とした。この場合の活性
層3とZnSSe20のバンド図を図4に示す。活性層
4とZnSSe20とが格子整合しているので界面での
ダングリングボンド密度は皆無に近く、従って、界面準
位密度も極めて小さく、界面での光吸収は皆無に近い。 この結果最大光出力は、ZnSSeの端面保護膜がない
場合と比べて、約4倍になり、20mWの半導体レーザ
が80mWまで出るようになった。
【0010】以上の実施例では、へき開面上へII−V
I族半導体を積層して作製された半導体レーザ装置につ
いて述べたが、以下にこの様な構造を実現するための製
造方法について述べる。
【0011】(実施例3)図5は分子線エピタキシー法
による本発明の結晶成長時の成長温度のプロファイル(
実線)と従来の成長温度のプロファイル(波線)を示し
たものである。従来、分子線エピタキシー法では、基板
はエッチングしただけでは、基板表面の酸素の影響から
結晶成長は困難であり、図5の波線で示すようにサーマ
ルクリーニングするために結晶成長温度よりも基板温度
を高くして、基板表面の酸素を蒸発除去して、クリーン
な表面を出させる必要があった。例えば、GaAs基板
だと、硫酸系のエッチング液で表面をエッチングするが
、エッチング中あるいはエッチング後の水洗中に表面に
は薄い酸化膜が形成される。本発明では、例えば、図6
(a)に示す様に半導体レーザの構造を作製した後、へ
き開により端面を形成する。へき開面はへき開と同時に
薄い酸化膜が形成されるが、この酸化膜をとり除き、酸
化膜を形成させないために、(NH4)2Sあるいは(
NH4)2SXの溶液でへき開面を処理する。S処理し
たへき開面を分子線エピタキシー装置内の高真空中で3
50℃程度まで加熱するとへき開面上のSが単原子層だ
け残り余分のSは蒸発してへき開面上からはなくなると
同時にへき開面上に残ったSは再配列するが、350℃
程度で結晶成長できるZnSやZnSSeのようなSを
含む結晶成長には何の支障も無くむしろ好都合である。 従って、本発明では、図5の実線に示すように基板温度
が350℃に達すると結晶成長を開始できるため、結晶
成長に要する時間が短くて済むようになった。図6(b
)に図6(a)で示すレーザ構造のバー状のへき開面上
にZnS31を積層したものを示す。p型およびn型電
極を形成した後、へき開してS処理し、ZnSを結晶成
長するが、電極上には全く付着物は見られず、ZnSは
へき開端面のみに成長する。また、電極のシンター温度
は450℃程度なのでこれよりも100℃も低い350
℃で結晶成長するので電極材料の拡散等の問題は生じな
い。結晶成長にはZnSだけでなくZnSSeでもよい
のはいうまでもない。次に、へき開面上への結晶成長で
はないが、図1や図3に示す構造と同様の効果を有する
構造を形成する製造方法を以下に述べる。
【0012】(実施例4)  図7に示す様に、ダブル
ヘテロ構造を有するウエハーにp型電極35およびn型
電極38を形成しシンターしたのち、ウエハー内部のス
トライプの方向と垂直方向にドライエッチングおよびケ
ミカルエッチングで活性層を横切る深さまでエッチング
して溝36を形成する。その後、これを(NH4)2S
もしくは(NH4)2Sxの溶液にいれてドライエッチ
ングによるダメージ層の除去およびSによる酸化膜形成
阻止を行う。成長温度プロファイルは図5で示す通りで
ある。 p型電極35の堆積している部分にはZnSやZnSS
eは全く付着しないのでこれらは溝の内部のみに結晶成
長する。溝の幅は20μm程度あり深さも2μm程度あ
るためGaAsに格子整合するZnSSeもしくはGa
Asの格子定数にちかいZnSSe37を結晶成長した
。この場合、コヒーレント成長の点からZnSはあまり
好ましくない。ZnSSe37を成長した後、溝36に
沿って、ZnSSe37の中心をへき開して光共振器を
形成して図3に示すような構造の半導体レーザを得る。
【0013】
【発明の効果】以上のように、本発明は半導体レーザの
端面に格子定数の短いII−VI族半導体をエピタキシ
ャル成長して光共振器とすることから、まず、半導体レ
ーザ材料の端面が直接空気に触れることがなくなるだけ
でなく、コヒーレント成長内のエピタキシャル成長であ
るため界面準位密度は極めて少なく且つ格子定数が短く
なると少しエネルギーギャップが広がるために、界面近
傍での光の吸収量が非常に少なくなり、CODはなくな
った。また、格子整合とりながらエネルギーギャップの
広いII−VI族半導体をエピタキシャル成長しても同
様の効果があり、最大光出力が飛躍的に向上した。
【0014】また、II−VI族半導体をエピタキシャ
ル成長する際に、通常、650℃程度でサーマルクリー
ニングしないとエピタキシャル成長しないところが、へ
き開面もしくはエッチング除去された面をS処理するこ
とで、サーマルクリーニングなしで350℃程度の低い
温度でへき開面もしくはエッチング除去された面に良好
な結晶性を有するII−VI族半導体がエピタキシャル
成長でき、半導体レーザの端面の保護膜として良好な特
性を有する結果、CODはなくなり半導体レーザの熱飽
和だけで最大出力が決まるため、最大出力の飛躍的な向
上が見られた。さらに、サーマルクリーニングを必要と
しないので結晶成長装置に入れてから結晶成長開始まで
の時間の大幅な短縮が図られた。
【0015】また、本発明によると例えば、保護膜なし
の最大光出力が20mWの半導体レーザが本発明により
保護膜を形成すると、最大光出力が60mW〜80mW
にまでに上げることが可能となり、高出力を必要とする
書き込み用の光ディスクの光源や医療用の光源等へ応用
することができるのはもちろんである。
【図面の簡単な説明】
【図1】本発明の半導体レーザの斜視図である。
【図2】本発明の半導体レーザの活性層とZnSとのバ
ンドギャップエネルギーを示した図である。
【図3】本発明の半導体レーザの斜視図である。
【図4】本発明の半導体レーザの活性層とZnSSeと
のバンドギャップエネルギーを示した図である。
【図5】本発明の成長温度プロファイル図である。
【図6】本発明の半導体レーザの斜視図である。
【図7】本発明の端面保護膜形成方法を示した斜視図で
ある。
【符号の説明】
1  n型GaAs基板 2  n型GaAsバッファー層 3  N型AlGaInPクラッド層 4  アンドープGaInP活性層 5  P型AlGaInPクラッド層 6  p型GaInPキャップ層 7  p型GaAsキャップ層 8  n型GaAsブロッキング層 9  p型GaAキャップ層 10  n型電極 11  p型電極 15  界面近傍 16  ZnS 20  ZnSSe 31  ZnS 35  p型電極 36  溝 37  ZnSSe 38  n型電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板上に形成した半導体レーザ装置の両端
    面に前記半導体レーザ装置の格子定数よりも短い格子定
    数のII−VI族半導体をコヒーレント成長して光の共
    振器としたことを特徴とする半導体レーザ装置。
  2. 【請求項2】基板上に形成した半導体レーザ装置の両端
    面に前記半導体レーザ装置の活性層のエネルギーギャッ
    プよりも広いエネルギーギャップを有し、前記半導体レ
    ーザ装置の活性層と格子整合したII−VI族半導体を
    エピタキシャル成長して光の共振器としたことを特徴と
    する半導体レーザ装置。
  3. 【請求項3】半導体レーザ装置の端面に保護膜を形成す
    る際、ダブルヘテロ構造を有する積層構造を作製した後
    、P型電極およびN型電極を形成し、へき開により形成
    した端面を(NH4)2Sあるいは(NH4)2SX 
    中で処理を施し、結晶成長装置内に入れ、高真空中で3
    50℃以下の温度でII−VI族半導体をエピタキシャ
    ル成長して光の共振器としたことを特徴とする半導体レ
    ーザ装置の製造方法。
  4. 【請求項4】半導体レーザ装置の端面に保護膜を形成す
    る際、ダブルヘテロ構造を有する積層構造を作製した後
    、P型電極およびN型電極を形成し、ストライプ状に前
    記P型電極および前記ダブルヘテロ構造の活性層を横切
    る深さまでエッチング除去した後、(NH4)2Sある
    いは(NH4)2SX 中で処理を施し、結晶成長装置
    内に入れ、高真空中で350℃以下の温度でII−VI
    族半導体をエピタキシャル成長し、前記ストライプ中を
    へき開することにより光の共振器としたことを特徴とす
    る半導体レーザ装置の製造方法。
JP11725891A 1991-05-22 1991-05-22 半導体レーザ装置およびその製造方法 Pending JPH04345079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11725891A JPH04345079A (ja) 1991-05-22 1991-05-22 半導体レーザ装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11725891A JPH04345079A (ja) 1991-05-22 1991-05-22 半導体レーザ装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04345079A true JPH04345079A (ja) 1992-12-01

Family

ID=14707311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11725891A Pending JPH04345079A (ja) 1991-05-22 1991-05-22 半導体レーザ装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04345079A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897506A (ja) * 1994-09-28 1996-04-12 Sharp Corp 端面成長窓型半導体レーザ素子の製造方法
US6674095B1 (en) 1999-05-31 2004-01-06 Sharp Kabushiki Kaisha Compound semiconductor surface stabilizing method, semiconductor laser device fabricating method using the stabilizing method, and semiconductor device
JP2019515490A (ja) * 2016-04-20 2019-06-06 トルンプフ フォトニクス インコーポレイテッドTrumpf Photonics Inc. レーザ切子面のパッシベーションおよび当該パッシベーションを実施するためのシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897506A (ja) * 1994-09-28 1996-04-12 Sharp Corp 端面成長窓型半導体レーザ素子の製造方法
US6674095B1 (en) 1999-05-31 2004-01-06 Sharp Kabushiki Kaisha Compound semiconductor surface stabilizing method, semiconductor laser device fabricating method using the stabilizing method, and semiconductor device
JP2019515490A (ja) * 2016-04-20 2019-06-06 トルンプフ フォトニクス インコーポレイテッドTrumpf Photonics Inc. レーザ切子面のパッシベーションおよび当該パッシベーションを実施するためのシステム

Similar Documents

Publication Publication Date Title
JP2003078204A (ja) 半導体レーザおよびその製造方法
KR100272155B1 (ko) 질화갈륨계화합물반도체레이저및그제조방법
JP2680917B2 (ja) 半導体レーザ素子の製造方法
JPH0656906B2 (ja) 半導体レ−ザ装置
JP3982985B2 (ja) 半導体レーザ素子の製造方法
JPH08274411A (ja) 半導体レーザ素子
JP2914430B2 (ja) 半導体レーザ素子の製造方法
JPH04345079A (ja) 半導体レーザ装置およびその製造方法
US5770471A (en) Method of making semiconductor laser with aluminum-free etch stopping layer
JP2669142B2 (ja) ウィンドウ構造半導体レーザの製造方法
JP2947164B2 (ja) 半導体レーザ素子
JPS6349396B2 (ja)
JP2000208870A (ja) 半導体レ―ザおよびその製造方法
JPS6352479B2 (ja)
JPS614291A (ja) 面発光レ−ザ
JP2916037B2 (ja) 半導体装置の製造方法
JPH05129721A (ja) 半導体レーザー及びその製造方法
JP2001053381A (ja) 半導体レーザ装置およびその製造方法
JP2002043690A (ja) 半導体レーザ装置およびその製造装置
JP2002043691A (ja) 窒化物半導体レーザ装置とその製造方法
JP2525776B2 (ja) 半導体装置の製造方法
JP3709089B2 (ja) 半導体レーザ素子
JPS61187388A (ja) 半導体レ−ザの製造方法
JPH0637390A (ja) 半導体レーザ及びその製造方法
JPH04240788A (ja) 半導体レーザ