JPS6184888A - 埋込みヘテロ型半導体レ−ザ - Google Patents
埋込みヘテロ型半導体レ−ザInfo
- Publication number
- JPS6184888A JPS6184888A JP20622184A JP20622184A JPS6184888A JP S6184888 A JPS6184888 A JP S6184888A JP 20622184 A JP20622184 A JP 20622184A JP 20622184 A JP20622184 A JP 20622184A JP S6184888 A JPS6184888 A JP S6184888A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- active layer
- semiconductor laser
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は横モードの制御された屈折率ガイド型のいわゆ
る埋込みヘテロ型レーザの構造の改良に係わり、特に活
性層幅の制御性、および電流ＡＳ、を防止した電流阻止
Ｍを有し、妬信Ｍ度を必要とする光通信に好適な半導体
レーザに関する８〔発明の背景〕 従来のＪｊ■込みヘテロ型半導体レーザは第１図に示す
ように、埋込み層を液相エピタキシャル法により形成し
、埋込み成長層中にｐ−ｎ接合を形成して電流団止層と
している。この電流阻止層の形状は結晶成長時のグロー
スハビットにより均一な厚みに成長することは困難で活
性層の存在するメサ部境界部で極度に厚い部分、また薄
い部分を生じ均一な厚み制御が困難で電流漏洩を完全に
制御できないという欠点があった。
る埋込みヘテロ型レーザの構造の改良に係わり、特に活
性層幅の制御性、および電流ＡＳ、を防止した電流阻止
Ｍを有し、妬信Ｍ度を必要とする光通信に好適な半導体
レーザに関する８〔発明の背景〕 従来のＪｊ■込みヘテロ型半導体レーザは第１図に示す
ように、埋込み層を液相エピタキシャル法により形成し
、埋込み成長層中にｐ−ｎ接合を形成して電流団止層と
している。この電流阻止層の形状は結晶成長時のグロー
スハビットにより均一な厚みに成長することは困難で活
性層の存在するメサ部境界部で極度に厚い部分、また薄
い部分を生じ均一な厚み制御が困難で電流漏洩を完全に
制御できないという欠点があった。
こうした埋込みヘテロ型半導体レーザの代表的な例は第
２９回応用物理学関係連合講演会予稿集（１９８２年春
季）ＰＬ５５等に報告されている。
２９回応用物理学関係連合講演会予稿集（１９８２年春
季）ＰＬ５５等に報告されている。
本発明の目的は、結晶成長時のグロースハビットによる
電流漏洩の欠点をなくシ、均一な厚みの電流阻止層を形
成し、信頼性の高い、高温特性に優れた埋込みヘテロ型
レーザを提供することにある。
電流漏洩の欠点をなくシ、均一な厚みの電流阻止層を形
成し、信頼性の高い、高温特性に優れた埋込みヘテロ型
レーザを提供することにある。
本発明は従来構造の埋込みヘテロ型レーザの劣化が埋込
み層中の電流漏洩の経時的な増大によるものであり、こ
の主原因は埋込み層中に形成されたｐ−ｎ接合を形成す
る電流阻止層の一部が活性側近傍でグロースハビットの
ため極度に薄層になり、この部分の欠陥から電流漏洩が
増大するためである。この欠点の除去には、従来、電流
阻止層（７）ｐｍ、ｎ層共に液相エピタキシャル法を用
いてきたことに大きな原因があり、このｐ層又はｎＮの
成長を拡散により形成することによって、結晶成長時の
グロースハビットによる電流阻止層の部分的な薄層化を
防止できる。さらに本発明の利点は、埋込み成長時に一
層のみの電流ブロック層を形成すれば良いので、活性層
を含むメサ形成時の蝕刻段差を小さくし、第１図に示し
たような埋込み第１層の２層形成の膜厚バラツキによる
第２層の活性層上部への埋込み第２層のメサ部上部への
ｎ層成長の恐れがない。同時に第１図に示したような電
流阻止層となるｐｍ、ｎ層の成長不均一を防止するため
の活性層を含むメサ部以外の部分に残留している多層成
長層も必要ではなく素子構造を簡単にできるという利点
を有する。
み層中の電流漏洩の経時的な増大によるものであり、こ
の主原因は埋込み層中に形成されたｐ−ｎ接合を形成す
る電流阻止層の一部が活性側近傍でグロースハビットの
ため極度に薄層になり、この部分の欠陥から電流漏洩が
増大するためである。この欠点の除去には、従来、電流
阻止層（７）ｐｍ、ｎ層共に液相エピタキシャル法を用
いてきたことに大きな原因があり、このｐ層又はｎＮの
成長を拡散により形成することによって、結晶成長時の
グロースハビットによる電流阻止層の部分的な薄層化を
防止できる。さらに本発明の利点は、埋込み成長時に一
層のみの電流ブロック層を形成すれば良いので、活性層
を含むメサ形成時の蝕刻段差を小さくし、第１図に示し
たような埋込み第１層の２層形成の膜厚バラツキによる
第２層の活性層上部への埋込み第２層のメサ部上部への
ｎ層成長の恐れがない。同時に第１図に示したような電
流阻止層となるｐｍ、ｎ層の成長不均一を防止するため
の活性層を含むメサ部以外の部分に残留している多層成
長層も必要ではなく素子構造を簡単にできるという利点
を有する。
以下１本発明を実施例に基づき詳細に説明する。
実施例１
第２図に本発明によるレーザの製造プロセスを示す６第
２図（ａ）に示すように、先ず液相エピタキシャル成長
法を用いてｎ” （−１Ｘ １０”ａｎ−’。
２図（ａ）に示すように、先ず液相エピタキシャル成長
法を用いてｎ” （−１Ｘ １０”ａｎ−’。
Ｓｎドープ）ＩｎＰ基板（１００）面１１上にｎ型（５
Ｘ Ｌ ０１７ａ＋＋−’） Ｉ ｎ ＰバッファＮ
（厚み〜３μｍ）１２およびＩｎＰと格子整合のとれた
発光波長１．３ μｍ に対応するＩ ｎ ＋ Ｇ’
ａ ＋ Ａ ｓ 。
Ｘ Ｌ ０１７ａ＋＋−’） Ｉ ｎ ＰバッファＮ
（厚み〜３μｍ）１２およびＩｎＰと格子整合のとれた
発光波長１．３ μｍ に対応するＩ ｎ ＋ Ｇ’
ａ ＋ Ａ ｓ 。
２４元混晶の活性層（厚み０．１μｍ）１３、次いでｐ
型ＩｎＰクラッド層（Ｐ ＝２ Ｘ Ｉ Ｑ ” ■−
ｚ。
型ＩｎＰクラッド層（Ｐ ＝２ Ｘ Ｉ Ｑ ” ■−
ｚ。
厚み０．５μｍ）１４を活性層１３の上部に順次成長し
て多層構造結晶を作製した。
て多層構造結晶を作製した。
次いで第２図（ｂ）に示すように、多層成長結晶上に酸
化膜を被着し１幅〜３μｍのストライプ１５を形成し、
このストライプ１５をマスクとして１μｍの深さにＺｎ
を拡散し、Ｐ型電流阻止層１６を形成した。次いで、Ｉ
ｎＰのみを選択的に蝕刻する蝕刻液（例えばＨＣＱ溶液
）を用いて活性層１３上部のＩｎＰクラッドＷｊ１４を
選択的に蝕刻する一′次いで、逆にＩｎＧａＡｓＰ４元
結晶のみを選択的に蝕刻する蝕刻液（例えばＨ２Ｓ Ｏ
，：Ｈ７Ｏ□：Ｈ７０溶液）を用いて活性層のみエツチ
ング除去して第２図（ｃ）に示すような４ｉｌＹ造を形
成した。次いで、メサ側面にｎ型ＩｎＰ層１７（ｎ＝
ｌ Ｘ Ｉ Ｏ”（！Ｉ＋−３）およびｐ型ＩｎＰ層１
８（ｐ層 ５ Ｘ １０”ａｎ−３）を形成した後、ｎ
側電極としてＡ ｕ Ｇ ｅ Ｎ ｉ ／ Ａ ｕ 、
ｐ側電極としてＣｒ ／ Ａ ｕ電極を蒸着アロイして
オーミック電極を形成した。
化膜を被着し１幅〜３μｍのストライプ１５を形成し、
このストライプ１５をマスクとして１μｍの深さにＺｎ
を拡散し、Ｐ型電流阻止層１６を形成した。次いで、Ｉ
ｎＰのみを選択的に蝕刻する蝕刻液（例えばＨＣＱ溶液
）を用いて活性層１３上部のＩｎＰクラッドＷｊ１４を
選択的に蝕刻する一′次いで、逆にＩｎＧａＡｓＰ４元
結晶のみを選択的に蝕刻する蝕刻液（例えばＨ２Ｓ Ｏ
，：Ｈ７Ｏ□：Ｈ７０溶液）を用いて活性層のみエツチ
ング除去して第２図（ｃ）に示すような４ｉｌＹ造を形
成した。次いで、メサ側面にｎ型ＩｎＰ層１７（ｎ＝
ｌ Ｘ Ｉ Ｏ”（！Ｉ＋−３）およびｐ型ＩｎＰ層１
８（ｐ層 ５ Ｘ １０”ａｎ−３）を形成した後、ｎ
側電極としてＡ ｕ Ｇ ｅ Ｎ ｉ ／ Ａ ｕ 、
ｐ側電極としてＣｒ ／ Ａ ｕ電極を蒸着アロイして
オーミック電極を形成した。
このウェーハから作製した共振器長３００μｍのレーザ
素子の室温でのしきい電流値は１０〜１５ｍＡの範囲に
分布していた。また直流動作時の発振限界温度は１２０
℃と極めて優れた性能を示した。ニシングチストの結果
でも３０００時間経過後も初期特性のほとんど変わらな
い特性を示し。
素子の室温でのしきい電流値は１０〜１５ｍＡの範囲に
分布していた。また直流動作時の発振限界温度は１２０
℃と極めて優れた性能を示した。ニシングチストの結果
でも３０００時間経過後も初期特性のほとんど変わらな
い特性を示し。
本発明の構造のｐ型拡散層およびｎ型埋込み層により設
けた電流阻止層が極めて有効であることを示した。
けた電流阻止層が極めて有効であることを示した。
本発明はＩ ｎ ＧａＡｓＰ ／ Ｉ ｎ Ｐ系の半導
体レーザの例で示したが、本構造の電流阻止層を形成す
ることはＧｕＡΩＡｓ／ＧａＡｓ系の埋込みヘテロ型レ
ーザおよび他の混晶系を含むダブルヘテロ型レーザに適
用することが可能である。
体レーザの例で示したが、本構造の電流阻止層を形成す
ることはＧｕＡΩＡｓ／ＧａＡｓ系の埋込みヘテロ型レ
ーザおよび他の混晶系を含むダブルヘテロ型レーザに適
用することが可能である。
また上記実施例では活性層上部のクラッド層をＩｎＰと
したが、この部分を活性層組成よりエネルギギャップの
大きいＩ ｎＧａＡｓＰ４元混晶を用いること、または
活性層上下に光ガイド層としてのＩ ｎＧａＡｓＰ混品
薄層を混在薄層た上にＩｎＰ層を形成しても同一手法で
作製することが可能である。
したが、この部分を活性層組成よりエネルギギャップの
大きいＩ ｎＧａＡｓＰ４元混晶を用いること、または
活性層上下に光ガイド層としてのＩ ｎＧａＡｓＰ混品
薄層を混在薄層た上にＩｎＰ層を形成しても同一手法で
作製することが可能である。
本発明によれば、プレーナ型の埋込みヘテロ型レーザを
形成するに際し、電流阻止層としてのｐ型層をｐ型不純
物の拡散により形成し、ｎ型の電流阻止層のみ一層の成
長層で電流阻止層としてのｐ−ｎ接合を形成するので、
メサ形成の蝕刻深さを１，５μ 程度以下と浅くでき、
屈折率ガイド型レーザの特徴である狭溝性層幅（〜１．
５μｍ）を再現性良く調整するのに効果がある。同時に
本発明によれば、活性層側面のみの成長層はｎ型層−５
のみで良く、従来のプレーナ型埋込みヘテロ型レーザが
ｐ、ｎ２層の成長が必要で上部に形成するｎ型層が活性
層を含むメサ部との接点で結晶成長時のグロースハビッ
トにより極度に薄くなり電流漏洩の原因になるという欠
点を有するに反し。
形成するに際し、電流阻止層としてのｐ型層をｐ型不純
物の拡散により形成し、ｎ型の電流阻止層のみ一層の成
長層で電流阻止層としてのｐ−ｎ接合を形成するので、
メサ形成の蝕刻深さを１，５μ 程度以下と浅くでき、
屈折率ガイド型レーザの特徴である狭溝性層幅（〜１．
５μｍ）を再現性良く調整するのに効果がある。同時に
本発明によれば、活性層側面のみの成長層はｎ型層−５
のみで良く、従来のプレーナ型埋込みヘテロ型レーザが
ｐ、ｎ２層の成長が必要で上部に形成するｎ型層が活性
層を含むメサ部との接点で結晶成長時のグロースハビッ
トにより極度に薄くなり電流漏洩の原因になるという欠
点を有するに反し。
拡散により形成したｐ型層および、成長により形成した
ｎ型層ともにメサ部側面で電流阻止層として働くに十分
有効な厚みを再現性良く作製でき。
ｎ型層ともにメサ部側面で電流阻止層として働くに十分
有効な厚みを再現性良く作製でき。
歩留りよく信頼度の高いレーザ素子を作成できる効果が
ある、
ある、
第１図は従来構造のプレーナ型埋込みヘテロ型レーザ断
面図、第２図は本発明による埋込みメ＼テロ型レーザの
プロセスフロー及びその断面構造を示す図である。
面図、第２図は本発明による埋込みメ＼テロ型レーザの
プロセスフロー及びその断面構造を示す図である。
Claims (1)
- 【特許請求の範囲】 １、活性層の上下に活性層よりも屈折率の低いクラツド
層を有する多層成長層を形成し、該多層成長層の一部を
残して周縁部をエツチング除去して形成したメサ部を有
し、該メサ部の周縁を活性層よりも低屈折率の半導体で
且ｐ−ｎ接合を有する半導体領域によつて埋込んだ電流
阻止層を有する埋込みヘテロ型半導体レーザにおいて、
メサ部を形成するエツチングマスクを同時に拡散マスク
として用い、選択拡散によつて電流阻止層であるｐ−ｎ
接合を形成した埋込みヘテロ型半導体レーザ。 ２、上記電流阻止層を形成するに際し、多層成長層形成
時に、多層成長層の単一又は複数層に高不純物濃度層を
設け、選択拡散を追越拡散によつてｐ−ｎ接合を形成す
ることを特徴とする特許請求の範囲第１項記載の埋込み
ヘテロ型半導体レーザ。 ３、上記埋込みヘテロ型半導体レーザの活性層がＩｎ、
Ｇａ、Ａｓ、Ｐよりなる４元系混晶であり、多層成長層
がＩｎＰまたは少なくとも一層以上の活性層とは異なる
組成のＩｎ、Ｇａ、Ａｓ、Ｐよりなる４元混晶であるこ
とを特徴とする特許請求の範囲第１項又は第２項記載の
半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20622184A JPS6184888A (ja) | 1984-10-03 | 1984-10-03 | 埋込みヘテロ型半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20622184A JPS6184888A (ja) | 1984-10-03 | 1984-10-03 | 埋込みヘテロ型半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184888A true JPS6184888A (ja) | 1986-04-30 |
Family
ID=16519765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20622184A Pending JPS6184888A (ja) | 1984-10-03 | 1984-10-03 | 埋込みヘテロ型半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184888A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288285A (ja) * | 1989-04-27 | 1990-11-28 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| JPH11233872A (ja) * | 1998-02-09 | 1999-08-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ―ザの良否判別法 |
| US6140570A (en) * | 1997-10-29 | 2000-10-31 | Canon Kabushiki Kaisha | Photovoltaic element having a back side transparent and electrically conductive layer with a light incident side surface region having a specific cross section and a module comprising said photovolatic element |
| KR20210122702A (ko) * | 2020-04-01 | 2021-10-12 | 가부시키가이샤 시마세이키 세이사쿠쇼 | 통모양 편성포의 편성방법 |
-
1984
- 1984-10-03 JP JP20622184A patent/JPS6184888A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288285A (ja) * | 1989-04-27 | 1990-11-28 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| US6140570A (en) * | 1997-10-29 | 2000-10-31 | Canon Kabushiki Kaisha | Photovoltaic element having a back side transparent and electrically conductive layer with a light incident side surface region having a specific cross section and a module comprising said photovolatic element |
| JPH11233872A (ja) * | 1998-02-09 | 1999-08-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ―ザの良否判別法 |
| KR20210122702A (ko) * | 2020-04-01 | 2021-10-12 | 가부시키가이샤 시마세이키 세이사쿠쇼 | 통모양 편성포의 편성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69032451T2 (de) | Halbleiterlaser und Verfahren zur Herstellung desselben | |
| US4425650A (en) | Buried heterostructure laser diode | |
| US4296387A (en) | Semiconductor laser | |
| US4481631A (en) | Loss stabilized buried heterostructure laser | |
| US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| US4644551A (en) | Buried-type semiconductor laser | |
| JPH0851250A (ja) | 半導体レーザ | |
| JPS5811111B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| US4536940A (en) | Method of making a loss stabilized buried heterostructure laser | |
| US4694311A (en) | Planar light-emitting diode | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6361793B2 (ja) | ||
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS60137087A (ja) | 半導体レ−ザ装置 | |
| JPS6344311B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| JPS5956783A (ja) | 半導体レ−ザ | |
| JPH05129723A (ja) | 埋込ヘテロ構造半導体レーザ及びその製造方法 | |
| JPH04261082A (ja) | 半導体レ−ザ装置 | |
| JPS59222984A (ja) | 半導体レ−ザ装置 |