JPS63169086A - 埋込型半導体レ−ザの製造方法 - Google Patents
埋込型半導体レ−ザの製造方法Info
- Publication number
- JPS63169086A JPS63169086A JP68187A JP68187A JPS63169086A JP S63169086 A JPS63169086 A JP S63169086A JP 68187 A JP68187 A JP 68187A JP 68187 A JP68187 A JP 68187A JP S63169086 A JPS63169086 A JP S63169086A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- inp
- active layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000006872 improvement Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract 2
- 238000005253 cladding Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000408551 Meza Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は光通信の光源等として用いられる埋込型半導
体レーザの製造方法に関する。
体レーザの製造方法に関する。
「従来の技術」
埋込型半導体レーザは、単−横モード発振、低しきい値
電流等の長所があるところから、近年、種々のタイプの
ものが開発されている。第２図〜第４図は各々、従来の
埋込型半導体レーザの構成を示す断面図である。第２図
に示す半導体レーザは、ｐ−ＩｎＰ基板１の上にＩｎＧ
ａＡｓＰ活性Ｂ２゜ｎ−ｒｎＰクラッド層３を順次成長
させ、次に、エツチングによってメサストライプ構造４
を形成し、次いで、このメサストライプ構造４の両側部
をｎ−ＩｎＰ第１埋込層５．ｐ−ＩｎＰ第２埋込層６．
ｎ−ＩｎＧａＡｓＰ第３埋込層７によって埋め込んで製
造される。第３図に示す半導体レーザは、メサストライ
プ構造４を形成した後、選択エツチングによって活性層
２の幅を狭くし、その後、埋込層５〜７を形成する。ま
た、第４図に示す半導体レーザは、メサストライプ構造
４を形成し、次いで選択エツチングによって活性層２の
幅を狭くした後、マストランスポート処理よって活性層
２の両側部をクラッド層３で埋める。次いで、埋込層５
〜７によってメサストライプ構造４を埋め込む。
電流等の長所があるところから、近年、種々のタイプの
ものが開発されている。第２図〜第４図は各々、従来の
埋込型半導体レーザの構成を示す断面図である。第２図
に示す半導体レーザは、ｐ−ＩｎＰ基板１の上にＩｎＧ
ａＡｓＰ活性Ｂ２゜ｎ−ｒｎＰクラッド層３を順次成長
させ、次に、エツチングによってメサストライプ構造４
を形成し、次いで、このメサストライプ構造４の両側部
をｎ−ＩｎＰ第１埋込層５．ｐ−ＩｎＰ第２埋込層６．
ｎ−ＩｎＧａＡｓＰ第３埋込層７によって埋め込んで製
造される。第３図に示す半導体レーザは、メサストライ
プ構造４を形成した後、選択エツチングによって活性層
２の幅を狭くし、その後、埋込層５〜７を形成する。ま
た、第４図に示す半導体レーザは、メサストライプ構造
４を形成し、次いで選択エツチングによって活性層２の
幅を狭くした後、マストランスポート処理よって活性層
２の両側部をクラッド層３で埋める。次いで、埋込層５
〜７によってメサストライプ構造４を埋め込む。
「発明が解決しようとする問題点」
ところで、上述した各半導体レーザにはそれぞれ次のよ
うな問題がある。まず、第２図のものは、ｎ−ＥｎＰ第
１埋込層５を活性層２の下部に位置させる必要があり、
このため、活性層２の幅を狭くすることができず、効率
が悪い。第３図に示すものは、ｎ−１ｎＰ第１埋込層５
を成長させる時に、活性層２の側部に薄いｎ−１ｎＰ層
が形成されてしまい、このため、クラッド層３−ｎ−ｒ
ｎＰ層−ｎ−ＩｎＰ第１埋込層５なる経路のリーク電流
が流れ、この結果、しきい値電流を小さくすることがで
きない。また、第４図に示すものは、マストランスポー
ト処理の条件が難しく、また、マストランスポート処理
後の表面の劣化が素子に悪影響を与える。
うな問題がある。まず、第２図のものは、ｎ−ＥｎＰ第
１埋込層５を活性層２の下部に位置させる必要があり、
このため、活性層２の幅を狭くすることができず、効率
が悪い。第３図に示すものは、ｎ−１ｎＰ第１埋込層５
を成長させる時に、活性層２の側部に薄いｎ−１ｎＰ層
が形成されてしまい、このため、クラッド層３−ｎ−ｒ
ｎＰ層−ｎ−ＩｎＰ第１埋込層５なる経路のリーク電流
が流れ、この結果、しきい値電流を小さくすることがで
きない。また、第４図に示すものは、マストランスポー
ト処理の条件が難しく、また、マストランスポート処理
後の表面の劣化が素子に悪影響を与える。
この発明は上述した事情に鑑みてなされたもので、その
目的は、低しきい値電流かつ高効率の埋込型半導体レー
ザにおける電流狭窄構造を提供することにある。
目的は、低しきい値電流かつ高効率の埋込型半導体レー
ザにおける電流狭窄構造を提供することにある。
「問題点を解決するための手段」
この発明は、複数の埋込層を形成する前に、活性層の両
側部を覆うように第１半導体層（例えば堰板）と同一導
電型の第２半導体層を形成することを特徴としている。
側部を覆うように第１半導体層（例えば堰板）と同一導
電型の第２半導体層を形成することを特徴としている。
「作用」
この発明によれば、上記の第２半導体層を形成ずろこと
により、第１埋込層の成長時に同埋込層が活性層の側方
に成長しても、リーク電流が第２半導体居によって遮断
されるので、活性Ｈの側方に成長した埋込層を介してリ
ーク電流が流れることがない。
により、第１埋込層の成長時に同埋込層が活性層の側方
に成長しても、リーク電流が第２半導体居によって遮断
されるので、活性Ｈの側方に成長した埋込層を介してリ
ーク電流が流れることがない。
「実施例」
第１図はこの発明の一実施例による製造方法によって製
造された埋込型半導体レーザの構成を示す断面図である
。以下、この図を参照して同実施例による製造方法の主
要工程を説明する。
造された埋込型半導体レーザの構成を示す断面図である
。以下、この図を参照して同実施例による製造方法の主
要工程を説明する。
まず、従来のものと同様に、ｐ−１ｎＰ基板１の上にＩ
ｎＧａＡｓＰ活性層２．ｎ−１ｎＰクラッド層３を順次
エピタキシャル成長させる。次に、エツチングによって
メサストライプ構造４を形成する。
ｎＧａＡｓＰ活性層２．ｎ−１ｎＰクラッド層３を順次
エピタキシャル成長させる。次に、エツチングによって
メサストライプ構造４を形成する。
次に、活性層２を選択エツチングすることにより、活性
層２の幅りを１．５〜２μｍとする。次に、ｐ−Ｉ ｎ
Ｐ層９を極く短時間成長させる。これにより、活性層２
の両側部を覆うように薄いｐ−ＩｎＰ層９か形成される
。次に、ｎ−１ｎＰ第１埋込層５を成長さ仕る。この場
合、第１埋込層５の平面５ａが活性層２の下部に位置す
るようにする。次に、ｐ−１ｎＰ第２埋込層６を成長さ
せ（ある程度凹凸を埋める）、次いで、ｎ−１ｎＧａＡ
ｓＰ第３埋込層７を成長させろ。この第３埋込層７の成
長時においては、素子上面が平らになるようにする。
層２の幅りを１．５〜２μｍとする。次に、ｐ−Ｉ ｎ
Ｐ層９を極く短時間成長させる。これにより、活性層２
の両側部を覆うように薄いｐ−ＩｎＰ層９か形成される
。次に、ｎ−１ｎＰ第１埋込層５を成長さ仕る。この場
合、第１埋込層５の平面５ａが活性層２の下部に位置す
るようにする。次に、ｐ−１ｎＰ第２埋込層６を成長さ
せ（ある程度凹凸を埋める）、次いで、ｎ−１ｎＧａＡ
ｓＰ第３埋込層７を成長させろ。この第３埋込層７の成
長時においては、素子上面が平らになるようにする。
以上がこの発明の一実血例による製造方法の埋込構造を
作るための主要工程である。この製造方法によれば、第
１埋込層５−クラッド層３なるリーク電流経路がｐ−１
ｎＰ層９によって遮断されるので、リーク電流が小さく
なる利点がある。すなイつち、ｐ型のＩｎＰ基板■から
ｐ型のＩｎＰ層９へは抵抗が大きいため電流が流れにく
く、同様に、ｐ−ＩｎＰ層９からｎ−１ｎＰクラッド層
３への電流もｐ−１ｎＰ基板１−１ ｎＧ ａＡｓＰ活
性層２→ｎ−１ｎＰクラッド層３方向の電流に比して流
れにくいためである。
作るための主要工程である。この製造方法によれば、第
１埋込層５−クラッド層３なるリーク電流経路がｐ−１
ｎＰ層９によって遮断されるので、リーク電流が小さく
なる利点がある。すなイつち、ｐ型のＩｎＰ基板■から
ｐ型のＩｎＰ層９へは抵抗が大きいため電流が流れにく
く、同様に、ｐ−ＩｎＰ層９からｎ−１ｎＰクラッド層
３への電流もｐ−１ｎＰ基板１−１ ｎＧ ａＡｓＰ活
性層２→ｎ−１ｎＰクラッド層３方向の電流に比して流
れにくいためである。
また、本実施例では、最内層のｐ−ＩｎＰ層９がメザ両
脇を仕りあがって素子表面まで到達しているが、本来表
面には電極金属（Ａｎ／Ｓｎ）の被覆をしなければなら
ず、ｐ型の半導体層に対してｎ型ドーパントであるＳｎ
を付着することは、電極としては不適合であるから、こ
の部分を通るリーク電流はさほど問題とはならない。も
っとも、成長条件を変更し、上記ｐ型１ｎＰ層９が少な
くと乙活性層２の両脇を埋め込み、仕りあがりを可及的
に制限し、表面に到達しないようにすることもできる。
脇を仕りあがって素子表面まで到達しているが、本来表
面には電極金属（Ａｎ／Ｓｎ）の被覆をしなければなら
ず、ｐ型の半導体層に対してｎ型ドーパントであるＳｎ
を付着することは、電極としては不適合であるから、こ
の部分を通るリーク電流はさほど問題とはならない。も
っとも、成長条件を変更し、上記ｐ型１ｎＰ層９が少な
くと乙活性層２の両脇を埋め込み、仕りあがりを可及的
に制限し、表面に到達しないようにすることもできる。
「発明の効果」
以上説明したように、この発明によれば、複数の埋込層
を形成する前に、活性層の両側部を覆うように第１半導
体層と同一導電型の第２半導体層を形成するようにした
ので、リーク電流を低減することができ、この結果、し
きい値電流の低減および効率の向上を共に達成すること
ができろ。また、この発明によれば、従来のエピタキシ
ャル条件を変更することなく、単に１層増やすだけでよ
く、したがって、製造工程が簡単であるというｆｌＪ点
もある。
を形成する前に、活性層の両側部を覆うように第１半導
体層と同一導電型の第２半導体層を形成するようにした
ので、リーク電流を低減することができ、この結果、し
きい値電流の低減および効率の向上を共に達成すること
ができろ。また、この発明によれば、従来のエピタキシ
ャル条件を変更することなく、単に１層増やすだけでよ
く、したがって、製造工程が簡単であるというｆｌＪ点
もある。
第１図はこの発明の一実施例による製造方法によって製
造した埋込型半導体レーザの構成を示す断面図、第２図
〜第４図は各々従来の埋込型半導体レーザの構成例を示
す断面図である。
造した埋込型半導体レーザの構成を示す断面図、第２図
〜第４図は各々従来の埋込型半導体レーザの構成例を示
す断面図である。
Claims (1)
- メサ型の第１半導体層と、該メサの幅よりも幾分幅の狭
い活性層とを有し、メサの両脇を複数の埋込層によって
埋め込む埋込型半導体レーザの製造方法において、前記
複数の埋込層を形成する前に、少なくとも前記活性層の
両側部を覆うように前記第１半導体層と同一導電型の第
２半導体層を形成することを特徴とする埋込型半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP68187A JPS63169086A (ja) | 1987-01-06 | 1987-01-06 | 埋込型半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP68187A JPS63169086A (ja) | 1987-01-06 | 1987-01-06 | 埋込型半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169086A true JPS63169086A (ja) | 1988-07-13 |
Family
ID=11480498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP68187A Pending JPS63169086A (ja) | 1987-01-06 | 1987-01-06 | 埋込型半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169086A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330384A (ja) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | 半導体レーザ |
| US5309467A (en) * | 1991-10-08 | 1994-05-03 | Nec Corporation | Semiconductor laser with InGaAs or InGaAsP active layer |
| US5665612A (en) * | 1994-08-08 | 1997-09-09 | Electronics And Telecommunications Research Institute | Method for fabricating a planar buried heterostructure laser diode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251689A (ja) * | 1984-05-28 | 1985-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ素子及びその製法 |
| JPS62171176A (ja) * | 1986-01-24 | 1987-07-28 | Nec Corp | 半導体レ−ザ |
-
1987
- 1987-01-06 JP JP68187A patent/JPS63169086A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251689A (ja) * | 1984-05-28 | 1985-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ素子及びその製法 |
| JPS62171176A (ja) * | 1986-01-24 | 1987-07-28 | Nec Corp | 半導体レ−ザ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330384A (ja) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | 半導体レーザ |
| US5309467A (en) * | 1991-10-08 | 1994-05-03 | Nec Corporation | Semiconductor laser with InGaAs or InGaAsP active layer |
| US5665612A (en) * | 1994-08-08 | 1997-09-09 | Electronics And Telecommunications Research Institute | Method for fabricating a planar buried heterostructure laser diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH0648743B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS63169086A (ja) | 埋込型半導体レ−ザの製造方法 | |
| JPH01173685A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS60163487A (ja) | 半導体レ−ザ | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2539416B2 (ja) | 半導体レ−ザ装置 | |
| JPH01281785A (ja) | 半導体レーザおよびその製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6318874B2 (ja) | ||
| JPH02103989A (ja) | 半導体レーザアレイ及びその製造方法 | |
| JPH07162091A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPS6030191A (ja) | 半導体レ−ザの製造方法 | |
| JPS6325991A (ja) | 光半導体装置 | |
| JPS5928397A (ja) | 半導体レ−ザダイオ−ド素子の製造方法 | |
| JPH07120832B2 (ja) | 半導体レ−ザ装置 | |
| JPH01185988A (ja) | 半導体発光素子及びその製造方法 | |
| JPH01111393A (ja) | 半導体レーザ | |
| JPH01171288A (ja) | 埋め込み形半導体レーザ | |
| JPH01175291A (ja) | 半導体レーザ素子とその製造方法 |