JPH01111393A - 半導体レーザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は高速型半導体レーザに関する。

（従来の技術） 近年光通信の高速、大容量化に伴い、半導体レーザの変
調速度を上げることを目的として種々の構造が提案され
ている。基本的に変調速度を上げる為にはレーザ素−子
の寄生容ωと素子の直列抵抗を低減する必要がある。

一般にｐ−ｎ接合による電流阻止層により活性層への電
流通路を規制する半導体レーザの場合、変調速度の上限
は電流阻止層のｐ−ｎ接合の接合官辺によって決められ
る。このｐ−ｎ接合の容量は、ｐ層とｎ層のキャリア濃
度と接合面積に比例し、キャリア濃度が高いほど容ωは
大きく、またこの２層中キャリア濃度度の低い層のキャ
リア濃度でほぼ容量が決まる。

そこで、第５図に断面図を示す様に、活性層２０の近傍
の電流阻止層（ブロック層）２２のみを残し、他の領域
の電流阻止層を除去した４ｆ４造のメザ型半導体レーザ
が提案されている。

即ち、第１の導電型の半導体基板２４上で、ストライプ
状に形成された活性層２０、第２の導電型のクラッド層
２４およびオーミック層２５が、第２の導電型のブロッ
ク層２６、第１の導電型のブロック層２７により埋め込
まれており、ブロック１１２６．２７は活性層２０の近
傍にメサ形状に残し、他を除去しである。メサ幅として
は通常５〜２０ｉが選ばれる。

また電流阻止層２２（ブロックＥ２６．２７　＞の除去
された領域において電流が洩れないように絶縁膜２８と
して５ｉｎ２が形成されている。また電４※３０はウェ
ハー上全面に形成しである。なお、３４は裏面電極であ
る。

以上の＠造によれば、電流阻止層を構成するｐ−ｎ接合
の面積は、はぼメサ部長さ３００μｍ×メサ幅５〜２０
ｔｉｍであり、全面電極の長さ３００μｍＸ幅４００μ
ｍに比べて大きく低減されており、これにより素子の容
量が小さく高速変調に適する。

（発明が解決しようとする問題点） しかしながら、上記の半導体レーザでは、特に活性層２
０側の電極３０の形成工程において、以下に示すような
複雑なプロセスを必要とする。

■フォトリソグラフィーによりマスクを作り活性層２０
の近傍のブロック層２６．２７のみ残し、他の領域のブ
ロック層２６．２７をエツチング除去する。

■絶縁膜２８を形成し、活性層２０の首下にストライプ
状の溝３６をフォトリソグラフィーおにび化学エツチン
グで形成する。

■電極３０はオーミック用のＡｕＺｎ電極３１とボンデ
ィング用のＣｒＡｕ電極３２とからなり、オーミック用
のＡｕ７ｎ３１はフォトリソグラフィーにょろり７１〜
オフエ稈を用いてストライプ状の溝３６の中にのみ形成
する。これは絶縁膜２８上のＡｕＺｒ１電極が著しく剥
離しやすいため半導体上にのみＡｕＺｎ電極を形成する
必要があるためである。またＣｒＡｕ電極３２は絶縁膜
上を含めてウェハー仝体に形成する。

即ら、従来の全面電極型では単に１工程のＡｕＺｎ電極
形成であったのに比べ、上記半導体レーリ４ではフォト
リソグラフィーを３回、絶縁膜の形成および２層電極の
形成からなる非常に複雑な工程が必要で、コスト高とな
り、また高い歩留りを得ることが出来なかった。またこ
の様に非常に複雑な構造に加えてワイヤーボンディング
等の機械的ストレスにより絶縁膜２８から電極３２が剥
離しやすい欠点があった。

以上の理由により、絶縁膜を用いる必要のあるメサ型半
導体レーザは、高速変調が可能で必るにもかかわらず、
高い信頼性を必要とする通信用半導体レーザには適して
いなかった。

本発明は、製造が容易で、かつ信頼性の高い高速変調に
適する半導体レーザを提供することを目的とする。

本発明の半導体レーザは、ｐ−ｎ接合を有する複数の半
導体層からなる電流阻止層を持つ半導体レーザにおいて
、電流阻止層は抵抗率の高い半導体層とこれよりも抵抗
率の低い半導体層からなるとともに、成長層側の半導体
層上に直接に電極が形成されており、かつ活性層近傍と
ホンディングパッド以外の領域の電極と電流阻止層の抵
抗率の低い半導体層を除去することを特徴とする。

（作用） 本発明の半導体レーザによれば、素子の容量の大半を占
める電流阻止層（ｐ−ｎ接合）を、メサ部とボンディン
グパッド部を除いて除去しであるために、容量を小さく
できる。また絶縁膜上に電極が形成されていないため信
頼性が確保される。

更に、電極を形成後、レジスト膜を被着して電極および
電流阻止層を除去するのみで良く、製造工程も容易とす
ることができる。

（実施例） 以下本発明の半導体レーザを、ｎ型ｉｎＰ半導体基板を
用いたブロック型レーザの実施例を参照して説明する。

第２図は本発明の一実施例の半導体レーザの製造工程の
途中段階の斜視図を示すもので、これを参照すると、ま
ず、液相成長法を用いてｎ型ｉｎＰ半導体基板１上にＩ
ｎＧａＡＳＰからなる活性層２、ｐ型■ｎＰからなるク
ラッド層３、ｐ型ＩｎＧａＡｓ１）からなるオーミック
層４を順次成長する。

次に、オーミック層４上にストライプ状の絶縁をマスク
を形成し、活性層２、クラッド層３、オーミック層４を
ストライプ状に残すようにエツチング除去する。

この後、再度、液相成長法を用い電流阻止層としてｐ型
１ｎＰからなる厚さ２μｍのブロック層５、ｎ型ＩｎＰ
からなる厚さ３μｍのブロック層６で、活性層２、クラ
ッド層３、オーミック層４を埋め込む。なお、ブロック
層５を形成するｐ型■ｎｐの抵抗率は、ブロック層６を
形成するｎ型ＩｎＰの抵抗率よりも高い。

このようにして形成されたウェハにおいて、基板１の裏
面を研磨しｎ側電極７とｎ側電極８を形成する。なお、
ここまでは全面電極型と同一のプロセスである。

次に、レジスト膜１０を、活性層２上に対応して幅２０
μｍのストライプ形状とボンデインクパッドに対応して
直径１００μｍの円形状に形成する。なお、第２図は、
ここまで形成した状態を示す斜視図である。

続いてイオンミリングを用いてレジスト膜１０をマスク
として、第１図に示すように、電極８、ブロック層６．
ブロック層５を連続的に除去する。

以上の様にして作成したウェハーから個々の素子に切り
出して、第１図に示す本発明の半導体レーザ素子が冑ら
れる。なあ、図中１１はボンデインクパッドを示す。

この様にして得られた本発明の半導体レーザは、容量は
４ＰＦ（５００聞Ｚ）で測定であった。また小信号変調
特性を第３図に示すように、閾値の３倍に半導体レーザ
をバイアスしたところ、約６ＧＨｚの３ｄＢ帯域を１ｑ
ることが出来た。

以上のように、本発明では、全面電極型レーザに僅かな
工程を加えるだけで半導体接合容量の少ない高速変調に
適した光源を得ることが出来る。

なお、上記実施例では、基板１に達するまで電流阻止層
（ブロック層５．６）を全て除去したが、ブロック層６
のみを除去するようにしても良い。

上記実施例においては、イオンミリングにより電極７お
よび電流阻止層６，５を除去する際に、レジスト膜１０
も同時に削られてしまうために、かなりの厚さのレジス
ト膜１０を必要とする。しかしながらレジメＩへ膜１０
の厚さは均一性、解像度の点から３μｍ以上に厚くする
ことは容易ではなく、且つ歩留の低下を招く。このため
３μｍ程度のレジストマスクを用いた場合、−度のイオ
ンミリングでは４〜５μｍの電極および半導体しかエツ
チング出来ないので、すべての電流阻止層を除去する為
には２回以上のレジスト膜形成とイオンミリングを行う
必要があり、工程が複雑になる。そこで、ブロック層６
だけを除去することでより一層工程の簡略化がなされる
。

即ち、ブロック層５の抵抗が小さい場合には、ブロック
層６だけを除去しても、ブロック層５を横方向に流れる
電流によって、等価的に素子の容量はブロック層５と基
板１で形成する容ωＣ１となってしまうが、ブロック層
５の抵抗が大きければ、例えばｐ型ＩｎＰで構成されて
いるなら、等価的なレーザ素子の容量はブロック層５を
横方向に流れる電流によって影響を受けないので、ブロ
ック層５とブロック層６で形成する容ｆｆ１ｃ２とブロ
ック層６と同面積に相当するブロック層５と基板１で形
成する容量Ｃ３の各接合容量の直列接続となる。

このため、上記実施例において、第４図に示すように、
ブロック層６を除去するようにブロック層５に達するよ
うに電流阻止図を除去しても、接合容量はブロック層６
の面積で実質的に決まり、容ωの低減化がなされる。

従って、この実施例によれば、−度のイオンミリングで
容易に製作可能であり、除去する電極と半導体層の厚さ
が薄くて済むため量産性に優れる。

なお、上記各実施例では液相成長法を用いた埋め込み型
ウェハで説明してきたが、他の成長方法、例えば有機金
属気相成長方法で成長した埋め込み型ウェハにも本発明
は適用できる。また、本発明は埋め込み型半導体レーザ
に限らず、半導体接合による電流阻止層を持つ他の構造
例えば内部ストライプ構造等の全面電極型レーザにも適
用できる。

更に本発明はＩ　ｎＧａＡＳＰ半尋体を用いたし−ザに
ついて説明してきたが、他の半導体例えばＡｌＧａＡｓ
等の半導体を用いて場合にも本発明は適用できる。

［発明の効果］ 本発明によれば、素子の容量が小さく高速変調に適し、
かつ絶縁上に電極金屑が用いられていないため信頼性が
高く、通信用の光源として好ましい半導体レーザが得ら
れる。また簡単なプロセスで製作することができ、高い
歩留で半導体レーザを作成することが出来る。

【図面の簡単な説明】

第１図は本発明の半導体レーザの斜視図、第２図は本発
明の半導体レーザの製造プロセスを説明する図、第３図
は本発明の半導体レーザの周波数特性を示す図、第４図
は本発明の半導体レーザの他の実施例を示す図、第５図
は従来のメサ型半導体レーザの断面図である。 １・・・基板、　２・・・活性層 ３・・・クラッド層、　５・・・オーミック層５．６・
・・ブロック層 ７．８・・・電極、　１０・・・レジスト膜１１・・・
ボンディングパッド

Claims (1)

【特許請求の範囲】
1. ｐ−ｎ接合を形成する複数の半導体層からなる電流阻止
   層により活性層への電流通路を規制する半導体レーザに
   おいて、前記電流阻止層は抵抗率の高い半導体層とこれ
   よりも抵抗率の低い半導体層からなるとともに、前記電
   流阻止層を含む成長層側の半導体層上に直接に電極が形
   成されており、かつ前記活性層近傍とボンディングパッ
   ド以外の領域の電極と前記電流阻止層の前記抵抗率の低
   い半導体層を除去したことを特徴とする半導体レーザ。