JPH0821751B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0821751B2 JPH0821751B2 JP61041773A JP4177386A JPH0821751B2 JP H0821751 B2 JPH0821751 B2 JP H0821751B2 JP 61041773 A JP61041773 A JP 61041773A JP 4177386 A JP4177386 A JP 4177386A JP H0821751 B2 JPH0821751 B2 JP H0821751B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor
- ingaasp
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、InGaAsPを用いた接合の特長を活用した半
導体装置に係わり、特に信頼性が高く、しきい電流値が
小さいものに関する。
導体装置に係わり、特に信頼性が高く、しきい電流値が
小さいものに関する。
InGaAsP層を用いた半導体装置としては、１μｍ帯で
発振する長波長半導体レーザがある。すなわち、長波長
半導体レーザの埋込み層に適用した例で、この埋込層は
電流阻止層としての機能を持ち、InGaAsP層を用いるこ
とにより横モード制御を容易にしたとの報告が昭和59年
春季応用物理学関係連合講演会講演予稿集1p−Ｍ−２
（p.191）に示されている。しかし、InGaAsP層を用いた
接合については検討されていなかつた。
発振する長波長半導体レーザがある。すなわち、長波長
半導体レーザの埋込み層に適用した例で、この埋込層は
電流阻止層としての機能を持ち、InGaAsP層を用いるこ
とにより横モード制御を容易にしたとの報告が昭和59年
春季応用物理学関係連合講演会講演予稿集1p−Ｍ−２
（p.191）に示されている。しかし、InGaAsP層を用いた
接合については検討されていなかつた。
本発明の目的は、InGaAsP層を用いた接合によるnpn型
またpnp型構造を活用した半導体装置トランジスタの電
流増幅率や電流阻止能を制御するとともに、充分な信頼
性を確保することにある。
またpnp型構造を活用した半導体装置トランジスタの電
流増幅率や電流阻止能を制御するとともに、充分な信頼
性を確保することにある。
上記目的を達成するためには、接合層（InGaAsP層）
の組成や厚み等を最適化すれば良い。本発明者らの実験
によれば、接合層の厚みを１μｍ以下としたとき、InGa
AsP層の組成がそのエネルギーバンド幅が1.2eV未満であ
る時は素子特性が経時的に急速劣化するのに対して、エ
ネルギーバンド幅が1.2eVから1.4eVになる組成を用いる
ことにより充分な信頼性が得られることが明らかになつ
た。たとえば、上記本発明のInGaAsP層を用いることに
より、npn型またはpnp型トランジスタの電流増幅率が低
下し、半導体レーザの埋込み層として用いた場合、埋込
み層を通して流れる漏れ電流を減少させることができ、
かつ経時特性が安定であつた。
の組成や厚み等を最適化すれば良い。本発明者らの実験
によれば、接合層の厚みを１μｍ以下としたとき、InGa
AsP層の組成がそのエネルギーバンド幅が1.2eV未満であ
る時は素子特性が経時的に急速劣化するのに対して、エ
ネルギーバンド幅が1.2eVから1.4eVになる組成を用いる
ことにより充分な信頼性が得られることが明らかになつ
た。たとえば、上記本発明のInGaAsP層を用いることに
より、npn型またはpnp型トランジスタの電流増幅率が低
下し、半導体レーザの埋込み層として用いた場合、埋込
み層を通して流れる漏れ電流を減少させることができ、
かつ経時特性が安定であつた。
npn型またはpnp型構造の接合を形成する半導体層もし
くは該接合の多層膜の中間層にあたるｐ型またはｎ型層
をInGaAsP層で形成することにより、トランジスタ構造
を有する該接合の電流増幅率が小さくなり、漏れ電流が
減少する。これは、InGaAsP層の少数キヤリアの寿命がI
nPに較べ小さいことによる。また、このInGaAsP層の組
成を、そのエネルギーバンド幅が1.2eVから1.4eVになる
ようにすることにより、エネルギーバンド幅が大きく、
かつ組成がInPに近くなるため、接合の結晶学的安定性
が向上して急速な劣化を防止できると推定される。
くは該接合の多層膜の中間層にあたるｐ型またはｎ型層
をInGaAsP層で形成することにより、トランジスタ構造
を有する該接合の電流増幅率が小さくなり、漏れ電流が
減少する。これは、InGaAsP層の少数キヤリアの寿命がI
nPに較べ小さいことによる。また、このInGaAsP層の組
成を、そのエネルギーバンド幅が1.2eVから1.4eVになる
ようにすることにより、エネルギーバンド幅が大きく、
かつ組成がInPに近くなるため、接合の結晶学的安定性
が向上して急速な劣化を防止できると推定される。
なお、上記漏れ電流の減少が、トランジスタや半導体
レーザのしきい電流値を低くして、使い易いものにす
る。
レーザのしきい電流値を低くして、使い易いものにす
る。
以下、本発明の実施例を説明する。
実施例１ 本発明を半導体レーザの埋め込み層に用いた場合の実
施例を第１図を用いて説明する。第１図は、ｎ型InP基
板上に構成した半導体レーザの断面図を表わしている。
本実施例に示した構造は、ｎ型InP基板１上にInGaAsP活
性層7,p型InP層８を液相成長法にて形成した後、幅１μ
ｍ程度の幅の活性層７を残したメサストライプ１′を形
成し、その後、メサの両側にｐ型InGaAsP層2,p型InP層
3,n型InP層４を液相成長法にて形成し、続いて全面にｐ
型InP層5,p型InGaAsP層６を成長することにより得られ
る。ここでｐ型InGaAsP層２の厚みは平坦部で0.1〜0.5
μm,p型InP層３は0.2〜0.5μｍ、ｎ型InP層４は0.3〜0.
6μｍ、ｐ型InP層５は1.5〜３μｍ、ｐ型InGaAsP層６は
0.2〜0.4μｍである。本実施例によれば、層4,層3,層2,
および基板１によつてnpn型構造が構成され、中間層の
ｐ型層にInGaAsP層を有する。これらの層は活性層７の
領域外に電流が流れることを阻止する電流阻止層として
働く。このように、電流阻止層の一部にInGaAsP層を用
いることにより、より安定に電流を阻止することができ
る。これは、npn型トランジスタ構造において、ベース
となる中間層（ｐ型層）内にInGaAsP層を導入した場
合、InGaAsP層の小数キヤリアの寿命がInPの場合に比べ
小さいため、トランジスタの電流増幅率が小さくなるこ
とによる。また、本発明においては、このInGaAsP層２
のエネルギーバンド幅を1.2eV以上とすることをさらな
る特徴としている。このInGaAsP層２の組成を変化さ
せ、半導体レーザの信頼性を試験した結果を第２図に示
す。第２図は、強制加速劣化試験（100℃,200mAの動作
条件）において室温でのしきい電流値の変化を動作時間
に対して示している。第２図中に示すように、エネルギ
ーバンド幅1.15eV,および1.1eVの組成のInGaAsP層２を
有する素子は短時間で急速にしきい電流値が増加してい
る。これは、埋込み層の劣化による漏れ電流の増加によ
る。この劣化の程度はエネルギーバンド幅の狭い1.1eV
の場合、より顕著である。これに対し、1.2eVのInGaAsP
層を有する素子の場合、しきい電流値の増加は少なく、
20時間を経ても安定な動作が得られている。以上のよう
に、本発明による1.2eV以上のバンド幅を有するInGaAsP
層を持つnpn型構造を電流阻止層とすることにより、ト
ランジスタ動作による漏れ電流が小さく、かつ安定した
動作が得られる埋込み型半導体レーザが実現できる。
施例を第１図を用いて説明する。第１図は、ｎ型InP基
板上に構成した半導体レーザの断面図を表わしている。
本実施例に示した構造は、ｎ型InP基板１上にInGaAsP活
性層7,p型InP層８を液相成長法にて形成した後、幅１μ
ｍ程度の幅の活性層７を残したメサストライプ１′を形
成し、その後、メサの両側にｐ型InGaAsP層2,p型InP層
3,n型InP層４を液相成長法にて形成し、続いて全面にｐ
型InP層5,p型InGaAsP層６を成長することにより得られ
る。ここでｐ型InGaAsP層２の厚みは平坦部で0.1〜0.5
μm,p型InP層３は0.2〜0.5μｍ、ｎ型InP層４は0.3〜0.
6μｍ、ｐ型InP層５は1.5〜３μｍ、ｐ型InGaAsP層６は
0.2〜0.4μｍである。本実施例によれば、層4,層3,層2,
および基板１によつてnpn型構造が構成され、中間層の
ｐ型層にInGaAsP層を有する。これらの層は活性層７の
領域外に電流が流れることを阻止する電流阻止層として
働く。このように、電流阻止層の一部にInGaAsP層を用
いることにより、より安定に電流を阻止することができ
る。これは、npn型トランジスタ構造において、ベース
となる中間層（ｐ型層）内にInGaAsP層を導入した場
合、InGaAsP層の小数キヤリアの寿命がInPの場合に比べ
小さいため、トランジスタの電流増幅率が小さくなるこ
とによる。また、本発明においては、このInGaAsP層２
のエネルギーバンド幅を1.2eV以上とすることをさらな
る特徴としている。このInGaAsP層２の組成を変化さ
せ、半導体レーザの信頼性を試験した結果を第２図に示
す。第２図は、強制加速劣化試験（100℃,200mAの動作
条件）において室温でのしきい電流値の変化を動作時間
に対して示している。第２図中に示すように、エネルギ
ーバンド幅1.15eV,および1.1eVの組成のInGaAsP層２を
有する素子は短時間で急速にしきい電流値が増加してい
る。これは、埋込み層の劣化による漏れ電流の増加によ
る。この劣化の程度はエネルギーバンド幅の狭い1.1eV
の場合、より顕著である。これに対し、1.2eVのInGaAsP
層を有する素子の場合、しきい電流値の増加は少なく、
20時間を経ても安定な動作が得られている。以上のよう
に、本発明による1.2eV以上のバンド幅を有するInGaAsP
層を持つnpn型構造を電流阻止層とすることにより、ト
ランジスタ動作による漏れ電流が小さく、かつ安定した
動作が得られる埋込み型半導体レーザが実現できる。
なお、本実施例はｎ型InP基板１の上にInGaAsP層２を
用いたが、InGaAsP層は層３と層４の間、あるいは層４
と層５の間に用いても良く、また複数の場所に用いても
良い。層３と層４の間にInGaAsP層を用いる場合、ｐ型,
n型のどちらでも良く、層４と層５の間の場合はｎ型を
用いる。ｎ型を用いた場合には、層3,層4,層５により形
成されるpnp型構造の中間層であるｎ型層中にInGaAsP層
を有することになる。
用いたが、InGaAsP層は層３と層４の間、あるいは層４
と層５の間に用いても良く、また複数の場所に用いても
良い。層３と層４の間にInGaAsP層を用いる場合、ｐ型,
n型のどちらでも良く、層４と層５の間の場合はｎ型を
用いる。ｎ型を用いた場合には、層3,層4,層５により形
成されるpnp型構造の中間層であるｎ型層中にInGaAsP層
を有することになる。
本実施例において、４元埋込み層のエネルギーバンド
幅を変化させ、100℃,200mAの条件下で２時間動作させ
た後に、しきい電流値が初期の値の何倍になつたかを示
す電流増加率（経時後のしきい電流値／初期のしきい電
流値）と４元埋込み層のエネルギーバンド幅の関係を第
３図に示す。電流増加率が大きい程、半導体レーザが急
速に劣化していることを示し、電流増加率が１の場合に
は、素子の劣化が生じていないことを示す。第３図およ
び第２図からわかるように、エネルギーバンド幅が1.2e
V未満となると、劣化が生じかつ、そのエネルギーバン
ド幅が狭い程劣化の程度は大きい。これに対して、本発
明に示したように、エネルギーバンド幅を1.2eV以上に
した場合、劣化はほとんど生じない。なおエネルギーバ
ンド幅が1.4eV以上のInGaAs層を形成することはでき
ず、この上限の1.4eVまで電流増加率は１であつた。
幅を変化させ、100℃,200mAの条件下で２時間動作させ
た後に、しきい電流値が初期の値の何倍になつたかを示
す電流増加率（経時後のしきい電流値／初期のしきい電
流値）と４元埋込み層のエネルギーバンド幅の関係を第
３図に示す。電流増加率が大きい程、半導体レーザが急
速に劣化していることを示し、電流増加率が１の場合に
は、素子の劣化が生じていないことを示す。第３図およ
び第２図からわかるように、エネルギーバンド幅が1.2e
V未満となると、劣化が生じかつ、そのエネルギーバン
ド幅が狭い程劣化の程度は大きい。これに対して、本発
明に示したように、エネルギーバンド幅を1.2eV以上に
した場合、劣化はほとんど生じない。なおエネルギーバ
ンド幅が1.4eV以上のInGaAs層を形成することはでき
ず、この上限の1.4eVまで電流増加率は１であつた。
実施例２ 第４図に本発明を用いたnpn型トランジスタの一実施
例を示す。ｎ型InP基板21の上にベースとなるＰ−InGaA
sP（Eg1.2eV）22,コレクタとなるｎ−InP層23を成長
し、各層に電極24を設けることにより、ヘテロ接合バイ
ポーラトランジスタが形成できる。ここで、本発明によ
り、ベースとなるｐ−InGaAsP層22の厚みは0.1〜0.3μ
ｍ、また、その組成は本発明によりエネルギーバンド幅
1.2eV以上とした。本実施例に示したトランジスタは、
実施例１に示した半導体レーザの埋込み領域を用いて構
成することができ、半導体レーザと同一基板上に形成す
ることができる。また、ベースのエネルギーバンド幅を
1.2eV〜1.4eVにしたことにより、実施例１に示した半導
体レーザの場合と同様に、長時間安定な動作を実現でき
た。
例を示す。ｎ型InP基板21の上にベースとなるＰ−InGaA
sP（Eg1.2eV）22,コレクタとなるｎ−InP層23を成長
し、各層に電極24を設けることにより、ヘテロ接合バイ
ポーラトランジスタが形成できる。ここで、本発明によ
り、ベースとなるｐ−InGaAsP層22の厚みは0.1〜0.3μ
ｍ、また、その組成は本発明によりエネルギーバンド幅
1.2eV以上とした。本実施例に示したトランジスタは、
実施例１に示した半導体レーザの埋込み領域を用いて構
成することができ、半導体レーザと同一基板上に形成す
ることができる。また、ベースのエネルギーバンド幅を
1.2eV〜1.4eVにしたことにより、実施例１に示した半導
体レーザの場合と同様に、長時間安定な動作を実現でき
た。
本発明は、第４図に示したnpn型トランジスタ以外
に、pnp型トランジスタに対しても同様に適用できる。
に、pnp型トランジスタに対しても同様に適用できる。
実施例３ 第５図を用いて説明する。
ｐ型InP基板１上にInGaAsP活性層７およびｎ型InP層
を液組成長法にて形成した後、幅１μｍのメサストライ
プ１′を形成する。
を液組成長法にて形成した後、幅１μｍのメサストライ
プ１′を形成する。
続いてメサの両側にｐ型InGaAsP2,n型InP層４を液相
成長法にて成長した後、全面にｐ型InP層５を成長す
る。ここで各層の膜厚は実施例１と同様である。
成長法にて成長した後、全面にｐ型InP層５を成長す
る。ここで各層の膜厚は実施例１と同様である。
この場合においても、実施例１の結果と同様に経時劣
化のない半導体レーザが得られた。
化のない半導体レーザが得られた。
実施例４ 上記実施例の他、本発明の要旨にもとずく実施例は多
数であり、それらの主なものについて、基板および半導
体各層を形成する材料を表１に示した。
数であり、それらの主なものについて、基板および半導
体各層を形成する材料を表１に示した。
なお、表１で第１層，第２層…は基板上に積層して接
合を形成する各半導体層の順序を意味し、例えば、第１
図の場合には第１層は層２、第２層は層３、第３層は層
４、第４層は層５である。
合を形成する各半導体層の順序を意味し、例えば、第１
図の場合には第１層は層２、第２層は層３、第３層は層
４、第４層は層５である。
なお、上記実施例においては、InGaAsP層２の厚みを
0.1〜0.5μｍとした。この厚みを１μｍ以上としても同
様の効果が得られるが、埋込み成長の容易さの点で１μ
ｍ以下の薄い層の方が有利である。
0.1〜0.5μｍとした。この厚みを１μｍ以上としても同
様の効果が得られるが、埋込み成長の容易さの点で１μ
ｍ以下の薄い層の方が有利である。
また、本発明は、上記実施例以外の半導体装置全般に
適用できる。
適用できる。
〔発明の効果〕 本発明によれば、しきい電流値が小さく、かつ動作時
間に伴なつてこれが変化しない横単一モード半導体レー
ザなど、信頼性の高い半導体装置が得られるという効果
があり、各種電子装置の信頼性の向上が期待される。
間に伴なつてこれが変化しない横単一モード半導体レー
ザなど、信頼性の高い半導体装置が得られるという効果
があり、各種電子装置の信頼性の向上が期待される。
第１図は本発明の実施例１の埋込み半導体レーザの断面
図、第２図は実施例１に示した素子を動作させた場合の
しきい電流値の時間変化を示す図、第３図は電流増加率
とInGaAsPのエネレギーバンド幅の関係を示す図、第４
図は実施例２を説明する図、および第５図は実施例３を
説明する図である。 1,21……基板、2,3,4および５……半導体層、22……ベ
ース、23……コレクタ、24……電極。
図、第２図は実施例１に示した素子を動作させた場合の
しきい電流値の時間変化を示す図、第３図は電流増加率
とInGaAsPのエネレギーバンド幅の関係を示す図、第４
図は実施例２を説明する図、および第５図は実施例３を
説明する図である。 1,21……基板、2,3,4および５……半導体層、22……ベ
ース、23……コレクタ、24……電極。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 (72)発明者 松村 宏善 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭58−31592（ＪＰ，Ａ) 特開 昭57−63882（ＪＰ，Ａ)
Claims (4)
- 【請求項１】pnp型もしくはnpn型構造の接合を少なくと
も有する半導体装置であって、上記接合の中間層である
ｎ型もしくはｐ型層を形成する半導体層のうちの全部あ
るいは一部の層が、層厚が１μｍ以下で、エネルギーバ
ンド幅が1.2〜1.4eVの範囲内に調製されたInGaAsP層か
らなっていることを特徴とする半導体装置。 - 【請求項２】上記接合の上記した中間層以外の層を形成
する半導体が、InP,InGaPおよびInAsPのうちから選択さ
れた少なくとも一つであることを特徴とする特許請求の
範囲第１項に記載の半導体装置。 - 【請求項３】pnp型もしくはnpn型構造の接合を含む電流
阻止層を少なくとも有する半導体レーザ装置であって、
上記接合の中間層であるｎ型もしくはｐ型層を形成する
半導体層のうちの全部あるいは一部の層が、層厚が１μ
ｍ以下で、エネルギーバンド幅が1.2〜1.4eVの範囲内に
調製されたInGaAsP層からなっていることを特徴とする
半導体レーザ装置。 - 【請求項４】上記接合の上記した中間層以外の層を形成
する半導体が、InP,InGaPおよびInAsPのうちから選択さ
れた少なくとも一つであることを特徴とする特許請求の
範囲第３項に記載の半導体レーザ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041773A JPH0821751B2 (ja) | 1986-02-28 | 1986-02-28 | 半導体装置 |
| US06/850,685 US4841536A (en) | 1985-04-12 | 1986-04-11 | Semiconductor laser devices |
| US07/325,123 US4905057A (en) | 1985-12-18 | 1989-03-17 | Semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041773A JPH0821751B2 (ja) | 1986-02-28 | 1986-02-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62200783A JPS62200783A (ja) | 1987-09-04 |
| JPH0821751B2 true JPH0821751B2 (ja) | 1996-03-04 |
Family
ID=12617700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61041773A Expired - Lifetime JPH0821751B2 (ja) | 1985-04-12 | 1986-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821751B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0146714B1 (ko) * | 1994-08-08 | 1998-11-02 | 양승택 | 평면 매립형 레이저 다이오드의 제조방법 |
| JP2013214648A (ja) * | 2012-04-03 | 2013-10-17 | Sumitomo Electric Device Innovations Inc | 光半導体素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5763882A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Manufacture of semiconductor laser |
| JPS5831592A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 埋め込み構造半導体レ−ザ |
-
1986
- 1986-02-28 JP JP61041773A patent/JPH0821751B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62200783A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5826834B2 (ja) | 半導体レ−ザ−装置 | |
| JPH11288946A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62229894A (ja) | 異種接合形バイポ−ラトランジスタ及びレ−ザ−のモノリシツク半導体構造 | |
| US4200877A (en) | Temperature-compensated voltage reference diode with intermediate polycrystalline layer | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US6768140B1 (en) | Structure and method in an HBT for an emitter ballast resistor with improved characteristics | |
| US4905057A (en) | Semiconductor devices | |
| JPH0159754B2 (ja) | ||
| JPH0821751B2 (ja) | 半導体装置 | |
| JP4162439B2 (ja) | 半導体集積回路 | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| US4841536A (en) | Semiconductor laser devices | |
| JPS60175450A (ja) | ヘテロ接合バイポ−ラ半導体素子 | |
| WO2006060208A2 (en) | Double hbt structure | |
| JPS61182257A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| US5895931A (en) | Semiconductor device | |
| JPH0575170B2 (ja) | ||
| JPH0452627B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPS6170750A (ja) | 集積回路の製造方法 | |
| JPH0577172B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPH0453108B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |