JPS6365670A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS6365670A JPS6365670A JP21019786A JP21019786A JPS6365670A JP S6365670 A JPS6365670 A JP S6365670A JP 21019786 A JP21019786 A JP 21019786A JP 21019786 A JP21019786 A JP 21019786A JP S6365670 A JPS6365670 A JP S6365670A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- film
- electrode
- emitter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000000992 sputter etching Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタの製造方法に関し、特
に化合物半導体のバイポーラトランジスタの製造方法に
関する。
に化合物半導体のバイポーラトランジスタの製造方法に
関する。
バイポーラトランジスタは′１界効果トランジスタに比
べて、・１流駆動能力が大きいという優れた特徴を有し
ている。たのため、近年、ＳｉのみならずＧ ａ ｋ
ｓなどの化合物半導体を用いたバイポーラトランジスタ
の研究開発が盛んに行なわれてりる。特に化合物半導体
を用いたバイポーラトランジスタには０分子線エピタキ
シャル（以降ＭＢＥと称す）法等を用いることにより、
エミ・ツタ・ベース接合をヘテロ接合にできるので、ベ
ース層が高濃度の場合でも工ば、夕注入効率を大きく保
てるという利点がある。
べて、・１流駆動能力が大きいという優れた特徴を有し
ている。たのため、近年、ＳｉのみならずＧ ａ ｋ
ｓなどの化合物半導体を用いたバイポーラトランジスタ
の研究開発が盛んに行なわれてりる。特に化合物半導体
を用いたバイポーラトランジスタには０分子線エピタキ
シャル（以降ＭＢＥと称す）法等を用いることにより、
エミ・ツタ・ベース接合をヘテロ接合にできるので、ベ
ース層が高濃度の場合でも工ば、夕注入効率を大きく保
てるという利点がある。
又、このような化合物半導体のバイポーラトランジスタ
の高周波化を一層進めるためには、工ξヴタ及びベース
電極を微細化することと同時に、互いに自己整合的に配
置することが必要となる。
の高周波化を一層進めるためには、工ξヴタ及びベース
電極を微細化することと同時に、互いに自己整合的に配
置することが必要となる。
勿論ベース電極とコレクタ電極とを自己整合的に配置す
ることも必要である。
ることも必要である。
第３４〒（ニ）〜げ）ｒｉ従来のバイポーラトランジス
タの製造方法の第１の例を説明するための工程順に示し
た半導体チ９プの断面図である。
タの製造方法の第１の例を説明するための工程順に示し
た半導体チ９プの断面図である。
この従来のｍｌの例ｄ、先ず、第３図（ａ）に示すよう
に、ＧａＡｓからなる半絶縁性基板ｌ上にＭＢＥ法等の
結晶成長によυ順次積層したそれぞれｎ−ＧａＡｓ、ｐ
−ＧａＡｓ及びｎ−ＡｔＧａＡｓからなる半導体層２．
３及び４の上に、牛碑体１ｆｊｉ ４に対してオーミッ
ク導体であるＡ ｕ Ｇ ｅ Ｎ ｉ層６ ａ ／を、
リフトオフ法によυ、所定のパターンで形成する。
に、ＧａＡｓからなる半絶縁性基板ｌ上にＭＢＥ法等の
結晶成長によυ順次積層したそれぞれｎ−ＧａＡｓ、ｐ
−ＧａＡｓ及びｎ−ＡｔＧａＡｓからなる半導体層２．
３及び４の上に、牛碑体１ｆｊｉ ４に対してオーミッ
ク導体であるＡ ｕ Ｇ ｅ Ｎ ｉ層６ ａ ／を、
リフトオフ法によυ、所定のパターンで形成する。
次に、第３図（ｂ） Ｋ示すよりに、ＡｕＧｅＮｉＮ５
ａ′をマスクとして半導体層４を１等方性のウェットエ
ツチングによシ、除去する。
ａ′をマスクとして半導体層４を１等方性のウェットエ
ツチングによシ、除去する。
表面にオーピック導体であるＡｕＺｎＮｉ層１０ａ′全
１０ａ′。このときＡｕＧｅＮｉ層６ ａ ／の上にも
ＡｕＺｎＮｉ１ｌＯａ’が形成され、この堆積層が工ば
ツタ電極６′となる。
１０ａ′。このときＡｕＧｅＮｉ層６ ａ ／の上にも
ＡｕＺｎＮｉ１ｌＯａ’が形成され、この堆積層が工ば
ツタ電極６′となる。
次に、第３図（ｄ）に示すように、所定のパターンのホ
トレジスト膜９′を形成する。
トレジスト膜９′を形成する。
次に、第３図ｔｅｌに示すように、ホトレジスト膜９′
をマスクとしてＡｕＺｎＮｉ層１０ａ’全１０ａ’ベー
ス曳極１０’を形成した後１等方性のエツチングによシ
牛導体層３を除去する。更に、ホトレジスト膜９′をマ
スクとして半導体層３の表面にＡｕＧｅＮｉからなるコ
レクタ層１２′を形成する。
をマスクとしてＡｕＺｎＮｉ層１０ａ’全１０ａ’ベー
ス曳極１０’を形成した後１等方性のエツチングによシ
牛導体層３を除去する。更に、ホトレジスト膜９′をマ
スクとして半導体層３の表面にＡｕＧｅＮｉからなるコ
レクタ層１２′を形成する。
最後に、第３図げ）に示すように、ホトレジスト膜９′
とその上のＡｕ Ｇｅ Ｎ ｉ層１２′ヲ除去すれば。
とその上のＡｕ Ｇｅ Ｎ ｉ層１２′ヲ除去すれば。
工ずツタＭ、極６′、ベース電極１０′及びコレクタ′
城極１２′を有するバイポーラトランジスタができる。
城極１２′を有するバイポーラトランジスタができる。
第４図（ａ）〜（ｇ）ｒｔ従来のバイポーラトランジス
タの製造方法の第２の例１＆：説明するだめの工程順に
示した半導体チック、の断面図である。
タの製造方法の第２の例１＆：説明するだめの工程順に
示した半導体チック、の断面図である。
この第２の例は、先ず、第４図（ａ）に示すように。
半絶縁性基板１上に順次積層したそれぞれｎ −Ｇ ａ
Ａｓ、ｐ−ＧａＡｓ及びｎ−ＡｔＧａＡｓからなる半導
体層２．３及び４の上にＡｕＧｅＮｉ層及び所定のパタ
ーンのホトレジスト膜８“管形成した後ホトレジスト膜
８“をマスクにＡｕＧｅＮｉ層をバターニングし工ば９
夕寛極６“を形成する。
Ａｓ、ｐ−ＧａＡｓ及びｎ−ＡｔＧａＡｓからなる半導
体層２．３及び４の上にＡｕＧｅＮｉ層及び所定のパタ
ーンのホトレジスト膜８“管形成した後ホトレジスト膜
８“をマスクにＡｕＧｅＮｉ層をバターニングし工ば９
夕寛極６“を形成する。
次に、第４図（ｂｌに示すように、ホトレジスト膜８“
及びエミッタ電極６“をマスクとして等方性エツチング
によシ半導体層４を除去する。
及びエミッタ電極６“をマスクとして等方性エツチング
によシ半導体層４を除去する。
次に、第４図（Ｃ１に示すように、半導体層３の上に、
ホトレジスト膜８“のパターンに自己整合的に、ＡｕＺ
ｎＮｉ層１０ａ“全１０ａる。
ホトレジスト膜８“のパターンに自己整合的に、ＡｕＺ
ｎＮｉ層１０ａ“全１０ａる。
次に、第４図１ｄｌに示すように、ホトレジス）［８“
及びその上のＡｕＺｎＮｉ層１０ａ“全１０ａる。
及びその上のＡｕＺｎＮｉ層１０ａ“全１０ａる。
次に、第４図１ｄｌに示すように、所定のパターンでホ
トレジスト膜９“を形成する。
トレジスト膜９“を形成する。
次に、第４図げ）に示すように、ホトレジスト膜９“を
マスクとしてＡｕＺｎＮｆ層１０ａ“全１０ａ−ニング
してベース電極１０“を形成した後１等方性エツチング
によシ牛纒体層３を除去して、更にホトレジスト膜９“
をマスクとして半導体層２の上ＶｃＡｕＧｅＮｉからな
るコレクタ層１２“を形成する。
マスクとしてＡｕＺｎＮｆ層１０ａ“全１０ａ−ニング
してベース電極１０“を形成した後１等方性エツチング
によシ牛纒体層３を除去して、更にホトレジスト膜９“
をマスクとして半導体層２の上ＶｃＡｕＧｅＮｉからな
るコレクタ層１２“を形成する。
最後に、第４図（ｇ）に示すように、有機溶剤等によシ
ホトレジスト膜９“及びＡｕＧｅＮｉ層１２ＣＬ′を除
去すれば、工＜ ９タ電極６″、ベース電極１０“及び
コレクタ電極１２“を有するバイポーラトランジスタが
できる。
ホトレジスト膜９“及びＡｕＧｅＮｉ層１２ＣＬ′を除
去すれば、工＜ ９タ電極６″、ベース電極１０“及び
コレクタ電極１２“を有するバイポーラトランジスタが
できる。
上述した従来のバイポーラトランジスタの製造方法は、
ベース電極をエミッタ電極に自己整合的に形成すること
が出来るが、しかしエミッタ延極をマスクとしてｎ−Ａ
ｔＧａＡｓからなる半導体層を等方性のウェットエツチ
ングによってパターニングするときに使うエツチング液
がリン＃１糸あるいは硫酸系であるので、第１の例では
これによってエミッタ電極を構成するＡｕＧｅＮｉ層が
部分的にエツチングされ、エミッタ電極の幅が５μｍ程
度以下の場合には切断するような部分が出来てしまう。
ベース電極をエミッタ電極に自己整合的に形成すること
が出来るが、しかしエミッタ延極をマスクとしてｎ−Ａ
ｔＧａＡｓからなる半導体層を等方性のウェットエツチ
ングによってパターニングするときに使うエツチング液
がリン＃１糸あるいは硫酸系であるので、第１の例では
これによってエミッタ電極を構成するＡｕＧｅＮｉ層が
部分的にエツチングされ、エミッタ電極の幅が５μｍ程
度以下の場合には切断するような部分が出来てしまう。
又、第２の例のようにエミッタ電極の上にホトレジス）
［を形成した場合でも、ＡｕＧｅＮｉ膜とホトレジスト
膜との密着性が悪く工ばツタ電極がアンターカウトされ
易く、この場合でも最小線幅ｒｉ２μｍ程度が限界であ
る。
［を形成した場合でも、ＡｕＧｅＮｉ膜とホトレジスト
膜との密着性が悪く工ばツタ電極がアンターカウトされ
易く、この場合でも最小線幅ｒｉ２μｍ程度が限界であ
る。
従って、従来方法では、エミッタ電極の微細化が難かし
いという欠点がある。
いという欠点がある。
本発明の目的は、エミッタ電極の最小寸法を１μｍ以下
にすることができるバイポーラトランジスタの製造方法
を提供することにある。
にすることができるバイポーラトランジスタの製造方法
を提供することにある。
本発明のバイポーラトランジスタの製造方法は、半絶縁
性基板上に順次堆積した一導電型の第１゜反対２４嵐型
の第２及び−導′ｗｌＬ型の第３の半導体層の上に第１
の導体層、絶縁膜及び所定のパターンのホトレジス）［
を順次形成する工程、１亥ホトレジス）［をマスクとし
て前記絶縁膜及び前記第１の導体層並びに前記第３の半
導体層をそれぞれ異方性並びに等方性エツチングで順次
除去して前記第１の導体層からなる工ばブタ電極を形成
する工程及び前記絶縁膜及び前記エミッタ電極をマスク
として前記第２の半導体層上に第２の導体層からなるベ
ース１１１Ｋを形成する工程を含み前記ベース電極を前
記工＜ ’ｌ夕ｔ、ｆｉに自己整合的に形成して成る。
性基板上に順次堆積した一導電型の第１゜反対２４嵐型
の第２及び−導′ｗｌＬ型の第３の半導体層の上に第１
の導体層、絶縁膜及び所定のパターンのホトレジス）［
を順次形成する工程、１亥ホトレジス）［をマスクとし
て前記絶縁膜及び前記第１の導体層並びに前記第３の半
導体層をそれぞれ異方性並びに等方性エツチングで順次
除去して前記第１の導体層からなる工ばブタ電極を形成
する工程及び前記絶縁膜及び前記エミッタ電極をマスク
として前記第２の半導体層上に第２の導体層からなるベ
ース１１１Ｋを形成する工程を含み前記ベース電極を前
記工＜ ’ｌ夕ｔ、ｆｉに自己整合的に形成して成る。
このような本発明の製造方法によると、二ばツタ電極は
常に密着性のよい絶縁１！Ａ（酸化＠あるいは窒化膜等
）によシ保護されているため、エミッタ電極の最小寸法
を０．５μｍ程度にしても、半導体層のエツチングの時
に一緒にエツチングされて切れてしまうようなことがな
くなる。
常に密着性のよい絶縁１！Ａ（酸化＠あるいは窒化膜等
）によシ保護されているため、エミッタ電極の最小寸法
を０．５μｍ程度にしても、半導体層のエツチングの時
に一緒にエツチングされて切れてしまうようなことがな
くなる。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図（ａＪ〜（ｅｌは本発明の一実施例を説明する之
めの工程順に示した半榊・体チタグの断面図である１、
この実施例は、先ず、第１図（ａｌに示すように。
めの工程順に示した半榊・体チタグの断面図である１、
この実施例は、先ず、第１図（ａｌに示すように。
ＧａＡｓからなる半絶縁性基板１の上にそれぞれｎ−Ｇ
ａＡｓ 、ｐ−ＧａＡｓ及びｎ −Ａ Ａ Ｇ ａ Ａ
ｓからなる半導体層２，３及び４をＭＨＥ法による結
晶成長によシ順次積層した後１選択的に水素イオンＨ＋
を注入して絶縁領域５を形成する。
ａＡｓ 、ｐ−ＧａＡｓ及びｎ −Ａ Ａ Ｇ ａ Ａ
ｓからなる半導体層２，３及び４をＭＨＥ法による結
晶成長によシ順次積層した後１選択的に水素イオンＨ＋
を注入して絶縁領域５を形成する。
次に、第１図（ｂ）に示すように、半導体層４に対して
オーミック導体であるＡｕＧｅＮｉ層６ａと５ｉ０２膜
とをそれぞれ蒸着法とＣＶＤ法とによって順次堆積する
。
オーミック導体であるＡｕＧｅＮｉ層６ａと５ｉ０２膜
とをそれぞれ蒸着法とＣＶＤ法とによって順次堆積する
。
次に、第１図（Ｃ１に示すように、所定のパターンのホ
トレジスト膜８を形成した後、これをマスク＋ としてＡｒ のイオンミリング法によって、ＳｉＯ２
膜７及びＡ ｕ Ｇ ｅ Ｎ ｉ層６ａを順次異方性イ
オンエツチングしてエミッタ電極６を形成すると共に、
リン酸、過酸化水素及び水の混合液により半導体層４を
等方性エツチングし、半導体層３の表面を勝山する。こ
の工程では、密着性のよいＳｉＯ鵞膜７によってＡｕＧ
ｅＮｉからなるエミ−Ｉり電極６ｒｉ保護されている。
トレジスト膜８を形成した後、これをマスク＋ としてＡｒ のイオンミリング法によって、ＳｉＯ２
膜７及びＡ ｕ Ｇ ｅ Ｎ ｉ層６ａを順次異方性イ
オンエツチングしてエミッタ電極６を形成すると共に、
リン酸、過酸化水素及び水の混合液により半導体層４を
等方性エツチングし、半導体層３の表面を勝山する。こ
の工程では、密着性のよいＳｉＯ鵞膜７によってＡｕＧ
ｅＮｉからなるエミ−Ｉり電極６ｒｉ保護されている。
次に、第１図（ｄ）に示すように、ホトレジスト膜８を
除去した後絶縁領域５の上にホトレジスト膜９を形成し
、更に半導体層３に対してオーミック導体であるＡｕＺ
ｎＮｉを蒸着して半導体層３の上に工ずツタ電極６に自
己整合的にＡｕＺｎＮｉ／１ｉｌＯａを形成する。
除去した後絶縁領域５の上にホトレジスト膜９を形成し
、更に半導体層３に対してオーミック導体であるＡｕＺ
ｎＮｉを蒸着して半導体層３の上に工ずツタ電極６に自
己整合的にＡｕＺｎＮｉ／１ｉｌＯａを形成する。
この後、第１図＋ｅ＋に示すように、５ｉｎ２膜１１を
所定のパターンに被着し、更にベース電極１０及びコレ
クタ電極１２を形成すればバイポーラトランジスタが完
成する。
所定のパターンに被着し、更にベース電極１０及びコレ
クタ電極１２を形成すればバイポーラトランジスタが完
成する。
第２図は本発明の一実施例によるバイポーラトランジス
タの平面図である。
タの平面図である。
この実施例によるバイポーラトランジスタでは。
絶縁領域５の中にエミッタ電極６と自己整合的に形成さ
れたベース電極１０更にベース電極に自己整合的に形成
されたコレクタ電極１２が配置されている。
れたベース電極１０更にベース電極に自己整合的に形成
されたコレクタ電極１２が配置されている。
以上説明したように本発明は、エミッタ゛電極がその上
の絶縁膜によって表面が保護されるので。
の絶縁膜によって表面が保護されるので。
下の半導体層を等方性エツチングをするときにエミッタ
電極が同時にエツチングされることが無く、従って最小
寸法が２〜０．５μｍ＃ｉ度の極めて微細くシ なパターンエミッタ電極が可能になり、高周波特性のよ
り一層潰れた化合物半導体のバイポーラトランジスタを
歩留シ良く装造出来るという効果がある。
電極が同時にエツチングされることが無く、従って最小
寸法が２〜０．５μｍ＃ｉ度の極めて微細くシ なパターンエミッタ電極が可能になり、高周波特性のよ
り一層潰れた化合物半導体のバイポーラトランジスタを
歩留シ良く装造出来るという効果がある。
殊に、遮断周波数が３０ＧＨｚ以上のバイポーラトラン
ジスタの量産性を向上しかつ価格も引き下げることが可
能となる。
ジスタの量産性を向上しかつ価格も引き下げることが可
能となる。
更に集積回路においては、従来のデザインルールを大幅
に微細化することができるため、２０ＧＨｚ以上の動作
周波数を有する分周器の実現も可能になる。
に微細化することができるため、２０ＧＨｚ以上の動作
周波数を有する分周器の実現も可能になる。
第１図ｔａ＋〜（ｅｉｒｉ本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図、第２図は
本発明の一実施例によるバイポーラトランジスタの平面
図、第３図（ａｌ〜（ｆ）及び第４図（ａ）〜（ｇ）は
それぞれ従来のバイポーラトランジスタの製造方法の第
１及び第２の例を説明するための工程順に示した半導体
チップの断面図である。 ｌ・・・・・・中絶縁性基板、２，３．４・・・・・・
半導体層、５・・・・・・絶縁領域、６．６’、６”・
・・・・・エミ、り電極、６ ａ 、 ６ ａ ’−＝
−ｋｕＧｅＮ ｉ層、 ７ ”” ８１０ｍ Ｋ。 ８．８”、９，９’・・・・・・ホトレジスト膜、１０
．１０’。 ｌＯ”・・・・・・ベース電極、１０ａ、１０ａ’、１
０ａ“−−・−・・ＡｕＺｎＮｉ層、 １１−−−−−
−８ ｉ ０！膜、１２．１２’。 １２“・・・・・・コレクタ電極、１２ａ’、１２ａ“
・・・・・・ＡｕＧｅＮｉ層。 第４ 面
ための工程順に示した半導体チップの断面図、第２図は
本発明の一実施例によるバイポーラトランジスタの平面
図、第３図（ａｌ〜（ｆ）及び第４図（ａ）〜（ｇ）は
それぞれ従来のバイポーラトランジスタの製造方法の第
１及び第２の例を説明するための工程順に示した半導体
チップの断面図である。 ｌ・・・・・・中絶縁性基板、２，３．４・・・・・・
半導体層、５・・・・・・絶縁領域、６．６’、６”・
・・・・・エミ、り電極、６ ａ 、 ６ ａ ’−＝
−ｋｕＧｅＮ ｉ層、 ７ ”” ８１０ｍ Ｋ。 ８．８”、９，９’・・・・・・ホトレジスト膜、１０
．１０’。 ｌＯ”・・・・・・ベース電極、１０ａ、１０ａ’、１
０ａ“−−・−・・ＡｕＺｎＮｉ層、 １１−−−−−
−８ ｉ ０！膜、１２．１２’。 １２“・・・・・・コレクタ電極、１２ａ’、１２ａ“
・・・・・・ＡｕＧｅＮｉ層。 第４ 面
Claims (1)
- 半絶縁性基板上に順次堆積した一導電型の第１を反対導
電型の第２及び一導電型の第３の半導体層の上に第１の
導体層、絶縁膜及び所定のパターンのホトレジスト膜を
順次形成する工程、該ホトレジスト膜をマスクとして前
記絶縁膜及び前記第１の導体層並びに前記第３の半導体
層をそれぞれ異方性並びに等方性エッチングで順次除去
して前記第１の導体層からなるエミッタ電極を形成する
工程及び前記絶縁膜及び前記エミッタ電極をマスクとし
て前記第２の半導体層上に第２の導体層からなるベース
電極を形成する工程を含み前記ベース電極を前記エミッ
タ電極に自己整合的に形成することを特徴とするバイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019786A JPS6365670A (ja) | 1986-09-05 | 1986-09-05 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019786A JPS6365670A (ja) | 1986-09-05 | 1986-09-05 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365670A true JPS6365670A (ja) | 1988-03-24 |
| JPH0569297B2 JPH0569297B2 (ja) | 1993-09-30 |
Family
ID=16585392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21019786A Granted JPS6365670A (ja) | 1986-09-05 | 1986-09-05 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364928A (ja) * | 1989-08-02 | 1991-03-20 | Nec Corp | 半導体装置 |
-
1986
- 1986-09-05 JP JP21019786A patent/JPS6365670A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364928A (ja) * | 1989-08-02 | 1991-03-20 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0569297B2 (ja) | 1993-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0747964B1 (en) | Fully self-aligned submicron heterojunction bipolar transistor and method of fabricating the same | |
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| JP2007324617A (ja) | 横方向共振トンネリング | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US7923754B2 (en) | Bipolar transistor | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPS6365670A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3846347B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JPH0588541B2 (ja) | ||
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP2000277530A (ja) | 半導体装置及びその製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP4224980B2 (ja) | バイポーラトランジスタ | |
| JP3536840B2 (ja) | 半導体装置の製造方法 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0571171B2 (ja) | ||
| WO1996029740A1 (en) | Semiconductor device and production method therefor | |
| JPH0831475B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000138235A (ja) | 電界効果トランジスタとその形成方法 | |
| JPS62199032A (ja) | 半導体集積回路とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |