JPH0364928A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にヘテロ接合型バイポー
ラトランジスタに関する。

〔従来の技術〕

微細化されたエミッタトップ型のＨＢＴにおいては、外
部ベース抵抗低減のため、エミッタに対し１μｍ以下の
微小な間隔を保ってベース電極を自己整合的に形成する
方法がとられている。

この微小間隔を保つ方法としては、５ｉ０２膜等の側壁
を用いる方法やエミッタのサイドエッチを利用する方法
などがあるが、基本的には第４図に示す構造になってい
る。第４図（ａ）は従来構造のエミッタトップ型のＨＢ
Ｔの平面配置図、第４図（ｂ）は第４図（ａ）における
ＡＡ’線の矢視図である。

半絶縁性ＧａＡｓ基板１上にエピタキシャル成長法によ
り順次成長したｎ型ＧａＡｓコレクタ層２、Ｐ型ＧａＡ
ｓベース層３．ｎ型ＡｅＧａＡｓ／　Ｇ　ａ　Ａ　ｓエ
ミッタ層４の不要領域がプロトンイオン注入ダメージ層
５となり高抵抗化されている。エミツタ層４の上面には
エミッタ長ｅｔより長い（両端がプロトンイオン注入ダ
メージ層５上に延在した形で）エミッタ電極６．ベース
層３上面所定部分には一端がプロトンイオン注入ダメー
ジ層５上に延在した形でのベース電極７．コレクタ層２
上面所定部分にはコレクタ電極８が形成され、電極６，
７．８は眉間絶縁膜１３に開孔されたスルーホール１２
によりエミッタ配線層９．ベース配線層１０．コレクタ
配線層１１に接続されている。ここで、電［ｉ６，７に
対するスルーホール１２はプロトンイオン注入ダメージ
層５の上部に設けられている。また、電極６の上面にお
いて、スルーホール１２を有する側のプロトンイオン注
入ダメージ層５の上部以外は絶縁膜１４が形成されてい
る。

なお、ベース電極７はエミツタ層４およびエミッタ電極
６の側壁に形成された５ｉ０２側壁１５を介し、エミッ
タ電極６のスルーホールのある端を避けたコの字形でエ
ミツタ層４およびエミッタ電極８に対し自己整合的に形
成されている。これはエミッタ電［！６が微細な幅で形
成されているためエミッタ電′Ｉ！ｉ１６上のスルーホ
ール１２がエミッタ電極６の幅より広くなり、ベース電
極７がエミッタ電８）！６の全周に自己整合的に形成さ
れた場合、エミッタ電極６に対するスルーホール１２の
内部でエミッタ配線層９によりエミッタとベースが短絡
してしまうのを避けるためである。

一方、ベース電極７はエミッタ電極６周辺に自己整合的
に形成するため、リフトオフ法で形成される。第５図（
ａ）〜（ｅ）はベース電極７の形成工程を説明するため
の図であり、第４図（ａ）におけるＡＡ’線での工程順
矢視図である。

まず、第５図（ａ）に示すように、半絶縁性ＧａＡｓ基
板１上にエピタキシャル成長法によりｎ型ＧａＡｓコレ
クタ層２．ｐ型ＧａＡｓベース層３．ｎ型Ａ　Ｉ　Ｇ　
ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓエミツタ層４を順次成
長し、不要領域をプロトンイオン注入により高抵抗化し
てプロトンイオン注入ダメージ層５とする。更に、エミ
ッタ電極６を形成し、Ｓ　ｉ　０２等の絶縁膜１４を成
長する。

その後、第５図（ｂ）に示すように、所望のフォトレジ
ストパターンを用いて、絶縁膜１４．エミッタ電極６．
エミツタ層４をドライエツチングし、ベース層３を露出
させる。ここで、エミッタ電極６とベース電極とを微細
な間隔で保つ方法として、５ｉＯｚ［をＣＶＤで全面に
成長した後、エッチバックすることにより、エミッタ周
辺に５ｉ０２側壁１５を形成する。

その後、第５図（Ｃ）に示すように、エミッタ電極６と
エミ・ソタ配線層とのコンタクトをとるスルーホールの
形成部分を含んだベース電極の形成が不要な部分をフォ
トレジスト１６で覆い、全面にベース電極７を真空蒸着
法により形成する。ベース電極７は真空蒸着において基
板１に垂直の方向から付着するため、５ｉ０２側壁１５
やフォトレジスト１６の側面には本来ならば付着せず、
フォトレジスト１６の上面、エミッタ電極６の上部、エ
ミッタ周辺部にのみ付着する。フォトレジスト１６上の
ベース電極７はリフトオフ処理により除去される。ここ
で、フォトレジスト１６の下地形状や露光、現像条件に
より、フォトレジスト１６の側面が垂直にならずに裾を
引く場合には、パリ状のベース電極７ａが形成されるこ
とになる。

次に、エミツタ電極６上部の不要なベース電極−７を除
去するため、フォトレジスト１７を塗布して平坦化した
後０２ドライエツチでエッチバックし、エミッタの上部
を露出させる。この時、ベース電極７は金糸の金属で構
成されているためｏ２ドライエッチではほとんどエツチ
ングされることがないのに対し、エミッタ上部のベース
電極７で覆われない部分の絶縁ＩＩ　１４　ａは、第５
図（ｄ）に示すように薄くなる。

更に、この状態でイオンミリングによりエミッタ上部の
ベース電極７を除去するが、この際、絶縁膜１４ａもエ
ツチング除去され、第５図（ｅ）に示すように、薄くな
ったエミッタ電極６ａが露出する。

〔発明が解決しようとする課題〕 上述した従来のＨＢＴの構造は、第５図（ｃ）および（
ｄ）に示したように、ベース電極形成の際のりフトオフ
工程でベース電極にパリが発生しやすく、また、第５図
（ｅ）、に示しとように、スルーホール側のエミッタ電
極が薄くなりやすいことから、エミッタとベースの短絡
、エミッタの断線が起りやすいという問題点がある。

〔課題を解決するための手段〕

本発明のエミッタトップ型のへテロ接合型バイポーラト
ランジスタは、エミッタ側面に形成されたＳ　ｉ　０２
側壁を介してエミッタに対し自己整合的に形成されたベ
ース電極がエミッタの全周に渡って形成され、かつ、エ
ミッタ表面上に形成されたエミッタ電極の上面が絶縁膜
上に露出し、その露出面をエミッタ配線層が覆う形でエ
ミッタ電極と接続する構造を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）は本発明の第１の実施例のエミッタトップ
型のへテロ接合型バイポーラトランジスタの平面配置図
、第１図（ｂ）は第１図（ａ）におけるＢＢ’線の矢視
図である。

ｎ型ＧａＡｓコレクタ層２．ｐ型ＧａＡｓベース層３．
ｎ型Ａ、ｊ’ＧａＡｓ／ＧａＡｓエミッタ層４は半絶縁
性ＧａＡｓ基板１上にエピタキシャル成長法により形成
されており、素子間絶縁および素子寸法を規定するため
不要部分はプロトンイオン注入のダメージにより高抵抗
化してプロトンイオン注入ダメージ層５となる。

エミッタ電極６はベース層３を露出する際に同時に加工
するため、エミツタ層４と同じ平面形状になっている。

なお、この加工の際の目合せずれによるエミッタサイズ
の減小を防ぐため、エミッタ電極６は注入ダメージ層５
の幅よりも目合せずれを許容できる程度（例えば１μｍ
以上）両端が長くなっている。従って、エミッタ長ｅｔ
は注入ダメージ層５の間隔で規定される。

ベース電極７は、エミッタ周辺全体に５ｉ０２側壁１５
を介して自己整合による微小な間隔を保って形成されて
いる。コレクタ電極８は、エミッタの両脇のベースＮ３
をエツチングして部分的にコレクタ層２を露出させた面
の一部分上に形成されている。

ＧａＡｓ基板表面はＳ　ｉ　０２等の眉間絶縁膜１３で
覆われており、コレクタ配線層１１とコレクタ電極８お
よびベース配線層１０とベース電極７は各々層間絶縁膜
１３に設けられたスルーホール１２を介して接続されて
いるのに対し、エミ・ンタ配線層９は平坦な眉間絶縁膜
１３の上に露出したエミッタ電極６の全面を覆う形で接
続されている。

第２図は本実施例のＨＢＴと従来のＨＢＴとを比較する
ための図であり、第１図（−ａ　）におけるＢＢ’線に
相当する部分の工程順矢視図である。

絶縁膜１４．エミッタ電極６．エミツタ層４を加工して
ベース層３を露出する工程までは、従来例と同じである
。また、エミッタとベース電極７どの間隔を微小に保つ
手法も、従来例と同様にＳ　ｉ　０２側壁１５を用いる
。

第２図（ａ）はその後フォトレジスト１６をパターンニ
ングしてベース電極７を真空蒸着した直後の図である。

この時のフォトレジストパターンは従来のようにエミッ
タと交差する部分がないので、フォトレジストの側面形
状は平坦な部分での露光、現像条件のみを考慮すれば良
く、比較的垂直な側面形状が得られる。従って、従来に
比ベバリ状のベース電極７ａの発生は起りにくくなる。

次に、リフトオフ処理によりフォトレジスト１６上のベ
ース電極７を除去した後、エミツタ電極６上部の不要な
ベース電極７を除去するためにフォトレジスト１７を塗
布して平坦化し、０２ドライエツチでエッチバックを行
ない、エミッタ上部を露出させる。この時、第２図（ｂ
）に示すように、エミッタ上部は全面がベース電極７で
覆われているので従来のように絶縁膜１４が部分的に薄
くなることはない。

従って、イオンミリングによりエミッタ上部のベース電
極７を除去しても、第２図（Ｃ）に示すようにエミッタ
電極６の一部が露出することはなく、エミッタ電極６が
部分的に薄くなる危惧はなくなる。しかしながら、微細
なエミッタ電極６上にスルーホール１２を設けることは
困難であり、また、従来のようなスルーホール１２によ
るエミツタ配線層９への接続は出来ない。

そこで、第２図（ｄ）、（ｅ）のような方法をとる。即
ち、エミッタの両脇のベース層３をエツチングしてコレ
クタ層（図示せず〉を露出させコレクタ電極（図示せず
〉を形成した後、全面に５ｉ０２膜等からなる層間絶縁
膜１３を成長させる。次に、第２図（ｄ＞に示すように
、フォトレジスト１８を塗布して平坦化し、ＣＦ４と０
２の混合ガス等によりフォトレジスト１８と層間絶縁１
１ｊ１３とが同じエツチングレートになる条件でエッチ
バックを行ない、エミッタ電極６を完全に露出させる。

その後、第２図（ｅ）に示すように、ベース電極７．コ
レクタ電極（図示せず〉に対するスルーホール１２を開
孔してから全面に配線層用の金属膜を蒸着し、これをパ
ターンニングしてエミッタ配線層９．ベース配線層１０
．コレクタ配線層（図示せず）を形成することにより、
第１図に示す構造のＨＢＴが完成する。

このようなエミッタ電極へのコンタクトの方法は、エミ
ッタ配線の電流容量不足を補うのにも有効である。即ち
、従来構造のエミッタ配線の電流容量はエミッタ電極に
より制限されるが、エミッタの微細化が進むにつれてエ
ミッタ電極自体も微細化され、電流容量不足の問題が生
じる７しかしながら、本実施例の構造においては、エミ
ッタ電極の全面にエミッタ配線層が覆うような形でコン
タクトをとるので電流容量はむしろエミッタ配線層で決
定される。このエミッタ配線層は例えば金メツキで形成
することも可能で１μｍ以上の厚い金配線を形成するこ
とが出来るので、配線による電流不足はほとんど考慮す
る必要がなくなる。

第３図（ａ）は本発明の第２の実施例のＨＢＴの平面配
置図、第３図（ｂ）は第３図（ａ）におけるＣＣ°線の
矢視図である。

ｎ型ＧａＡｓコレクタ層２．ｐ型ＧａＡｓベース層３．
ｎ型Ａ　ｌ！　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓエ
ミッタ層４は半絶縁性ＧａＡｓ基板１上にエピタキシャ
ル成長法により形成されており、素子間絶縁および素子
寸法を規定するため不要部分はプロトンイオン注入のダ
メージにより高抵抗化してプロトンイオン注入ダメージ
層５となる。

ベース電極７は、エミッタ周辺全体にＳ　ｉ　０２側壁
１５を介して自己整合による微小な間隔を保って形成さ
れている。コレクタ電極８は、エミッタの両脇のベース
層３をエツチングして部分的にコレクタ層２を露出させ
た面の一部分上に形成されている。

ＧａＡｓ基板表面は５ｉ０２等の眉間絶縁膜１３で覆わ
れており、コレクタ配線層１１とコレクタ電極８および
ベース配線層１０とベース電極７は各々層間絶縁膜１３
に設けられたスルーホール１２を介して接続されている
のに対し、エミッタ配線層９は平坦な眉間絶縁膜１３の
上に露出したエミッタ電極６の全面を覆う形で接続され
ている。

第１の実施例では、エミッタ電極６およびエミツタ層４
の加工の際の目金せずれによるエミッタサイズのばらつ
きを防ぐため、エミッタ電極６は注入ダメージ層５の幅
より両端を長くしたのに対し、本実施例では、エミッタ
電極６の両端を注入ダメージ層５の幅より短くしてあり
、エミッタ長Ｉｔは注入ダメージ層５の間隔ではなくエ
ミッタ電極６の長さにより規定される。

この構造では、エミッタに対し自己整合的に形成される
ベース電極７は、エミッタの両脇のみではなく、エミッ
タの周辺全体でベース層３とのコンタクトをとることに
なる４従って、エミッタ面積が同じ場合、エミッタ周囲
長が長くなり、特にｅｒｒが短いトランジスタにおいて
、高電流密度動作や高周波動作に対し有利になる。

〔発明の効果〕

以上説明したように本発明のエミッタトップ型のへテロ
接合型バイポーラトランジスタは、ベース電極をエミッ
タの周辺全体に渡って自己整合的に形成し、エミッタ配
線層とエミッタ電極とのコンタクトをエミッタで電極表
面全体に自己整合的に形成することにより、ベース電極
形成におけるパリ状のベース電極の発生を抑え、エミッ
タ電極が局部的に薄くなることがなく、エミッタとベー
スの短絡やエミッタの断線の抑止に対し効果がある。

【図面の簡単な説明】

第１図（ａ）は本発明の第１の実施例の平面配置図、第
１図（ｂ）は第１図（ａ）におけるＢＢ’線の矢視図、
第２図〈ａ〉〜（ｅ〉は第１図（ａ）におけるＢＢ’線
に相当する部分の工程順矢視図、第３図（ａ）は第２の
実施例の平面配置図、第３図（ｂ）は第３図（ａ）にお
けるｃｃ’線の矢視図、第４図（ａ）は従来のＨＢＴの
平面配置図、第４図（ｂ）は第４図（ａ＞におけるＡＡ
’線の矢視図、第５図（ａ）〜（ｅ）は第４図（ａ）に
おけるＡＡ’線に相当する部分の工程順矢視図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型ＧａＡｓ
コレクタ層、３・・・ｐ型Ｇ　、−Ｉ　Ａ　Ｓベース層
、４・・・ｎ型Ａ　１！　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ
　Ａ　ｓエミッタ層、５・・・プロトン・イオン注入ダ
メージ層、６，６ａ・・・エミッタ電極、７．７ａ・・
・ベース電極１．８・・・コレクタ電極、９・・・エミ
ッタ配線層、１ｏ・・・ベース配線層、１１・・・コレ
クタ配線層、１２・・・スルーホール、１３・・・層間
絶縁膜、１４．１４ａ・・・絶縁膜、１５・・・５ｉ０
２側壁、１６，１７．１８・・・フォトレジスト。

Claims (1)

【特許請求の範囲】
1. コレクタ、ベース、エミッタの各層がエピタキシャル成
   長により、形成されたヘテロ接合型バイポーラトランジ
   スタにおいて、前記エミッタに対し絶縁膜側壁を介して
   自己整合的に形成されたベース電極が前記エミッタの全
   周に渡って形成され、前記エミッタ表面上に形成された
   エミッタ電極の上面が絶縁膜上に露出し、かつ、前記エ
   ミッタ電極の上面をエミッタ配線層が覆う形で前記エミ
   ッタ電極と接続することを特徴とする半導体装置。