JPS6333725B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は増幅回路に関し、特にアンプ内で発生
する不要な超低域成分やアースで発生する寄生イ
ンピーダンスによる不要成分を除去するための所
謂サーボループを用いた増幅回路に関する。

一般の直流増幅器では入力されたり、或いはア
ンプ内で発生する不要な直流分や数Hz以下の超低
域成分を例えば出力側にコンデンサを配して除去
しているが、所謂サーボループを用いる増幅回路
は斯る不要な成分の発生、増幅そのものを抑え込
もうとするもので、増幅器の出力端を直流的に零
電位に固定して出力側のコンデンサも省略し得る
ようにしている。

このサーボループを用いる増幅回路は具体的に
は直流増幅器の出力から超低域成分のみを検出し
て前段に帰還し、総合利得を超低域で一数10dB
下げてやればよいので、その帰還の仕方は、従来
種々のものが提案されており、第１図はその一例
である。

すなわち第１図はサーボ信号を負帰還回路に帰
還するもので、第１図において入力端子１に印加
された入力信号はこゝで直流増幅器として使用さ
れる演算増幅器２の非反転入力端子に供給されて
こゝで増幅され、この増幅器２の出力の一部が抵
抗器３および４から成る所謂β回路５を介して増
幅器２の反転入力端子に帰還される。このループ
が一般に使用されている所謂信号負帰還ループで
ある。

またサーボループは抵抗器６、コンデンサ７お
よび増幅器８から成るミラー積分回路９と、この
回路の出力側に設けられた抵抗器１０と、その入
出力端に抵抗器の接続された位相反転増幅器１１
と、この増幅器１１の出力側を抵抗器３および４
の接続点すなわち信号負帰還ループに接続する抵
抗器１２とから成る。１３は増幅回路の出力端子
である。

こゝで信号に対して影響を与えないようにする
ために、各帰還ループの帰環量については、一般
に次のような関係が必要となる。すなわち信号帯
域においては 信号帰環量≫サーボ帰環量≒０ (1) 直流、超低域においては 信号帰環量≪サーボ帰環量 (2) となるよう設定される。

そして上記(1)式の条件を満足させるためにサー
ボループにはハイカツト特性をもたせる。つまり
負帰還理論により、系が非振動形となるように安
定な帰還をほどこすには−6dB／octのハイカツ
ト特性が最適であり、そこでこの所望のハイカツ
ト特性を得るため上述の如きミラー積分回路９が
用いられている。

また超低域領域において上記(2)式の条件を満足
させるために、サーボループに使用されている増
幅器８等を通常利得の大きい演算増幅器が用いら
れる。この増幅器の直流利得が大きい程、信号系
増幅器のドリフト特性や超低域特性が改善され
る。

そして第１図の回路において周波数が低くなる
程サーボループの帰環量が増大するので系の仕上
り特性としては、コンデンサカツプルと同様に低
域カツトの特性となり、もつて出力側に配された
コンデンサが省略されることになる。

ところで上述の如き従来の増幅回路の場合、信
号負帰還ループとサーボループが独立せずに兼用
され、互いに共通インピーダンスとして影響しあ
うので、特性コントロールを任意に行うのが困難
である。またサーボループの増幅器のノイズが直
接信号負帰還ループへ注入されるのでＳ／Ｎ比を
劣化する恐れがあり、設計には注意を要する。

また出力コンデンサの無いトーンコントロール
アンプや可変利得を有するイコライザアンプ等を
設計する場合信号負帰還ループはサーボループか
ら独立している必要があるが、斯る信号負帰還ル
ープとサーボループの独立した増幅回路として、
図示せずも例えば初段ソースホロワ回路のソース
側にサーボ信号を注入するものや、初段差動増幅
器のドレインに不平衡にサーボ信号を注入するも
のがあるが、前者の場合第１図の回路同様Ｓ／Ｎ
比の劣化を考慮する必要があり、また後者の場合
信号の差動バランスが不平衡となり、CMRR（同
相成分抑圧比）が劣化する欠点がある。

本発明は斯る点に鑑み、主増幅器の入力側に完
全な差動入力端の２系統を設けて一方を信号系、
他方をサーボ信号系と成し、各系の差動増幅器の
利得を任意に調整することにより、Ｓ／Ｎ比や
CMRR等の諸特性を向上できると共に系の安定
度を増大することができる増幅回路を提供するも
のである。

以下本発明の諸実施例を第２図乃至第４図に基
づいて詳しく説明する。

第２図は本発明の第１実施例の構成を示すもの
で、第２図において第１図と対応する部分には同
一符号を付して説明する。

第２図において、２１および２２は入力信号系
の差動増幅器を構成する電界効果トランジスタ
（以下FETと称する）であつて、FET２１および
２２の各ゲート端子はそれぞれ入力端子１および
β回路５の出力側に接続される。またFET２１
および２２の各ドレイン端子はそれぞれ主増幅器
即ち演算増幅器２の非反転および反転入力端子に
接続されると共に抵抗器２３および２４を介して
正電源端子＋Ｂに接続される。更にFET２１お
よび２２の各ソース端子は共通接続され、更に定
電流源２５を介して負電源端子−Ｂに接続され
る。

２６および２７はサーボ信号系の差動増幅器を
構成するトランジスタであつて、トランジスタ２
６のベースは接地され、トランジスタ２７のベー
スはミラー積分回路９の出力側に接続される。ま
たトランジスタ２６および２７の各コレクタは増
幅器２の非反転および反転入力端子に接続され、
各エミツタはそれぞれ抵抗器２８および２９を介
して共通接続され、この共通接続点は定電流源３
０を介して電源端子−Ｂに接続される。

次に本実施例の回路動作を説明するに、入力端
子１から入力信号がFET２１のゲート端子に供
給されると、この入力信号とβ回路５を通して
FET２２のゲート端子に供給される負帰還信号
との差動出力がFET２１および２２のドレイン
端子間に得られる。この差動出力は増幅器２に供
給されてこゝで増幅され、出力端子１３に導出さ
れる。

この際、増幅器２の出力の一部がサーボループ
を介して増幅器２へ平衡入力のサーボ信号として
供給される。すなわち増幅器２の出力の超低域成
分がミラー積分回路９で検出されてトランジスタ
２７のベースに供給されると、トランジスタ２６
および２７のコレクタ間に差動出力が得られ、こ
の差動出力がサーボ信号として増幅器２に供給さ
れ、上述の如き不要な直流分や超低域成分等の発
生が抑圧される。

そして信号系に挿入された差動増幅器とサーボ
信号系に挿入された差動増幅器の利得を自在に調
整することにより所望のＳ／Ｎ比やCMRR或い
は安定度が得られる。

第３図は本発明の第２実施例の構成を示すもの
で、第３図において第２図と対応する部分には同
一符号を付し、その詳細説明は省略する。

本実施例ではFET２１および２２のゲート−
ドレイン間の浮遊容量による帰還すなわちミラー
効果を除去しようとするものである。すなわち第
３図においてFET２１のドレイン端子および抵
抗器２３とトランジスタ２７のコレクタの接続点
間にトランジスタ３１を設けると共にFET２２
のドレイン端子および抵抗器２４とトランジスタ
２６のコレクタの接続点間にトランジスタ３２を
設ける。そしてトランジスタ３１および３２の各
ベースを共通接続し、この共通接続点をツエナダ
イオード３３を介して電源端子＋Ｂに接続すると
共に定電流源３４を介して電源端子−Ｂに接続す
る。つまりトランジスタ３１および３２はベース
接地されると共にそれぞれトランジスタ２６およ
び２７とカスコード接続構成を成している。

またFET２１および２２の各ドレイン端子に
それぞれトランジスタ３５および３６のエミツタ
を接続し、トランジスタ３５および３６の各コレ
クタをそれぞれ抵抗器３７および３８を介して電
源端子−Ｂに接続する。そしてトランジスタ３５
および３６の各ベースを共通接続し、この共通接
続点をFET２１および２２のソース共通接続点
にダイオード３９を介して接続する。つまりトラ
ンジスタ３５および３６はベース接地されると共
にFET２１および２２とカスコード接続構成を
成している。またトランジスタ３５および３６の
各コレクタをそれぞれ増幅器２の反転および非反
転入力端子に接続する。

そしてFET２１および２２のゲート−ドレイ
ン間電圧はベース接地されているトランジスタ３
５および３６により常に一定のレベルに保持され
て変動することがないのでその非直線性が見え
ず、もつてミラー効果も相殺される。

またベース接地されているトランジスタ３１お
よび３２は、レベルシフトの除去やサーボループ
の安定度をより安定と成すよう作用する。

斯る構成とすることにより本実施例でも第１実
施例と同様の作用効果が得られると共に更に本実
施例では上述の如く無用な浮遊容量による帰還が
なくなるので歪等の諸特性を向上できると共に系
の安定度を向上できる。

第４図は本発明の第３実施例の構成を示すもの
で、第４図において第２図と対応する部分には同
一符号を付し、その詳細説明は省略する。

本実施例では主増幅器の前段にカレントミラー
方式を用いたものである。すなわち第４図におい
てFET２１および２２のドレイン側にそれぞれ
トランジスタ４１および４２を設け、トランジス
タ４１および４２の各エミツタをそれぞれFET
２１および２２のドレイン端子に接続すると共に
各コレクタをそれぞれトランジスタ４３および４
４の各コレクタに接続する。そしてトランジスタ
４３および４４の各エミツタをそれぞれ抵抗器２
３および２４の各一端に接続する。

またトランジスタ４１および４２の各ベースを
共通接続し、この共通接続点をFET２１および
２２のソース共通接続点にツエナダイオード４５
を介して接続する。つまりトランジスタ４１およ
び４２はベース接地されると共にFET２１およ
び２２とカスコード接続構成をなし、第３図のト
ランジスタ３５および３６同様FET２１および
２２のゲート−ドレイン間のミラー効果を除去す
るように働く。

またトランジスタ４３および４４の各ベースを
共通接続し、この共通接続点をトランジスタ４６
のエミツタに接続すると共にトランジスタ４７の
コレクタに接続する。トランジスタ４６は導通時
エミツタフオロワーとして働き、このトランジス
タ４６のベース入力はそのまゝトランジスタ４３
のベースに現われる。更にトランジスタ４７のエ
ミツタを抵抗器４８を介して電源端子＋Ｂに接続
すると共にトランジスタ４７のベースをそのコレ
クタと直結する。つまりトランジスタ４３，４４
および４７は所謂カレントミラー回路を構成する
ことになる。

そしてトランジスタ４３のコレクタより出力を
取り出し主増幅器すなわちこゝでは反転増幅器２
Ａに供給する。本回路ではトランジスタ４６の入
力がそのまゝトランジスタ４３のベースに供給さ
れるので、トランジスタ４３のコレクタすなわち
出力側には入力の２倍の出力が取り出され、反転
増幅器２Ａに供給される。つまり反転増幅器２Ａ
にはカレントミラー回路の挿入により等価的に同
位相とされた平衡入力が印加されることになる。
したがつて、こゝでは主増幅器としてわざわざ第
２図および第３図の如く２入力端をする高価な演
算増幅器を用いる必要はなく、単に慣用の反転増
幅器を用いるだけでよい。

このように本実施例でも上記各実施例と同様の
作用効果が得られると共に、本実施例では主増幅
器として安価な反転増幅器を用いることができ
る。

上述の如く本発明によれば、主増幅器の入力側
を２系統の差動入力端と成し、一方を信号系、他
方をサーボ信号系とすることにより、サーボルー
プの利得を任意に可変できると共に信号負帰還ル
ープのβも独立に可変できるので、Ｓ／Ｎ比や
CMRR等の諸特性を向上できると共に系の安定
度も増大することができる。

また各系に挿入された差動増幅器をそれぞれカ
スコード接続構成とすることにより浮遊容量によ
る帰還を除去して歪率等の特性を改善できると共
に更にサーボループ系の安定化をはかることがで
きる。

更に主増幅器の前段にカレントミラー回路を用
いることにより使用する主増幅器を安価なものと
することができる。

なお上述の実施例ではサーボアンプすなわちミ
ラー積分回路の増幅器９を反転形としたが、差動
増幅器のトランジスタ２６および２７への入力接
続を変えることにより同相形のものを用いてもよ
い。

【図面の簡単な説明】

第１図は従来の増幅回路の一例を示す回路図、
第２図は本発明の一実施例を示す回路図、第３図
および第４図はそれぞれ本発明の他の実施例を示
す回路図である。 ２は演算増幅器、２Ａは反転増幅器、５はβ回
路、９はミラー積分回路、２１，２２は電界効果
トランジスタ（FET）、２６，２７はトランジス
タである。

Claims (1)

【特許請求の範囲】
1. １ 入力信号がその１入力端に供給される第１の
   差動増幅器と、この第１の差動増幅器の平衡出力
   が供給される主増幅器と、この主増幅器の出力を
   上記第１の差動増幅器の他入力端に帰還する第１
   の帰還回路と、上記主増幅器の出力の超低域成分
   を取り出すミラー積分回路を有する第２の帰還回
   路と、この第２の帰還回路の出力に応答する平衡
   出力を上記主増幅器の入力へ供給する第２の差動
   増幅器とを備えて成る増幅回路。