JP2546636Y2 - 能動負荷回路 - Google Patents
能動負荷回路Info
- Publication number
- JP2546636Y2 JP2546636Y2 JP3447092U JP3447092U JP2546636Y2 JP 2546636 Y2 JP2546636 Y2 JP 2546636Y2 JP 3447092 U JP3447092 U JP 3447092U JP 3447092 U JP3447092 U JP 3447092U JP 2546636 Y2 JP2546636 Y2 JP 2546636Y2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- active load
- circuit
- load circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、各種の電子機器に使用
され集積回路化に好適であり、特にバイアス回路に特徴
を有する、能動負荷回路に関する。
され集積回路化に好適であり、特にバイアス回路に特徴
を有する、能動負荷回路に関する。
【０００２】
【従来の技術】以下、図面を参照して、従来の能動負荷
回路について説明する。図４は、従来の能動負荷回路を
示す電気回路図であり、１，２は端子、２９はＦＥＴ、
３０は抵抗器である。ＦＥＴ２９のソ−スとゲ−ト間に
接続された抵抗３０に流れる電流に依る電圧降下が、Ｆ
ＥＴのバイアスを決定する。例えば、図８に示す様な特
性のＦＥＴを用い、端子１と２の間に２Ｖの電圧を加
え、抵抗３０を２０Ωとしたとすると図８中のＸ印点で
ＦＥＴは動作することとなり、ＦＥＴの飽和領域なの
で、端子１，２間は比較的高いインピ−ダンスを呈す
る。端子１，２間を抵抗に置き替えると、約１．８Ｖ／
１１ｍＡ＝１６０Ωであるが、微小交流信号に対して
は、図８のＸ印点の傾斜が抵抗となり、約１．０Ｖ／２
ｍＡ＝５００Ωとなる。この特徴を利用して、図４に示
す回路は、増巾回路等の負荷あるいは定電流源として使
用される。
回路について説明する。図４は、従来の能動負荷回路を
示す電気回路図であり、１，２は端子、２９はＦＥＴ、
３０は抵抗器である。ＦＥＴ２９のソ−スとゲ−ト間に
接続された抵抗３０に流れる電流に依る電圧降下が、Ｆ
ＥＴのバイアスを決定する。例えば、図８に示す様な特
性のＦＥＴを用い、端子１と２の間に２Ｖの電圧を加
え、抵抗３０を２０Ωとしたとすると図８中のＸ印点で
ＦＥＴは動作することとなり、ＦＥＴの飽和領域なの
で、端子１，２間は比較的高いインピ−ダンスを呈す
る。端子１，２間を抵抗に置き替えると、約１．８Ｖ／
１１ｍＡ＝１６０Ωであるが、微小交流信号に対して
は、図８のＸ印点の傾斜が抵抗となり、約１．０Ｖ／２
ｍＡ＝５００Ωとなる。この特徴を利用して、図４に示
す回路は、増巾回路等の負荷あるいは定電流源として使
用される。
【０００３】図５は増巾器の負荷として、使用した場合
の一例で、ソ−ス接地された増巾用ＦＥＴ９の負荷とし
て、図４の回路を使用したものである。図中、１は供電
端子、６は信号入力端子、１１は信号出力端子、７・１
０は直流阻止用コンデンサ、１２は側路コンデンサ、８
はバイアス抵抗である。この様な回路では、負荷を抵抗
のみで構成した場合と比べて、比較的大きな負荷インピ
−ダンスとすることが出来るので、比較的大きな増巾器
利得を得る事ができる。
の一例で、ソ−ス接地された増巾用ＦＥＴ９の負荷とし
て、図４の回路を使用したものである。図中、１は供電
端子、６は信号入力端子、１１は信号出力端子、７・１
０は直流阻止用コンデンサ、１２は側路コンデンサ、８
はバイアス抵抗である。この様な回路では、負荷を抵抗
のみで構成した場合と比べて、比較的大きな負荷インピ
−ダンスとすることが出来るので、比較的大きな増巾器
利得を得る事ができる。
【０００４】また、図６は差動増巾器の定電流源に、図
４の回路を用いたもので、ＦＥＴ１８・１９のソ−スに
図４の回路を接続したものである。１３・１４は信号入
力端子、２７・２８は信号出力端子、２６は電源供給端
子、１５・１６・２３・２４は直流阻止コンデンサ、２
５は側路コンデンサ，２１・２２は負荷抵抗、１７・２
０はバイアス抵抗である。ＦＥＴ１８・１９のソ−ス接
続点と接地間のインピ−ダンスが大きくなり、比較的大
きな同相成分除去比を得ることができる。
４の回路を用いたもので、ＦＥＴ１８・１９のソ−スに
図４の回路を接続したものである。１３・１４は信号入
力端子、２７・２８は信号出力端子、２６は電源供給端
子、１５・１６・２３・２４は直流阻止コンデンサ、２
５は側路コンデンサ，２１・２２は負荷抵抗、１７・２
０はバイアス抵抗である。ＦＥＴ１８・１９のソ−ス接
続点と接地間のインピ−ダンスが大きくなり、比較的大
きな同相成分除去比を得ることができる。
【０００５】
【考案が解決しようとする課題】しかしながら、上記の
能動負荷回路は、ＦＥＴの飽和領域に於ける出力抵抗が
さほど大きくない場合、特にＦＥＴのチャンネルの厚み
がチャンネル巾に比べて大きい場合には１００オ−ム程
度まで下がる事があり（短チャンネル効果として一般的
に知られている。）、結果として、図４の回路でも大き
なインピ−ダンスを得られなくなる。
能動負荷回路は、ＦＥＴの飽和領域に於ける出力抵抗が
さほど大きくない場合、特にＦＥＴのチャンネルの厚み
がチャンネル巾に比べて大きい場合には１００オ−ム程
度まで下がる事があり（短チャンネル効果として一般的
に知られている。）、結果として、図４の回路でも大き
なインピ−ダンスを得られなくなる。
【０００６】
【課題を解決するための手段】上記の課題を解決する為
に、本考案の能動負荷回路は、第１のＦＥＴと、第２の
ＦＥＴと、抵抗とがあり、前記第１のＦＥＴのソ−ス
と、前記第２のＦＥＴのドレインとが接続され、前記第
１のＦＥＴのゲ−トと、前記第２のＦＥＴのゲ−トとを
接続する接続点があり、該接続点と前記第２のＦＥＴの
ソ−スとが、前記抵抗を介挿して接続され、前記第１の
ＦＥＴのドレインを直流ドレイン電流の入力とする入力
端とし、前記接続点を前記直流ドレイン電流の出力する
出力端とすることを特徴とする。
に、本考案の能動負荷回路は、第１のＦＥＴと、第２の
ＦＥＴと、抵抗とがあり、前記第１のＦＥＴのソ−ス
と、前記第２のＦＥＴのドレインとが接続され、前記第
１のＦＥＴのゲ−トと、前記第２のＦＥＴのゲ−トとを
接続する接続点があり、該接続点と前記第２のＦＥＴの
ソ−スとが、前記抵抗を介挿して接続され、前記第１の
ＦＥＴのドレインを直流ドレイン電流の入力とする入力
端とし、前記接続点を前記直流ドレイン電流の出力する
出力端とすることを特徴とする。
【０００７】
【作用】本考案の能動負荷回路に於て、第１のＦＥＴと
第２のＦＥＴと抵抗とが後述するＳｔａｔｚの式に従っ
て、非常に高いインピ−ダンスを程する。
第２のＦＥＴと抵抗とが後述するＳｔａｔｚの式に従っ
て、非常に高いインピ−ダンスを程する。
【０００８】
【実施例】以下、図面を参照して、本考案の実施例を説
明する。尚、本実施例を示す図１，２，３に於て、従来
例を示す図４，５，６と対応する部分には、同一の符号
を付けて、その説明を省略する。図１は本考案の実施例
を示す図であり、１は直流電流の入力端子であり、２は
直流電流の出力端子、３は第１のＦＥＴ、４は第２のＦ
ＥＴ、５は抵抗器である。ＦＥＴの電圧−電流特性を近
似する式として、種々のものが提案されているが、ここ
では近似特性の良いものとして、良く使用されている、
Ｓｔａｔｚの式を用いて、図４及び図１の回路のインピ
−ダンスを比較してみる。Ｓｔａｔｚの式を数１に示
す。
明する。尚、本実施例を示す図１，２，３に於て、従来
例を示す図４，５，６と対応する部分には、同一の符号
を付けて、その説明を省略する。図１は本考案の実施例
を示す図であり、１は直流電流の入力端子であり、２は
直流電流の出力端子、３は第１のＦＥＴ、４は第２のＦ
ＥＴ、５は抵抗器である。ＦＥＴの電圧−電流特性を近
似する式として、種々のものが提案されているが、ここ
では近似特性の良いものとして、良く使用されている、
Ｓｔａｔｚの式を用いて、図４及び図１の回路のインピ
−ダンスを比較してみる。Ｓｔａｔｚの式を数１に示
す。
【０００９】
【数１】
【００１０】数１に於て、
【００１１】図４の回路に於て、端子１と２の間の電圧
をＶ1 、流れる電流をＩ1 とし、抵抗３０の値をＲとす
ると、ゲ−ト・ソ−ス間の電圧ＶGSは数２で、ドレイン
・ソ−ス間電圧ＶDSは数３で示されるようになる。
をＶ1 、流れる電流をＩ1 とし、抵抗３０の値をＲとす
ると、ゲ−ト・ソ−ス間の電圧ＶGSは数２で、ドレイン
・ソ−ス間電圧ＶDSは数３で示されるようになる。
【００１２】
【数２】
【００１３】
【数３】
【００１４】測定により得られた、あるＦＥＴの定数は
以下の値であった。 これを用いて、Ｒ＝６８オ−ムとして、Ｖ1 とＩ1 の関
係を計算した結果は、図７に実線で示すようなものであ
った。図１の回路の場合は、端子１，２間の電圧を
Ｖ2 ，電流をＩ2 とし、ＦＥＴ３，４は図４のＦＥＴ２
９と同一特性として、上で求めたＶ1 ，Ｉ1 を使用し、
以下に示す数４，５，６を利用してＶGS，Ｉ2 ，Ｖ2 を
求め、これらを数１に代入して、計算すればＶ2 とＩ2
の関係が求められる。
以下の値であった。 これを用いて、Ｒ＝６８オ−ムとして、Ｖ1 とＩ1 の関
係を計算した結果は、図７に実線で示すようなものであ
った。図１の回路の場合は、端子１，２間の電圧を
Ｖ2 ，電流をＩ2 とし、ＦＥＴ３，４は図４のＦＥＴ２
９と同一特性として、上で求めたＶ1 ，Ｉ1 を使用し、
以下に示す数４，５，６を利用してＶGS，Ｉ2 ，Ｖ2 を
求め、これらを数１に代入して、計算すればＶ2 とＩ2
の関係が求められる。
【００１５】
【数４】
【００１６】
【数５】
【００１７】
【数６】
【００１８】この計算結果は、図７の点線で示す様なも
のであった。（電流値を略合せる為にこの場合はＲは５
１オ−ムとした。）図７の曲線の傾斜が、微小信号に対
する交流インピ−ダンスを示すものであり、図１の回路
のインピ−ダンスは、図４のそれと比べると大巾に増加
している。図２は、図１に示す本考案の能動負荷回路
を、ソ−ス接地増巾器の負荷として使用した場合の電気
回路図である。図中、図５と同一番号が付してあるもの
は同一の働きをする。負荷インピ−ダンズが大きくなっ
たことにより、図５の回路よりも更に大きな利得が得ら
れる。また、図３は、図１に示す本考案の能動負荷回路
を差動増巾器の定電流源として使用した場合の電気回路
図である。図中、図６と同一番号が付してあるものは同
一の働きをする。定電流源のインピ−ダンスが大きくな
ったことにより、図６の回路よりも大きな同相成分除去
比が得られる。
のであった。（電流値を略合せる為にこの場合はＲは５
１オ−ムとした。）図７の曲線の傾斜が、微小信号に対
する交流インピ−ダンスを示すものであり、図１の回路
のインピ−ダンスは、図４のそれと比べると大巾に増加
している。図２は、図１に示す本考案の能動負荷回路
を、ソ−ス接地増巾器の負荷として使用した場合の電気
回路図である。図中、図５と同一番号が付してあるもの
は同一の働きをする。負荷インピ−ダンズが大きくなっ
たことにより、図５の回路よりも更に大きな利得が得ら
れる。また、図３は、図１に示す本考案の能動負荷回路
を差動増巾器の定電流源として使用した場合の電気回路
図である。図中、図６と同一番号が付してあるものは同
一の働きをする。定電流源のインピ−ダンスが大きくな
ったことにより、図６の回路よりも大きな同相成分除去
比が得られる。
【００１９】
【考案の効果】以上のように、本考案の能動負荷回路
は、２つのＦＥＴと抵抗を組み合わせる事により、より
高いインピ−ダンスを呈するという効果を有する。
は、２つのＦＥＴと抵抗を組み合わせる事により、より
高いインピ−ダンスを呈するという効果を有する。
【図１】本考案の実施例による能動負荷回路を示す電気
回路図である。
回路図である。
【図２】図１に示す本考案の実施例による能動負荷回路
を負荷として使用した、ソ−ス接地ＦＥＴ増巾器を示す
電気回路図である。
を負荷として使用した、ソ−ス接地ＦＥＴ増巾器を示す
電気回路図である。
【図３】図１に示す本考案の実施例による能動負荷回路
を、定電流源として使用した、ＦＥＴ差動増巾器を示す
電気回路図である。
を、定電流源として使用した、ＦＥＴ差動増巾器を示す
電気回路図である。
【図４】従来の能動負荷回路を示す電気回路図である。
【図５】従来の能動負荷回路を負荷として使用した、ソ
−ス接地ＦＥＴ増巾器を示す電気回路図である。
−ス接地ＦＥＴ増巾器を示す電気回路図である。
【図６】従来の能動負荷回路を定電流源として使用し
た、ＦＥＴ差動増巾器を示す電気回路図である。
た、ＦＥＴ差動増巾器を示す電気回路図である。
【図７】図１に示す本考案による能動負荷回路と、図４
に示す従来の能動負荷回路の電圧対電流特性の計算結果
を示す特性図である。
に示す従来の能動負荷回路の電圧対電流特性の計算結果
を示す特性図である。
【図８】ＦＥＴの静特性を示す特性図である。
１，２，26…端子 ６，13，14…信号入力端子 27，28…信号出力端子 ３，４，９，18，19…ＦＥＴ ５，８，17，20，21…抵抗器 ７，10，12，15，16，23，24，25…コンデンサ
Claims (1)
- 【請求項１】 第１のＦＥＴと、第２のＦＥＴと、抵抗
とがあり、前記第１のＦＥＴのソ−スと、前記第２のＦ
ＥＴのドレインとが接続され、前記第１のＦＥＴのゲ−
トと、前記第２のＦＥＴのゲ−トとを接続する接続点が
あり、該接続点と、前記第２のＦＥＴのソ−スとが、前
記抵抗を介挿して接続され、前記第１のＦＥＴのドレイ
ンを直流ドレイン電流の入力とする入力端とし、前記接
続点を前記直流ドレイン電流の出力する出力端とするこ
とを特徴とする能動負荷回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3447092U JP2546636Y2 (ja) | 1992-04-24 | 1992-04-24 | 能動負荷回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3447092U JP2546636Y2 (ja) | 1992-04-24 | 1992-04-24 | 能動負荷回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0588014U JPH0588014U (ja) | 1993-11-26 |
| JP2546636Y2 true JP2546636Y2 (ja) | 1997-09-03 |
Family
ID=12415143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3447092U Expired - Lifetime JP2546636Y2 (ja) | 1992-04-24 | 1992-04-24 | 能動負荷回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546636Y2 (ja) |
-
1992
- 1992-04-24 JP JP3447092U patent/JP2546636Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588014U (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02174414A (ja) | 半導体集積回路装置 | |
| JP2546636Y2 (ja) | 能動負荷回路 | |
| JP3361582B2 (ja) | 交流信号処理回路を具える装置 | |
| JPH01318308A (ja) | 対数増幅器 | |
| JPH0818394A (ja) | 電流センサ回路およびその作動方法 | |
| EP0376471A1 (en) | Low distortion current mirror | |
| JPH0346581Y2 (ja) | ||
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| US4013972A (en) | Amplifier with gain control means | |
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
| JPH0332095Y2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JPH032988Y2 (ja) | ||
| JPS6040015Y2 (ja) | 広帯域増幅回路 | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 | |
| JPS626363B2 (ja) | ||
| JPH07235845A (ja) | 非反転増幅回路 | |
| SU1246333A1 (ru) | Усилитель с регулируемым коэффициентом усилени | |
| JPH0221782Y2 (ja) | ||
| Reddy et al. | Temperature stabilization of a negative-resistance characteristic | |
| JPH0652223U (ja) | 電流電圧変換器 | |
| JPH02308607A (ja) | 増幅回路 | |
| JPH0734528B2 (ja) | 差動増幅器 | |
| JPH0537530Y2 (ja) | ||
| KR940004744B1 (ko) | 가변임피던스회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970325 |
|
| EXPY | Cancellation because of completion of term |