JPH06188646A - 高インピーダンス高ミラー比の電流ミラー回路 - Google Patents
高インピーダンス高ミラー比の電流ミラー回路Info
- Publication number
- JPH06188646A JPH06188646A JP5230809A JP23080993A JPH06188646A JP H06188646 A JPH06188646 A JP H06188646A JP 5230809 A JP5230809 A JP 5230809A JP 23080993 A JP23080993 A JP 23080993A JP H06188646 A JPH06188646 A JP H06188646A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- current mirror
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 比較的大きなミラー比の回路中でも高い正確
性で高いインピーダンスを有し容易に形成できる電流ミ
ラー回路を提供する。 【構成】 コントロールブランチと出力ブランチの２個
のブランチを有する電流ミラー回路中に、出力ノード側
に接続された電流出力トランジスタＰ３、該トランジス
タのコントロールターミナルと前記出力ブランチ間に接
続された電界効果トランジスタＭ４及び周波数補償キャ
パシタンスＣｃを有する電流ミラー回路。
性で高いインピーダンスを有し容易に形成できる電流ミ
ラー回路を提供する。 【構成】 コントロールブランチと出力ブランチの２個
のブランチを有する電流ミラー回路中に、出力ノード側
に接続された電流出力トランジスタＰ３、該トランジス
タのコントロールターミナルと前記出力ブランチ間に接
続された電界効果トランジスタＭ４及び周波数補償キャ
パシタンスＣｃを有する電流ミラー回路。
Description
【０００１】
【産業上の利用分野】本発明は、コントロール電流から
始めて該コントロール電流よりｎ倍大きい他の電流を発
生させることのできる回路に関する。
始めて該コントロール電流よりｎ倍大きい他の電流を発
生させることのできる回路に関する。
【０００２】
【従来技術及びその問題点】電子回路を設計する際に、
ミラーされるつまり出力電流と参照つまりコントロール
電流との間に大きな比のを有する電流ミラーを実現する
必要がしばしば生ずる。一般に電流ミラーはそれが10の
オーダーにあるときに大きな比を有すると言われる。電
流ミラーの付加的な要件は非常に正確であることであ
る。
ミラーされるつまり出力電流と参照つまりコントロール
電流との間に大きな比のを有する電流ミラーを実現する
必要がしばしば生ずる。一般に電流ミラーはそれが10の
オーダーにあるときに大きな比を有すると言われる。電
流ミラーの付加的な要件は非常に正確であることであ
る。
【０００３】電流ミラーの古典的な回路が図１に示され
ている。特別に高い正確性が要求される場合、図２に示
したような修正された回路がしばしば使用される。この
ような修正された回路は、回路の固有のエラーを減少さ
せるための第３のトランジスタＮ３を利用することによ
りベース電流の回収のために提供される。このエラー
は、電流寄与間のダイオード状のＮ１トランジスタを含
んで成る電流ミラー回路のコントロールブランチで前記
ミラーの２個のトランジスタのベース電流に起因するも
のがあるため生ずる。この「オフセット」電流は、ミラ
ー比と１／βにより与えられる項を加えたものに比例す
るエラーを作りだす。前記付加トランジスタＮ３はトラ
ンジスタＮ１及びＮ２のベース電流の実質的な回収を許
容し、従って固有な対称性の減少を許容する。この解決
法は、エラーが大きいまま残るため比較的高いミラー比
を実現しなければならない回路の場合には非常に効果的
という訳ではない。
ている。特別に高い正確性が要求される場合、図２に示
したような修正された回路がしばしば使用される。この
ような修正された回路は、回路の固有のエラーを減少さ
せるための第３のトランジスタＮ３を利用することによ
りベース電流の回収のために提供される。このエラー
は、電流寄与間のダイオード状のＮ１トランジスタを含
んで成る電流ミラー回路のコントロールブランチで前記
ミラーの２個のトランジスタのベース電流に起因するも
のがあるため生ずる。この「オフセット」電流は、ミラ
ー比と１／βにより与えられる項を加えたものに比例す
るエラーを作りだす。前記付加トランジスタＮ３はトラ
ンジスタＮ１及びＮ２のベース電流の実質的な回収を許
容し、従って固有な対称性の減少を許容する。この解決
法は、エラーが大きいまま残るため比較的高いミラー比
を実現しなければならない回路の場合には非常に効果的
という訳ではない。
【０００４】図３に示されるようにトランジスタＰを含
むフィードバックループを有するトランスコンダクタン
ス演算増幅器（ＯＴＡ）がこれらの場合にしばしば使用
される。この回路は比較的大きいミラー比の場合にも高
い正確性を保証することができる。
むフィードバックループを有するトランスコンダクタン
ス演算増幅器（ＯＴＡ）がこれらの場合にしばしば使用
される。この回路は比較的大きいミラー比の場合にも高
い正確性を保証することができる。
【０００５】他方のある種の用途、例えば電話回路、よ
り一般的にはシグナル伝送ラインがパワーサプライライ
ンとしても使用される用途、つまり回路が高いパワー−
サプライ−リジェクション−レイショ（ＰＳＲＲ）を有
することが特に重要である用途では、既知の電流ミラー
は、それらの挙動をサプライライン上のＡＣシグナルの
存在に比較的鋭敏でなくすために十分高くないサプライ
ノード間で測定されたようなインピーダンスを有する。
このような既知の回路の欠点は、比較的高いミラー比を
有する電流ミラーでより顕著になる。更に幾つかの用途
では、既知の技術に従って形成された回路例えば図３に
示した回路の正確性はＯＴＡの限られたゲインのため依
然として不十分である。
り一般的にはシグナル伝送ラインがパワーサプライライ
ンとしても使用される用途、つまり回路が高いパワー−
サプライ−リジェクション−レイショ（ＰＳＲＲ）を有
することが特に重要である用途では、既知の電流ミラー
は、それらの挙動をサプライライン上のＡＣシグナルの
存在に比較的鋭敏でなくすために十分高くないサプライ
ノード間で測定されたようなインピーダンスを有する。
このような既知の回路の欠点は、比較的高いミラー比を
有する電流ミラーでより顕著になる。更に幾つかの用途
では、既知の技術に従って形成された回路例えば図３に
示した回路の正確性はＯＴＡの限られたゲインのため依
然として不十分である。
【０００６】
【発明の構成】比較的大きなミラー比の回路中でも高い
正確度を保証できサプライノードを横切って測定された
ときに高いインピーダンスを有する容易に実行できる電
流ミラー回路を提供することが本発明の目的である。
正確度を保証できサプライノードを横切って測定された
ときに高いインピーダンスを有する容易に実行できる電
流ミラー回路を提供することが本発明の目的である。
【０００７】基本的に本発明の対象である電流ミラー回
路はコントロールターミナル例えば電流出力トランジス
タのベースターミナルを通る電流を取り扱うための電界
効果トランジスタを使用する。ゲイン段の周波数補償は
フィードバックキャパシタンスにより行われる。サプラ
イノードを通るように測定された回路のインピーダンス
は、基本的な電流ミラー回路の出力ブランチトランジス
タとともに電流ミラーの出力インピーダンスを増加でき
るカスコード型の回路を形成するよう接続された電流ミ
ラー回路の出力ブランチに機能的に接続された付加トラ
ンジスタを使用することにより増加する。電流ミラー回
路の出力インピーダンスは、それがミラー比により分割
されるべきであるという観点から、回路のサプライノー
ドを横切って測定されるような高いインピーダンスを決
定する最も重要な因子である。エラーを減少させること
つまり回路の正確性を増加させることに加えてゲイン段
の使用により決定されるような高いループゲインは電流
ミラー回路のサプライノードを通る高いインピーダンス
の達成に協力的である。実際に電流出力トランジスタの
コントロール電流はゲイン段の電界効果トランジスタに
より駆動されるため、性能に負の影響を与えることなく
電流ミラーの２個のブランチの電流レベルを減少させる
ことが可能になる。このような電流レベルの減少は電力
消費の著しい節約を行いかつ電流ミラーの素子のサイズ
の適正化を容易に行うことに加えて更にインピーダンス
を増加させる。回路の出力インピーダンスつまりゲイン
段の電界効果トランジスタにより駆動されるトランジス
タの出力インピーダンスは増加する。これは、電流ミラ
ーの出力トランジスタはしばしば比較的高い電流を駆動
し従って比較的低い出力インピーダンスを有しなければ
ならないため、それ自身更に利点となる。
路はコントロールターミナル例えば電流出力トランジス
タのベースターミナルを通る電流を取り扱うための電界
効果トランジスタを使用する。ゲイン段の周波数補償は
フィードバックキャパシタンスにより行われる。サプラ
イノードを通るように測定された回路のインピーダンス
は、基本的な電流ミラー回路の出力ブランチトランジス
タとともに電流ミラーの出力インピーダンスを増加でき
るカスコード型の回路を形成するよう接続された電流ミ
ラー回路の出力ブランチに機能的に接続された付加トラ
ンジスタを使用することにより増加する。電流ミラー回
路の出力インピーダンスは、それがミラー比により分割
されるべきであるという観点から、回路のサプライノー
ドを横切って測定されるような高いインピーダンスを決
定する最も重要な因子である。エラーを減少させること
つまり回路の正確性を増加させることに加えてゲイン段
の使用により決定されるような高いループゲインは電流
ミラー回路のサプライノードを通る高いインピーダンス
の達成に協力的である。実際に電流出力トランジスタの
コントロール電流はゲイン段の電界効果トランジスタに
より駆動されるため、性能に負の影響を与えることなく
電流ミラーの２個のブランチの電流レベルを減少させる
ことが可能になる。このような電流レベルの減少は電力
消費の著しい節約を行いかつ電流ミラーの素子のサイズ
の適正化を容易に行うことに加えて更にインピーダンス
を増加させる。回路の出力インピーダンスつまりゲイン
段の電界効果トランジスタにより駆動されるトランジス
タの出力インピーダンスは増加する。これは、電流ミラ
ーの出力トランジスタはしばしば比較的高い電流を駆動
し従って比較的低い出力インピーダンスを有しなければ
ならないため、それ自身更に利点となる。
【０００８】
【実施例の説明】既知の回路と比較した場合の本発明の
回路の異なった特徴及び利点が添付図面を参照しながら
引き続き行う本発明の好ましい態様の説明により更に明
瞭になるであろう。
回路の異なった特徴及び利点が添付図面を参照しながら
引き続き行う本発明の好ましい態様の説明により更に明
瞭になるであろう。
【０００９】図１は、電流ミラーの基本的な回路を示
す。図２は、上述の通り、既知技術に従ってベース電流
を回収するためのトランジスタを有する修正された電流
ミラー回路を示す。図３は、ＰＮＰトランジスタフィー
ドバックループを有するＯＴＡの使用により形成された
電流ミラーを示す。図４は、本発明の好ましい態様に従
って形成された電流ミラー回路の基本的なダイアグラム
を示す。
す。図２は、上述の通り、既知技術に従ってベース電流
を回収するためのトランジスタを有する修正された電流
ミラー回路を示す。図３は、ＰＮＰトランジスタフィー
ドバックループを有するＯＴＡの使用により形成された
電流ミラーを示す。図４は、本発明の好ましい態様に従
って形成された電流ミラー回路の基本的なダイアグラム
を示す。
【００１０】図中に示された全ての電流ミラー回路は次
の関係Ispec/Irif＝R1/R2 により与えられるミラー比を
与える。図４を参照すると、本発明の電流ミラー回路
は、基本的なコンフィギュレーションに従い、バイアス
電流発振器Ｎ６、第１のダイオード接続したトランジス
タＰ１及び、該トランジスタＰ１及び回路のサプライノ
ードＡの間に機能的に接続された第１の縮退抵抗Ｒ１を
含んで成る第１のコントロールあるいは参照ブランチを
有している。電流ミラーの第２の出力ブランチは、バイ
アス電流発振器Ｎ７、電流ミラーの第２のあるいは出力
トランジスタＰ２及び、該トランジスタＰ２及びサプラ
イノードＡの間に機能的に接続された第２の縮退抵抗Ｒ
２を含んで成っている。
の関係Ispec/Irif＝R1/R2 により与えられるミラー比を
与える。図４を参照すると、本発明の電流ミラー回路
は、基本的なコンフィギュレーションに従い、バイアス
電流発振器Ｎ６、第１のダイオード接続したトランジス
タＰ１及び、該トランジスタＰ１及び回路のサプライノ
ードＡの間に機能的に接続された第１の縮退抵抗Ｒ１を
含んで成る第１のコントロールあるいは参照ブランチを
有している。電流ミラーの第２の出力ブランチは、バイ
アス電流発振器Ｎ７、電流ミラーの第２のあるいは出力
トランジスタＰ２及び、該トランジスタＰ２及びサプラ
イノードＡの間に機能的に接続された第２の縮退抵抗Ｒ
２を含んで成っている。
【００１１】このような基本的な電流ミラーコンフィギ
ュレーションでは、電流ミラーの縮退抵抗Ｒ２と出力ト
ランジスタＰ２間の接続ノードにより表される出力ノー
ドを通る回路により伝達されるミラーされた電流Ispec
はミラーの縮退抵抗Ｒ１及び参照ブランチのダイオード
接続されたトランジスタＰ１間の接続ノードから引かれ
るコントロール又は参照電流Irifに相当する。
ュレーションでは、電流ミラーの縮退抵抗Ｒ２と出力ト
ランジスタＰ２間の接続ノードにより表される出力ノー
ドを通る回路により伝達されるミラーされた電流Ispec
はミラーの縮退抵抗Ｒ１及び参照ブランチのダイオード
接続されたトランジスタＰ１間の接続ノードから引かれ
るコントロール又は参照電流Irifに相当する。
【００１２】本発明によると、このような基本的な電流
ミラー回路は、電流ミラーにより形成されたミラーされ
た電流Ispec がそれを通して流れる電流出力トランジス
タＰ３を駆動できる電界効果トランジスタＭ４を有する
ゲイン段を加えることにより修正される。電界効果トラ
ンジスタＭ４により構成されるゲイン段はフィードバッ
クキャパシタンスＣｃによりしばしば補償される。
ミラー回路は、電流ミラーにより形成されたミラーされ
た電流Ispec がそれを通して流れる電流出力トランジス
タＰ３を駆動できる電界効果トランジスタＭ４を有する
ゲイン段を加えることにより修正される。電界効果トラ
ンジスタＭ４により構成されるゲイン段はフィードバッ
クキャパシタンスＣｃによりしばしば補償される。
【００１３】該ゲイン段は、回路のループゲインを増加
させこれにより図３に示した従来技術の回路で行われて
いたようなバッファを使用する際に達成されかつ該バッ
ファの限られたゲインにより限定される正確性を越えた
正確性の度合いを増加させる。出力トランジスタＰ３の
駆動電流が電界効果トランジスタＭ４により与えられ従
って電流ミラー回路の２個のブランチを通って（つまり
Ｐ１、Ｐ２及びＰ５を通って）流れる電流は回路の性能
に悪影響を及ぼすことなく電流発振器Ｎ６及びＮ７のサ
イズを好適に設定することにより比較的小さく自由に設
定されるため、回路の増加したゲインは電流消費を減少
させることを許容する。
させこれにより図３に示した従来技術の回路で行われて
いたようなバッファを使用する際に達成されかつ該バッ
ファの限られたゲインにより限定される正確性を越えた
正確性の度合いを増加させる。出力トランジスタＰ３の
駆動電流が電界効果トランジスタＭ４により与えられ従
って電流ミラー回路の２個のブランチを通って（つまり
Ｐ１、Ｐ２及びＰ５を通って）流れる電流は回路の性能
に悪影響を及ぼすことなく電流発振器Ｎ６及びＮ７のサ
イズを好適に設定することにより比較的小さく自由に設
定されるため、回路の増加したゲインは電流消費を減少
させることを許容する。
【００１４】サプライノードＡとグラウンド間で測定さ
れるような回路のインピーダンスは、基本的な電流ミラ
ー回路のトランジスタＰ２とともにカスコード回路を構
成するように電流ミラーの出力ブランチに機能的に接続
された第５のトランジスタＰ５を使用することにより都
合良く増加する。この場合、電流ミラーのトランジスタ
Ｐ２が飽和する可能性を排除するために、つまりトラン
ジスタＰ２のコレクタ−エミッタ電圧（ＶＣＥ）をその
飽和電圧より高く維持することを確保するために、図に
示すようにバイアス抵抗Ｒｂを電流ミラーの参照ブラン
チに導入しなければならない。
れるような回路のインピーダンスは、基本的な電流ミラ
ー回路のトランジスタＰ２とともにカスコード回路を構
成するように電流ミラーの出力ブランチに機能的に接続
された第５のトランジスタＰ５を使用することにより都
合良く増加する。この場合、電流ミラーのトランジスタ
Ｐ２が飽和する可能性を排除するために、つまりトラン
ジスタＰ２のコレクタ−エミッタ電圧（ＶＣＥ）をその
飽和電圧より高く維持することを確保するために、図に
示すようにバイアス抵抗Ｒｂを電流ミラーの参照ブラン
チに導入しなければならない。
【００１５】実質的に第５のトランジスタＰ５の付加に
より形成されるカスコード回路の効果は、電流ミラーの
出力トランジスタＰ２の出力インピーダンスを増加させ
これによりサプライノードＡから見た回路のより高いイ
ンピーダンスを決定することである。この出力トランジ
スタの出力インピーダンスはサプライノードから見た回
路の高いインピーダンスを達成するための決定的な因子
であるため、電流ミラーの出力トランジスタＰ２のカス
コーデシィングは特に効果的である。これに関して実
際、トランジスタＰ２の出力インピーダンスはミラー比
により分割されなければならず、比較的高いミラー比の
場合にはそれは過度に低くなる。回路のグラウンドノー
ドとそれぞれのバイアス電流発振器Ｎ６及びＮ７の間に
２個の追加の縮退抵抗Ｒ３及びＲ４を導入することによ
り、図４に概略的に示したように、サプライノードを横
切って測定される回路のインピーダンスを更に増加させ
るように選択することもできる。電流ミラー回路の２個
のブランチに他のカスコード回路を追加することによっ
ても回路のインピーダンスを増加させることに関して更
に良い結果が得られる。
より形成されるカスコード回路の効果は、電流ミラーの
出力トランジスタＰ２の出力インピーダンスを増加させ
これによりサプライノードＡから見た回路のより高いイ
ンピーダンスを決定することである。この出力トランジ
スタの出力インピーダンスはサプライノードから見た回
路の高いインピーダンスを達成するための決定的な因子
であるため、電流ミラーの出力トランジスタＰ２のカス
コーデシィングは特に効果的である。これに関して実
際、トランジスタＰ２の出力インピーダンスはミラー比
により分割されなければならず、比較的高いミラー比の
場合にはそれは過度に低くなる。回路のグラウンドノー
ドとそれぞれのバイアス電流発振器Ｎ６及びＮ７の間に
２個の追加の縮退抵抗Ｒ３及びＲ４を導入することによ
り、図４に概略的に示したように、サプライノードを横
切って測定される回路のインピーダンスを更に増加させ
るように選択することもできる。電流ミラー回路の２個
のブランチに他のカスコード回路を追加することによっ
ても回路のインピーダンスを増加させることに関して更
に良い結果が得られる。
【００１５】図４の例に示したように、周波数補償キャ
パシタンスＣｃが電流出力トランジスタＰ３のコントロ
ールノード（ベース）と好ましくはカスコード接続され
たトランジスタ対Ｐ２及びＰ５の中間接続ノード間に接
続され、これはゲイン段トランジスタＭ４のゲート間に
接続されるより好ましい。これは周波数に対する回路の
更に好ましいインピーダンス特性を生じさせる。
パシタンスＣｃが電流出力トランジスタＰ３のコントロ
ールノード（ベース）と好ましくはカスコード接続され
たトランジスタ対Ｐ２及びＰ５の中間接続ノード間に接
続され、これはゲイン段トランジスタＭ４のゲート間に
接続されるより好ましい。これは周波数に対する回路の
更に好ましいインピーダンス特性を生じさせる。
【００１６】例えば図示の例ではｎ−チャンネルＭＯＳ
トランジスタであるゲイン段のＭ４トランジスタを例外
としてあるタイプの導電性のバイポーラトランジスタを
使用する好ましい態様に関連して本発明の回路を説明し
てきたが、逆のタイプの導電性のトランジスタを使用し
かつ極性を反転させることにより同様の回路を実現する
ことができる。更にこの回路はバイポーラトランジスタ
の代わりに電界効果トランジスタを使用して形成するこ
ともできる。
トランジスタであるゲイン段のＭ４トランジスタを例外
としてあるタイプの導電性のバイポーラトランジスタを
使用する好ましい態様に関連して本発明の回路を説明し
てきたが、逆のタイプの導電性のトランジスタを使用し
かつ極性を反転させることにより同様の回路を実現する
ことができる。更にこの回路はバイポーラトランジスタ
の代わりに電界効果トランジスタを使用して形成するこ
ともできる。
【図１】電流ミラーの基本的な回路。
【図２】既知技術に従ってベース電流を回収するための
トランジスタを有する修正された電流ミラー回路。
トランジスタを有する修正された電流ミラー回路。
【図３】ＰＮＰトランジスタフィードバックループを有
するＯＴＡの使用により形成された電流ミラー。
するＯＴＡの使用により形成された電流ミラー。
【図４】本発明の好ましい態様に従って形成された電流
ミラー回路の基本的なダイアグラム。
ミラー回路の基本的なダイアグラム。
Ａ・・・サプライノード Ｍ４・・・電界効果トランジ
スタ Ｐ１・・・ダイオード接続トランジスタ Ｐ２・
・・出力トランジスタ Ｐ３・・・電流出力トランジス
タ Ｐ５・・・付加トランジスタ Ｒ１、Ｒ２・・・縮
退抵抗 Ｎ６、Ｎ７・・・電流発振器 Ｃｃ・・・フィ
ードバックキャパシタンス
スタ Ｐ１・・・ダイオード接続トランジスタ Ｐ２・
・・出力トランジスタ Ｐ３・・・電流出力トランジス
タ Ｐ５・・・付加トランジスタ Ｒ１、Ｒ２・・・縮
退抵抗 Ｎ６、Ｎ７・・・電流発振器 Ｃｃ・・・フィ
ードバックキャパシタンス
フロントページの続き (72)発明者 リナルド・カステロ イタリア国 アルコレ 20043 ヴィア・ ゴルジ 12
Claims (3)
- 【請求項１】 電流ミラーの２個のブランチのバイアス
電流発振器対、ミラー回路のサプライノードと第１の又
はコントロールブランチのダイオード接続されたトラン
ジスタ間に機能的に接続された第１の縮退抵抗、ミラー
回路の前記サプライノードと第２の又は出力ブランチの
第２のトランジスタ間に機能的に接続された第２の縮退
抵抗、前記第１の抵抗と前記ダイオード接続されたトラ
ンジスタ間のコントロール電流の入力ノードを構成する
接続ノード、及び前記第２の抵抗と前記第２のトランジ
スタ間にあり前記第１の抵抗値と前記第２の抵抗値の間
の比により増加した前記コントロール電流に等しい値を
有するミラーされた電流の出力ノードを構成する接続ノ
ードを含んで成る電流ミラー回路において、 前記出力ノードに機能的に接続された第１のターミナ
ル、コントロールターミナル及び出力ターミナルを有す
る電流出力トランジスタ、 電流ミラーの前記出力ブランチに機能的に接続されたゲ
ート、前記グラウンドノードに接続されたソース及び前
記電流出力トランジスタの前記コントロールターミナル
に接続されたドレーンを有する電界効果トランジスタを
含んで成るゲイン段、 前記電流出力トランジスタの前記コントロールターミナ
ルと電流ミラーの前記出力ブランチ間に接続された周波
数補償キャパシタンスを含んで成ることを特徴とする電
流ミラー回路。 - 【請求項２】 電流ミラー回路の前記出力ブランチに機
能的に接続されかつ前記第２のトランジスタを含んで成
り、該第２のトランジスタとともに回路のサプライノー
ドを横切って測定されるインピーダンスを増加できるカ
スコード回路を構成する付加的なトランジスタを更に含
んで成り、該付加トランジスタのコントロールターミナ
ルが電流ミラー回路の前記コントロールブランチに接続
されたバイアス抵抗のターミナルに接続されかつ電流ミ
ラー回路の前記第２のトランジスタの飽和を防止するた
めに十分な値を有していることを特徴とする請求項１に
記載の電流ミラー回路。 - 【請求項３】 前記バイアス電流発振器のそれぞれが、
電流ミラーのそれぞれのブランチに接続されかつ縮退抵
抗を通して回路の前記グラウンドノードに接続されてい
る請求項２に記載の電流ミラー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT92830453.4 | 1992-08-26 | ||
| EP92830453A EP0584435B1 (en) | 1992-08-26 | 1992-08-26 | High impedance,high ratio current mirror |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188646A true JPH06188646A (ja) | 1994-07-08 |
Family
ID=8212164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5230809A Pending JPH06188646A (ja) | 1992-08-26 | 1993-08-25 | 高インピーダンス高ミラー比の電流ミラー回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5485074A (ja) |
| EP (1) | EP0584435B1 (ja) |
| JP (1) | JPH06188646A (ja) |
| DE (1) | DE69216824T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1296030B1 (it) * | 1997-10-14 | 1999-06-04 | Sgs Thomson Microelectronics | Circuito di riferimento a bandgap immune da disturbi sulla linea di alimentazione |
| US5982201A (en) * | 1998-01-13 | 1999-11-09 | Analog Devices, Inc. | Low voltage current mirror and CTAT current source and method |
| US6163216A (en) * | 1998-12-18 | 2000-12-19 | Texas Instruments Tucson Corporation | Wideband operational amplifier |
| DE10050708C1 (de) * | 2000-10-13 | 2002-05-16 | Infineon Technologies Ag | Integrierbare Stromspeiseschaltung |
| US6492796B1 (en) | 2001-06-22 | 2002-12-10 | Analog Devices, Inc. | Current mirror having improved power supply rejection |
| KR100468715B1 (ko) | 2001-07-13 | 2005-01-29 | 삼성전자주식회사 | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
| US6747492B2 (en) * | 2002-06-18 | 2004-06-08 | Koninklijke Philips Electronics N.V. | Power-on reset circuit with current shut-off and semiconductor device including the same |
| US8669754B2 (en) * | 2011-04-06 | 2014-03-11 | Icera Inc. | Low supply regulator having a high power supply rejection ratio |
| KR102061692B1 (ko) | 2013-03-15 | 2020-01-02 | 삼성전자주식회사 | 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템 |
| EP3091418B1 (en) * | 2015-05-08 | 2023-04-19 | STMicroelectronics S.r.l. | Circuit arrangement for the generation of a bandgap reference voltage |
| US9964975B1 (en) * | 2017-09-29 | 2018-05-08 | Nxp Usa, Inc. | Semiconductor devices for sensing voltages |
| US10345846B1 (en) * | 2018-02-22 | 2019-07-09 | Apple Inc. | Reference voltage circuit with flipped-gate transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925718A (en) * | 1974-11-26 | 1975-12-09 | Rca Corp | Current mirror and degenerative amplifier |
| US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
| US4234841A (en) * | 1979-02-05 | 1980-11-18 | Rca Corporation | Self-balancing bridge network |
| US4287439A (en) * | 1979-04-30 | 1981-09-01 | Motorola, Inc. | MOS Bandgap reference |
| NL8400637A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Kaskode-stroombronschakeling. |
| IT1228842B (it) * | 1989-02-21 | 1991-07-05 | Sgs Thomson Microelectronics | Circuito per la regolazione della corrente di base di un dispositivo di potenza a semiconduttore. |
| US5227714A (en) * | 1991-10-07 | 1993-07-13 | Brooktree Corporation | Voltage regulator |
-
1992
- 1992-08-26 EP EP92830453A patent/EP0584435B1/en not_active Expired - Lifetime
- 1992-08-26 DE DE69216824T patent/DE69216824T2/de not_active Expired - Fee Related
-
1993
- 1993-08-25 JP JP5230809A patent/JPH06188646A/ja active Pending
- 1993-08-26 US US08/112,850 patent/US5485074A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0584435A1 (en) | 1994-03-02 |
| DE69216824D1 (de) | 1997-02-27 |
| EP0584435B1 (en) | 1997-01-15 |
| US5485074A (en) | 1996-01-16 |
| DE69216824T2 (de) | 1997-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| EP0639889B1 (en) | Low voltage fully differential operational amplifiers | |
| JP3338771B2 (ja) | 演算増幅器 | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5475343A (en) | Class AB complementary output stage | |
| JP2665025B2 (ja) | 増幅器回路 | |
| JPS63182910A (ja) | レベルシフト回路 | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| JPH06188646A (ja) | 高インピーダンス高ミラー比の電流ミラー回路 | |
| US4760353A (en) | Integrated gyrator oscillator | |
| JP3410704B2 (ja) | 高速カレントミラー回路及び方法 | |
| JP2003298368A (ja) | 増幅回路 | |
| JPH0193207A (ja) | 演算増幅器 | |
| JPH0993055A (ja) | 演算増幅器 | |
| JPH06326528A (ja) | 差動増幅器およびそれを備えたバンドギャップ電圧発生器 | |
| KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
| KR20060056419A (ko) | Ａｍ 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
| EP1376860A1 (en) | Asymmetrical differential amplifier | |
| US4529948A (en) | Class AB amplifier | |
| JPH08274550A (ja) | 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー | |
| JP4785243B2 (ja) | カスコード増幅回路及びフォールデッド・カスコード増幅回路 | |
| JPH0758557A (ja) | 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法 | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| JPH04307804A (ja) | 単位利得最終段 | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type |