JPH0653747A - 雑音低減回路 - Google Patents
雑音低減回路Info
- Publication number
- JPH0653747A JPH0653747A JP20283492A JP20283492A JPH0653747A JP H0653747 A JPH0653747 A JP H0653747A JP 20283492 A JP20283492 A JP 20283492A JP 20283492 A JP20283492 A JP 20283492A JP H0653747 A JPH0653747 A JP H0653747A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- differential amplifier
- current
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 差動増幅器の同相雑音成分を減少させる。
【構成】 定電流回路１２に雑音が生じ、これにより定
電流回路１２のトランジスタＱ1 のコレクタ電流Ｉ1 に
ΔＩの増加が生じると、トランジスタＱ1 とカレントミ
ラーの関係にあるトランジスタＱ2 のコレクタ電流Ｉ2
も同じくΔＩだけ増加しようとする。これにより、差動
増幅器１１のトランジスタＱ3 ，Ｑ4 のエミッタ電流Ｉ
3 ，Ｉ4 も増加し、負荷１５，１６による電圧降下量の
増大により出力電圧ＶO ，ＶO ′が低下する。この出力
電圧ＶO ，ＶO ′は平均加算回路２１で平均加算され、
（ＶO ＋ＶO ′）／２の形の制御電圧として電流Ｉ1 を
制御する。これにより、トランジスタＱ5 ，Ｑ6 のエミ
ッタ電流Ｉ5 ，Ｉ6 も減少し、結果として電流Ｉ1 の増
加が抑制される。
電流回路１２のトランジスタＱ1 のコレクタ電流Ｉ1 に
ΔＩの増加が生じると、トランジスタＱ1 とカレントミ
ラーの関係にあるトランジスタＱ2 のコレクタ電流Ｉ2
も同じくΔＩだけ増加しようとする。これにより、差動
増幅器１１のトランジスタＱ3 ，Ｑ4 のエミッタ電流Ｉ
3 ，Ｉ4 も増加し、負荷１５，１６による電圧降下量の
増大により出力電圧ＶO ，ＶO ′が低下する。この出力
電圧ＶO ，ＶO ′は平均加算回路２１で平均加算され、
（ＶO ＋ＶO ′）／２の形の制御電圧として電流Ｉ1 を
制御する。これにより、トランジスタＱ5 ，Ｑ6 のエミ
ッタ電流Ｉ5 ，Ｉ6 も減少し、結果として電流Ｉ1 の増
加が抑制される。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅回路の雑音を
低減するための雑音低減回路に関する。
低減するための雑音低減回路に関する。
【０００２】
【従来の技術】一般に、直流増幅器の初段には、温度変
動の影響が少ないいわゆる差動増幅器が用いられること
が多い。この差動増幅器は、左右対称の回路構成を有し
ており、２つの入力端子に加わる入力電圧の差分を増幅
して、２つの出力端子から出力するものである。以下、
従来の差動増幅器について説明する。
動の影響が少ないいわゆる差動増幅器が用いられること
が多い。この差動増幅器は、左右対称の回路構成を有し
ており、２つの入力端子に加わる入力電圧の差分を増幅
して、２つの出力端子から出力するものである。以下、
従来の差動増幅器について説明する。
【０００３】図２に示すように、差動増幅器１１は、エ
ミッタを共通接続し左右対称に配置されたトランジスタ
Ｑ3 ，Ｑ4 で構成される。これらの各トランジスタの各
ベースには、２つの入力端子３３，３４から入力電圧Ｖ
I ，ＶI ′が印加され、これらＶI とＶI ′との差分に
応じた出力電圧ＶO ，ＶO ′が各トランジスタのコレク
タから出力端子３１，３２を介して出力されるようにな
っている。これらの各コレクタはそれぞれ負荷１５，１
６を介して電源Ｖccに接続される。
ミッタを共通接続し左右対称に配置されたトランジスタ
Ｑ3 ，Ｑ4 で構成される。これらの各トランジスタの各
ベースには、２つの入力端子３３，３４から入力電圧Ｖ
I ，ＶI ′が印加され、これらＶI とＶI ′との差分に
応じた出力電圧ＶO ，ＶO ′が各トランジスタのコレク
タから出力端子３１，３２を介して出力されるようにな
っている。これらの各コレクタはそれぞれ負荷１５，１
６を介して電源Ｖccに接続される。
【０００４】この差動増幅器１１は、トランジスタＱ1
とこれにミラー接続されたトランジスタＱ2 と抵抗１３
とから構成された定電流回路１２により定電流の供給を
受けるようになっている。すなわち、差動増幅器１１の
トランジスタＱ3 ，Ｑ4 の共通接続エミッタは、定電流
回路１２のエミッタ接地のトランジスタＱ2 のコレクタ
に接続され、さらにトランジスタＱ2 のベースは、コレ
クタ・ベース間を接続したエミッタ接地のトランジスタ
Ｑ1 のベースに接続されている。トランジスタＱ1 のコ
レクタを抵抗１３を介して電源Ｖccに接続される。
とこれにミラー接続されたトランジスタＱ2 と抵抗１３
とから構成された定電流回路１２により定電流の供給を
受けるようになっている。すなわち、差動増幅器１１の
トランジスタＱ3 ，Ｑ4 の共通接続エミッタは、定電流
回路１２のエミッタ接地のトランジスタＱ2 のコレクタ
に接続され、さらにトランジスタＱ2 のベースは、コレ
クタ・ベース間を接続したエミッタ接地のトランジスタ
Ｑ1 のベースに接続されている。トランジスタＱ1 のコ
レクタを抵抗１３を介して電源Ｖccに接続される。
【０００５】このような回路において、トランジスタＱ
2 には、トランジスタＱ1 のコレクタ電流Ｉ1 と同じ大
きさのコレクタ電流Ｉ2 が流れるため、差動増幅器１１
のトランジスタＱ3 とＱ4 の各エミッタ電流Ｉ3 ，Ｉ4
の和は一定に保たれる。従って、例えば入力電圧が
ＶI ′＞ＶI のときはＩ3 ＞Ｉ4 となって負荷１５によ
る電圧降下が負荷１６による電圧降下より大となるた
め、出力電圧はＶO ＞ＶO ′となる。
2 には、トランジスタＱ1 のコレクタ電流Ｉ1 と同じ大
きさのコレクタ電流Ｉ2 が流れるため、差動増幅器１１
のトランジスタＱ3 とＱ4 の各エミッタ電流Ｉ3 ，Ｉ4
の和は一定に保たれる。従って、例えば入力電圧が
ＶI ′＞ＶI のときはＩ3 ＞Ｉ4 となって負荷１５によ
る電圧降下が負荷１６による電圧降下より大となるた
め、出力電圧はＶO ＞ＶO ′となる。
【０００６】
【発明が解決しようとする課題】このように、差動増幅
器への電流供給源であるトランジスタＱ2 の電流量はこ
れとカレントミラー接続されたトランジスタＱ1 のコレ
クタ電流により設定され、通常状態では一定となる。従
って、差動増幅器を構成する２つのトランジスタのエミ
ッタ電流の和は一定に保たれ、出力電圧は入力電圧にの
み依存する。
器への電流供給源であるトランジスタＱ2 の電流量はこ
れとカレントミラー接続されたトランジスタＱ1 のコレ
クタ電流により設定され、通常状態では一定となる。従
って、差動増幅器を構成する２つのトランジスタのエミ
ッタ電流の和は一定に保たれ、出力電圧は入力電圧にの
み依存する。
【０００７】しかしながら、定電流回路１２の例えば抵
抗１３やトランジスタＱ1 に雑音が生じた場合には、こ
れがトランジスタＱ2 にも伝播し、トランジスタＱ3 ，
Ｑ4への同相雑音成分となる。また、トランジスタ
Ｑ3 ，Ｑ4 に同相信号が入った場合これより、トランジ
スタＱ2 のアーリー効果により出力に変化を生じ、結果
として雑音として出力されることとなるという問題があ
った。
抗１３やトランジスタＱ1 に雑音が生じた場合には、こ
れがトランジスタＱ2 にも伝播し、トランジスタＱ3 ，
Ｑ4への同相雑音成分となる。また、トランジスタ
Ｑ3 ，Ｑ4 に同相信号が入った場合これより、トランジ
スタＱ2 のアーリー効果により出力に変化を生じ、結果
として雑音として出力されることとなるという問題があ
った。
【０００８】この発明は、係る課題を解決するためにな
されたもので、定電流回路に生じた雑音による影響が差
動増幅器の出力に及ぶのを低減することができる雑音低
減回路を得ることを目的とする。
されたもので、定電流回路に生じた雑音による影響が差
動増幅器の出力に及ぶのを低減することができる雑音低
減回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明に係
る雑音低減回路は、２つの入力信号の差分に応じた差動
出力信号を出力する差動増幅器と、この差動増幅器に定
電流を供給する定電流回路とを備える増幅回路におい
て、差動増幅器の差動出力信号を基に前記定電流回路を
流れる電流を制御するようにしたことを特徴とするもの
である。
る雑音低減回路は、２つの入力信号の差分に応じた差動
出力信号を出力する差動増幅器と、この差動増幅器に定
電流を供給する定電流回路とを備える増幅回路におい
て、差動増幅器の差動出力信号を基に前記定電流回路を
流れる電流を制御するようにしたことを特徴とするもの
である。
【００１０】請求項２記載の発明に係る雑音低減回路
は、２つの入力信号の差分に応じた電位差の２つの差動
出力信号を出力する差動増幅器と、この差動増幅器に定
電流を供給する定電流回路とを備える増幅回路におい
て、２つの差動出力信号を加算する加算器を設け、この
加算器の出力を前記定電流回路に供給するようにしたこ
とを特徴とするものである。
は、２つの入力信号の差分に応じた電位差の２つの差動
出力信号を出力する差動増幅器と、この差動増幅器に定
電流を供給する定電流回路とを備える増幅回路におい
て、２つの差動出力信号を加算する加算器を設け、この
加算器の出力を前記定電流回路に供給するようにしたこ
とを特徴とするものである。
【００１１】請求項３記載の発明に係る雑音低減回路
は、２つの入力信号の差分に応じた電位差の２つの差動
出力信号を出力する差動増幅器と、この差動増幅器に定
電流を供給する定電流回路とを備える増幅回路におい
て、２つの差動出力信号を平均加算する平均加算器を設
け、この平均加算器の出力を前記定電流回路に供給する
ようにしたことを特徴とするものである。
は、２つの入力信号の差分に応じた電位差の２つの差動
出力信号を出力する差動増幅器と、この差動増幅器に定
電流を供給する定電流回路とを備える増幅回路におい
て、２つの差動出力信号を平均加算する平均加算器を設
け、この平均加算器の出力を前記定電流回路に供給する
ようにしたことを特徴とするものである。
【００１２】
【作用】この発明に係る雑音低減回路によれば、定電流
回路から差動増幅器への供給電流は差動増幅器からの帰
還入力によって制御され、一定に保持される。これによ
り、定電流回路に雑音が生じても定電流の変動が抑制さ
れる。
回路から差動増幅器への供給電流は差動増幅器からの帰
還入力によって制御され、一定に保持される。これによ
り、定電流回路に雑音が生じても定電流の変動が抑制さ
れる。
【００１３】
【実施例】以下図面に基づき、本発明を詳細に説明す
る。
る。
【００１４】図１は、本発明の一実施例における雑音低
減回路を表したものである。この図で、従来例（図２）
と同一部分には同一の符号を付し、適宜説明を省略す
る。
減回路を表したものである。この図で、従来例（図２）
と同一部分には同一の符号を付し、適宜説明を省略す
る。
【００１５】本実施例における雑音低減回路の特徴とす
るところは、図１に示すように、定電流回路１２と電源
Ｖccとの間に平均加算回路２１を設けて差動増幅器１１
の出力電圧ＶO ，ＶO ′を平均加算し、その平均加算値
に対応した出力電流を定電流回路１２に供給する点にあ
る。
るところは、図１に示すように、定電流回路１２と電源
Ｖccとの間に平均加算回路２１を設けて差動増幅器１１
の出力電圧ＶO ，ＶO ′を平均加算し、その平均加算値
に対応した出力電流を定電流回路１２に供給する点にあ
る。
【００１６】この平均加算回路２１は、図示のように、
コレクタを電源Ｖccに共通接続するとともにベースをそ
れぞれ差動増幅器１１のトランジスタＱ4 ，Ｑ3 のコレ
クタ接続した左右対称配置のトランジスタＱ5 ，Ｑ
6 と、両端をトランジスタＱ5 ，Ｑ6 のエミッタに接続
し可動端子を定電流回路１２の抵抗１３に接続した可変
抵抗２２とから構成される。可変抵抗２２の各区間抵抗
値は、通常は相等しくなるように設定される。そして、
トランジスタＱ4 ，Ｑ3 のベースに印加された差動増幅
器１１の出力電圧ＶO ，ＶO ′に応じた電流が、可変抵
抗２２の各区間抵抗部分を流れて合流し、定電流回路１
２へと流れ込む。
コレクタを電源Ｖccに共通接続するとともにベースをそ
れぞれ差動増幅器１１のトランジスタＱ4 ，Ｑ3 のコレ
クタ接続した左右対称配置のトランジスタＱ5 ，Ｑ
6 と、両端をトランジスタＱ5 ，Ｑ6 のエミッタに接続
し可動端子を定電流回路１２の抵抗１３に接続した可変
抵抗２２とから構成される。可変抵抗２２の各区間抵抗
値は、通常は相等しくなるように設定される。そして、
トランジスタＱ4 ，Ｑ3 のベースに印加された差動増幅
器１１の出力電圧ＶO ，ＶO ′に応じた電流が、可変抵
抗２２の各区間抵抗部分を流れて合流し、定電流回路１
２へと流れ込む。
【００１７】以上のような構成の雑音低減回路の動作を
説明する。
説明する。
【００１８】いま、定電流回路１２に雑音が生じ、これ
により定電流回路１２のトランジスタＱ1 のコレクタ電
流Ｉ1 にΔＩの増加が生じたとすると、トランジスタＱ
1 とカレントミラーの関係にあるトランジスタＱ2 のコ
レクタ電流Ｉ2 も同じくΔＩだけ増加しようとする。こ
れにより、差動増幅器１１のトランジスタＱ3 ，Ｑ4の
エミッタ電流Ｉ3 ，Ｉ4 も増加し、負荷１５，１６によ
る電圧降下量の増大により出力電圧ＶO ，ＶO ′が低下
する。この出力電圧ＶO ，ＶO ′は平均加算回路２１で
平均加算され、（ＶO ＋ＶO ′）／２の形の制御電圧と
して電流Ｉ1 を制御する。すなわち、トランジスタ
Ｑ5 ，Ｑ6 のエミッタ電流Ｉ5 ，Ｉ6 が減少するため、
結果として電流Ｉ1 の増加が抑制されることとなる。
により定電流回路１２のトランジスタＱ1 のコレクタ電
流Ｉ1 にΔＩの増加が生じたとすると、トランジスタＱ
1 とカレントミラーの関係にあるトランジスタＱ2 のコ
レクタ電流Ｉ2 も同じくΔＩだけ増加しようとする。こ
れにより、差動増幅器１１のトランジスタＱ3 ，Ｑ4の
エミッタ電流Ｉ3 ，Ｉ4 も増加し、負荷１５，１６によ
る電圧降下量の増大により出力電圧ＶO ，ＶO ′が低下
する。この出力電圧ＶO ，ＶO ′は平均加算回路２１で
平均加算され、（ＶO ＋ＶO ′）／２の形の制御電圧と
して電流Ｉ1 を制御する。すなわち、トランジスタ
Ｑ5 ，Ｑ6 のエミッタ電流Ｉ5 ，Ｉ6 が減少するため、
結果として電流Ｉ1 の増加が抑制されることとなる。
【００１９】なお、出力電圧ＶO ，ＶO ′は平均加算回
路２１で平均加算されて電流Ｉ1 を制御するため、各出
力電圧に乗っている信号成分の影響を受けることがな
い。
路２１で平均加算されて電流Ｉ1 を制御するため、各出
力電圧に乗っている信号成分の影響を受けることがな
い。
【００２０】また、平均加算でなく両出力電圧を単に加
算したもので制御するようにしてもよい。
算したもので制御するようにしてもよい。
【００２１】
【発明の効果】以上説明したように、この発明によれば
定電流回路から差動増幅器への供給電流を差動増幅器の
出力に応じて制御することとしたので、定電流回路に生
じた雑音で定電流回路の電流が変動するのを防止するこ
とができる。このため、定電流回路に生じた雑音が差動
増幅器から出力されてしまうのを防止でき、効果的な雑
音低減が可能になるという効果がある。
定電流回路から差動増幅器への供給電流を差動増幅器の
出力に応じて制御することとしたので、定電流回路に生
じた雑音で定電流回路の電流が変動するのを防止するこ
とができる。このため、定電流回路に生じた雑音が差動
増幅器から出力されてしまうのを防止でき、効果的な雑
音低減が可能になるという効果がある。
【図１】本発明の一実施例における雑音低減回路を示す
回路図である。
回路図である。
【図２】従来の雑音低減回路を示す回路図である。
１１ 差動増幅器 １２ 定電流回路 １３，２２ 抵抗 ２１ 平均加算回路 Ｑ1 〜Ｑ6 トランジスタ
Claims (3)
- 【請求項１】 ２つの入力信号の差分に応じた差動出力
信号を出力する差動増幅器と、この差動増幅器に定電流
を供給する定電流回路とを備える増幅回路において、 前記差動増幅器の差動出力信号を基に前記定電流回路を
流れる電流を制御するようにしたことを特徴とする雑音
低減回路。 - 【請求項２】 ２つの入力信号の差分に応じた電位差の
２つの差動出力信号を出力する差動増幅器と、この差動
増幅器に定電流を供給する定電流回路とを備える増幅回
路において、 前記２つの差動出力信号を加算する加算器を設け、この
加算器の出力を前記定電流回路に供給することを特徴と
する雑音低減回路。 - 【請求項３】 ２つの入力信号の差分に応じた電位差の
２つの差動出力信号を出力する差動増幅器と、この差動
増幅器に定電流を供給する定電流回路とを備える増幅回
路において、 前記２つの差動出力信号を平均加算する平均加算器を設
け、この平均加算器の出力を前記定電流回路に供給する
ことを特徴とする雑音低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20283492A JPH0653747A (ja) | 1992-07-30 | 1992-07-30 | 雑音低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20283492A JPH0653747A (ja) | 1992-07-30 | 1992-07-30 | 雑音低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653747A true JPH0653747A (ja) | 1994-02-25 |
Family
ID=16463968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20283492A Pending JPH0653747A (ja) | 1992-07-30 | 1992-07-30 | 雑音低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207874A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 周波数変換器及び無線通信端末装置 |
| JP2021082986A (ja) * | 2019-11-21 | 2021-05-27 | 新日本無線株式会社 | 演算増幅器 |
-
1992
- 1992-07-30 JP JP20283492A patent/JPH0653747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207874A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 周波数変換器及び無線通信端末装置 |
| JP2021082986A (ja) * | 2019-11-21 | 2021-05-27 | 新日本無線株式会社 | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629761A (ja) | 同相モード安定性が強化された差動増幅器 | |
| US4437023A (en) | Current mirror source circuitry | |
| US5162751A (en) | Amplifier arrangement | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS6155288B2 (ja) | ||
| JPH0653747A (ja) | 雑音低減回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JP3494777B2 (ja) | 精密電流ミラー回路 | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| US5412345A (en) | Amplifier arrangement having a relatively stable reference potential | |
| JP3074117B2 (ja) | 可変電圧回路 | |
| JPS6161568B2 (ja) | ||
| JP3664224B2 (ja) | パワードライブ回路 | |
| JPH05218767A (ja) | 可変利得増幅回路 | |
| US5285121A (en) | Current switching circuit | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JP2001308662A (ja) | 可変利得増幅回路 | |
| JP2000059156A (ja) | 高い同相分除去を有するエラ―増幅器 | |
| JP3384744B2 (ja) | コアリング回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH05108182A (ja) | 電流ミラー回路 | |
| JPH033404B2 (ja) |