JP2000059156A - 高い同相分除去を有するエラ―増幅器 - Google Patents
高い同相分除去を有するエラ―増幅器Info
- Publication number
- JP2000059156A JP2000059156A JP11143872A JP14387299A JP2000059156A JP 2000059156 A JP2000059156 A JP 2000059156A JP 11143872 A JP11143872 A JP 11143872A JP 14387299 A JP14387299 A JP 14387299A JP 2000059156 A JP2000059156 A JP 2000059156A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- input
- inverting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 極めて高い同相分除去を有すると共に完全な
入力動的特性を有する差動増幅器を提供する。 【解決手段】 本発明によれば、比較器に対して２つの
入力信号を印加し、該２つの入力信号の間の差の符号を
表わす信号を出力させる。本差動増幅器の基本的構成の
オペアンプがカレントミラーを介してフィードバック
し、そのフィードバック信号は比較器によって検知され
た差の符号に依存してオペアンプの非反転又は反転入力
端へスイッチングによって印加され、従っていずれの場
合においても負のフィードバックを確保する。
入力動的特性を有する差動増幅器を提供する。 【解決手段】 本発明によれば、比較器に対して２つの
入力信号を印加し、該２つの入力信号の間の差の符号を
表わす信号を出力させる。本差動増幅器の基本的構成の
オペアンプがカレントミラーを介してフィードバック
し、そのフィードバック信号は比較器によって検知され
た差の符号に依存してオペアンプの非反転又は反転入力
端へスイッチングによって印加され、従っていずれの場
合においても負のフィードバックを確保する。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、信号処理回
路に関するものであって、更に詳細には差動増幅器に関
するものである。
路に関するものであって、更に詳細には差動増幅器に関
するものである。
【０００２】
【従来の技術】差動増幅器は、非常に重要なアナログ機
能回路であり、設計段階において定義可能なある利得係
数によって乗算される２つの入力電圧（Ｖａ−Ｖｂ）の
間の差に対応する出力信号（Ｖｏｕｔ）を供給すること
が可能である。差動増幅器の従来の構造を図１に示して
ある。この回路は任意のエレクトロニクスのテキストブ
ックに記載されており、通常、所謂演算（フィードバッ
ク）増幅器に基づくものである。
能回路であり、設計段階において定義可能なある利得係
数によって乗算される２つの入力電圧（Ｖａ−Ｖｂ）の
間の差に対応する出力信号（Ｖｏｕｔ）を供給すること
が可能である。差動増幅器の従来の構造を図１に示して
ある。この回路は任意のエレクトロニクスのテキストブ
ックに記載されており、通常、所謂演算（フィードバッ
ク）増幅器に基づくものである。
【０００３】図１の古典的な差動増幅器の主要な欠点は
同相分除去が劣っているということである。何故なら
ば、公称的な設計値に関する抵抗値の値の拡がりがゼロ
でない同相分出力信号を発生するからである。
同相分除去が劣っているということである。何故なら
ば、公称的な設計値に関する抵抗値の値の拡がりがゼロ
でない同相分出力信号を発生するからである。
【０００４】差動増幅器を実現するための異なるアプロ
ーチは図２に示した２つの回路のうちの一方又は他方に
従って入力対のトランジスタのエミッタ間に接続したデ
ジェネレーション抵抗を使用することに基づくものであ
る。この別のアプローチに従って同相分除去は著しく向
上されるが、入力電圧の最大スイング即ち振れに対して
制限が導入され、それはもはや電源電圧に到達すること
は不可能である。
ーチは図２に示した２つの回路のうちの一方又は他方に
従って入力対のトランジスタのエミッタ間に接続したデ
ジェネレーション抵抗を使用することに基づくものであ
る。この別のアプローチに従って同相分除去は著しく向
上されるが、入力電圧の最大スイング即ち振れに対して
制限が導入され、それはもはや電源電圧に到達すること
は不可能である。
【０００５】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、電圧スイングを制限することなしに向上し
た同相分除去を確保することが可能であり且つ入力を電
源電圧と「同等」に維持する差動増幅器を提供すること
を目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、電圧スイングを制限することなしに向上し
た同相分除去を確保することが可能であり且つ入力を電
源電圧と「同等」に維持する差動増幅器を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は入力の動的特性
を実質的に不変のまま維持しながら極めて高い同相分除
去を有する差動増幅器を提供する。実質的に、本発明回
路は比較器を使用しており、その入力端に対して２つの
入力信号の間の差の符号を表わす符号を有する信号を出
力するために２つの入力信号が印加される。差動増幅器
の基本的構成のオペアンプはカレントミラーを介してフ
ィードバックされ且つフィードバック信号は比較器によ
って検知された差の符号に依存してオペアンプの非反転
入力端又は反転入力端へスイッチングによって印加さ
れ、従っていずれの場合においても負のフィードバック
を確保する。
を実質的に不変のまま維持しながら極めて高い同相分除
去を有する差動増幅器を提供する。実質的に、本発明回
路は比較器を使用しており、その入力端に対して２つの
入力信号の間の差の符号を表わす符号を有する信号を出
力するために２つの入力信号が印加される。差動増幅器
の基本的構成のオペアンプはカレントミラーを介してフ
ィードバックされ且つフィードバック信号は比較器によ
って検知された差の符号に依存してオペアンプの非反転
入力端又は反転入力端へスイッチングによって印加さ
れ、従っていずれの場合においても負のフィードバック
を確保する。
【０００７】この目的のために、オペアンプの出力に対
してカスケード状態で、比較器によって供給された符号
情報に依存してオペアンプの出力信号の符号を反転させ
るか又は反転させることのない機能を有するステージが
設けられている。オペアンプに対してカスケード状態で
配置された専用のステージによって反転されるか否かに
拘らずに、出力信号はトランジスタと抵抗性負荷とから
なる出力ステージを駆動し、該抵抗性負荷の値は入力信
号の間の差のある乗算用係数を画定するように設定する
ことが可能である。
してカスケード状態で、比較器によって供給された符号
情報に依存してオペアンプの出力信号の符号を反転させ
るか又は反転させることのない機能を有するステージが
設けられている。オペアンプに対してカスケード状態で
配置された専用のステージによって反転されるか否かに
拘らずに、出力信号はトランジスタと抵抗性負荷とから
なる出力ステージを駆動し、該抵抗性負荷の値は入力信
号の間の差のある乗算用係数を画定するように設定する
ことが可能である。
【０００８】出力ステージはカレントミラーの入力分岐
部を構成しており、それは、スイッチを介して比較器の
出力によって制御され、オペアンプの反転又は非反転入
力ノードのいずれかへフィードバック電流を注入する。
部を構成しており、それは、スイッチを介して比較器の
出力によって制御され、オペアンプの反転又は非反転入
力ノードのいずれかへフィードバック電流を注入する。
【０００９】
【発明の実施の形態】図３を参照すると、本発明の差動
増幅器の基本的な回路構成は、一般的なオペアンプＯＰ
を有しており、その反転（−）及び非反転（＋）入力端
上に同一の値Ｒの２つの入力抵抗を介して入力信号Ｖａ
及びＶｂが夫々印加される。オペアンプの出力端は、反
転するか又は反転せずに、出力ステージを駆動し、該出
力ステージは、図示例においては、バイポーラ接合トラ
ンジスタｘ（図示例においてはＰＮＰトランジスタ）及
び抵抗性負荷ｙＲによって構成されている。
増幅器の基本的な回路構成は、一般的なオペアンプＯＰ
を有しており、その反転（−）及び非反転（＋）入力端
上に同一の値Ｒの２つの入力抵抗を介して入力信号Ｖａ
及びＶｂが夫々印加される。オペアンプの出力端は、反
転するか又は反転せずに、出力ステージを駆動し、該出
力ステージは、図示例においては、バイポーラ接合トラ
ンジスタｘ（図示例においてはＰＮＰトランジスタ）及
び抵抗性負荷ｙＲによって構成されている。
【００１０】オペアンプＯＰの出力端へカスケード上に
結合されているブロック±１は電圧差Ｖａ−Ｖｂの符号
に依存してオペアンプＯＰによって出力される信号を反
転させるか又は反転させない機能を有している。この符
号情報は専用のゼロ交差比較器（ＣＯＭＰ）によって与
えられ、該比較器の入力端（＋，−）に対して入力電圧
Ｖａ及びＶｂが夫々印加される。本発明の差動増幅器の
出力ステージのトランジスタｘは第二バイポーラ接合Ｐ
ＮＰトランジスタ１を有するカレントミラーの入力分岐
部を構成している。
結合されているブロック±１は電圧差Ｖａ−Ｖｂの符号
に依存してオペアンプＯＰによって出力される信号を反
転させるか又は反転させない機能を有している。この符
号情報は専用のゼロ交差比較器（ＣＯＭＰ）によって与
えられ、該比較器の入力端（＋，−）に対して入力電圧
Ｖａ及びＶｂが夫々印加される。本発明の差動増幅器の
出力ステージのトランジスタｘは第二バイポーラ接合Ｐ
ＮＰトランジスタ１を有するカレントミラーの入力分岐
部を構成している。
【００１１】比較器ＣＯＭＰによって出力される入力信
号の間の差Ｖａ−Ｖｂの符号を表わす信号は、オペアン
プＯＰによって出力される信号が反転されるか否かを決
定することのほかに、専用のステージ±１を介して、ス
イッチＡを制御し、スイッチＡは反転（−）又は非反転
（＋）のいずれかの入力ノードを選択し、その中にトラ
ンジスタ１及びｘによって構成されるカレントミラーの
トランジスタ１によって強制されるフィードバック電流
を注入する。
号の間の差Ｖａ−Ｖｂの符号を表わす信号は、オペアン
プＯＰによって出力される信号が反転されるか否かを決
定することのほかに、専用のステージ±１を介して、ス
イッチＡを制御し、スイッチＡは反転（−）又は非反転
（＋）のいずれかの入力ノードを選択し、その中にトラ
ンジスタ１及びｘによって構成されるカレントミラーの
トランジスタ１によって強制されるフィードバック電流
を注入する。
【００１２】オペアンプＯＰの一方又は他方の入力をス
イッチオンすることによって且つオペアンプＯＰによっ
て出力される信号を反転させるか又は反転させないこと
によって、信号の符号の一貫性及びオペアンプの常に負
のフィードバックをいずれの状態においても確保する。
本発明回路の同相利得は実際上ゼロである。
イッチオンすることによって且つオペアンプＯＰによっ
て出力される信号を反転させるか又は反転させないこと
によって、信号の符号の一貫性及びオペアンプの常に負
のフィードバックをいずれの状態においても確保する。
本発明回路の同相利得は実際上ゼロである。
【００１３】実際に、オペアンプＯＰはトランジスタｘ
及び１によって形成されるカレントミラーの２つの分岐
部を介しての電流を規制し、従ってその反転（−）及び
非反転（＋）入力は同一の電圧にあり且つ回路の全体的
な機能は線形モードにある。従って、Ｖａ及びＶｂが異
なる場合には、２つの入力抵抗（Ｒ）のうちの１つを介
して電流の流れは存在せず、一方電圧差｜Ｖａ−Ｖｂ｜
が他方の入力抵抗を横断して印加される。然しながら、
そのようにしてバイアスされた入力抵抗を介して流れる
電流は出力ステージの負荷抵抗ｙＲ上でミラー動作さ
れ、出力ステージの同じ側のＰＮＰトランジスタの電流
利得に対応する係数ｘによって乗算される。
及び１によって形成されるカレントミラーの２つの分岐
部を介しての電流を規制し、従ってその反転（−）及び
非反転（＋）入力は同一の電圧にあり且つ回路の全体的
な機能は線形モードにある。従って、Ｖａ及びＶｂが異
なる場合には、２つの入力抵抗（Ｒ）のうちの１つを介
して電流の流れは存在せず、一方電圧差｜Ｖａ−Ｖｂ｜
が他方の入力抵抗を横断して印加される。然しながら、
そのようにしてバイアスされた入力抵抗を介して流れる
電流は出力ステージの負荷抵抗ｙＲ上でミラー動作さ
れ、出力ステージの同じ側のＰＮＰトランジスタの電流
利得に対応する係数ｘによって乗算される。
【００１４】出力ステージの負荷抵抗が入力抵抗Ｒのｙ
倍であると仮定すると、出力電圧Ｖｏｕｔは次式によっ
て与えられる。
倍であると仮定すると、出力電圧Ｖｏｕｔは次式によっ
て与えられる。
【００１５】Ｖｏｕｔ＝ｘｙ｜Ｖａ−Ｖｂ｜ 尚、Ｖａ及びＶｂが同一の電圧である場合には、入力抵
抗Ｒ内に電流が流れないことが明らかであり、従って、
この回路の出力はゼロである（Ｖｏｕｔ＝０）。図３の
本発明の回路の高周波数における不安定性は、図４に示
したような変形した回路を使用することによって防止す
ることが可能である。
抗Ｒ内に電流が流れないことが明らかであり、従って、
この回路の出力はゼロである（Ｖｏｕｔ＝０）。図３の
本発明の回路の高周波数における不安定性は、図４に示
したような変形した回路を使用することによって防止す
ることが可能である。
【００１６】本発明回路の好適実施例によれば、回路の
ループ利得を規制することが可能である。この目的のた
めに、フィードバックカレントミラーのみならず出力ス
テージのトランジスタｘを駆動するために第三ＮＰＮト
ランジスタ２及び負荷抵抗Ｒａによって構成される専用
の中間増幅ステージを使用している。
ループ利得を規制することが可能である。この目的のた
めに、フィードバックカレントミラーのみならず出力ス
テージのトランジスタｘを駆動するために第三ＮＰＮト
ランジスタ２及び負荷抵抗Ｒａによって構成される専用
の中間増幅ステージを使用している。
【００１７】ループ利得はＲａ／Ｒの比によって決定さ
れ、且つ安定性を確保するために、それが充分に１より
も大きなものであるように構成することが望ましい。抵
抗Ｒｂ及びダイオードＤは、入力電圧差（Ｖａ−Ｖｂ）
がゼロである場合であっても、トランジスタ２をその特
性の活性領域内に常に維持するために使用されている。
本発明の差動増幅器回路は、極めて高い同相分除去が必
要とされる場合には無数の適用例において有用なもので
ある。
れ、且つ安定性を確保するために、それが充分に１より
も大きなものであるように構成することが望ましい。抵
抗Ｒｂ及びダイオードＤは、入力電圧差（Ｖａ−Ｖｂ）
がゼロである場合であっても、トランジスタ２をその特
性の活性領域内に常に維持するために使用されている。
本発明の差動増幅器回路は、極めて高い同相分除去が必
要とされる場合には無数の適用例において有用なもので
ある。
【００１８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 公知の差動増幅器の基本的構成を示した概略
図。
図。
【図２】 公知の差動増幅器の基本的構成を示した概略
図。
図。
【図３】 本発明回路の基本的構成を示した概略図。
【図４】 本発明の差動増幅器の別の実施例を示した概
略図。
略図。
１ 第二バイポーラ接合ＰＮＰトランジスタ ｘ バイポーラ接合トランジスタ ｙＲ 抵抗性負荷 ＣＯＭＰ ゼロ交差比較器 ＯＰ オペアンプ Ｒ 入力抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バッニ ポレット イタリア国， 15033 カサーレ モンフ ェッラート， ビア カンディアーニ ド リボラ ７／エイ
Claims (3)
- 【請求項１】 オペアンプ（ＯＰ）と、第一反転入力抵
抗（Ｒ）と、第二非反転入力抵抗（Ｒ）と、負フィード
バック手段とを有する差動増幅器において、 前記オペアンプの入力端へ結合されている入力端及び前
記入力端へ印加される信号の間の差（Ｖａ−Ｖｂ）の符
号を表わす信号が発生される出力端を具備する比較器
（ＣＯＭＰ）が設けられており、 前記負フィードバック手段が前記オペアンプ（ＯＰ）に
よって出力される信号によって駆動される第一トランジ
スタ（ｘ）及び抵抗性負荷（ｙＲ）によって構成される
出力端を少なくとも有しており、前記第一トランジスタ
（ｘ）は少なくとも第二トランジスタ（１）と共にフィ
ードバックカレントミラーを構成しており、 前記比較器の出力によって制御されるスイッチ（Ａ）で
あって、前記オペアンプ（ＯＰ）の非反転入力ノード
（＋）又は反転入力ノード（−）上の前記カレントミラ
ー（１，ｘ）のフィードバック電流をスイッチングする
スイッチが設けられており、 前記比較器（ＣＯＭＰ）の出力によって制御され、前記
オペアンプ（ＯＰ）の出力端へ結合されている入力端及
び前記出力ステージの前記第一トランジスタ（ｘ）の駆
動ノードへ結合している出力端を具備しているスイッチ
ングによって特定の形態とされる反転又は非反転ステー
ジ（±１）が設けられており、 前記スイッチ（Ａ）及び前記反転又は非反転ステージ
（±１）の前記比較器（ＣＯＭＰ）の出力による制御が
前記オペアンプ（ＯＰ）上に負のフィードバックを維持
する、ことを特徴とする差動増幅器。 - 【請求項２】 請求項１において、前記フィードバック
カレントミラーを構成する前記第一及び第二トランジス
タ（１，ｘ）がＰＮＰトランジスタであることを特徴と
する差動増幅器。 - 【請求項３】 請求項２において、更に、第三ＮＰＮト
ランジスタ（２）及び負荷抵抗（Ｒａ）から構成されて
おり、前記反転又は非反転ステージ（±１）の出力端と
前記出力ステージの前記第一トランジスタ（ｘ）の駆動
ノードとの間に動作結合されている中間利得ステージが
設けられており、且つ前記駆動ノードと電源ノードとの
間にバイアス用抵抗（Ｒｂ）とダイオード（Ｄ）が並列
に接続されており、前記負荷抵抗（Ｒａ）の値と前記入
力抵抗（Ｒ）の値の間の比が１よりも大きい、ことを特
徴とする差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98830318.6 | 1998-05-22 | ||
| EP98830318A EP0959560B1 (en) | 1998-05-22 | 1998-05-22 | Error amplifier with a high common mode rejection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000059156A true JP2000059156A (ja) | 2000-02-25 |
Family
ID=8236660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11143872A Pending JP2000059156A (ja) | 1998-05-22 | 1999-05-24 | 高い同相分除去を有するエラ―増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6169453B1 (ja) |
| EP (1) | EP0959560B1 (ja) |
| JP (1) | JP2000059156A (ja) |
| DE (1) | DE69828869D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4825838B2 (ja) * | 2008-03-31 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 出力増幅回路及びそれを用いた表示装置のデータドライバ |
| CN102938630A (zh) * | 2012-11-26 | 2013-02-20 | 昆山北极光电子科技有限公司 | 一种发电机转速的差模补偿方法 |
| US10444364B2 (en) | 2016-05-19 | 2019-10-15 | Ams Sensors Singapore Pte. Ltd. | Pinned photodiode pixels including current mirror-based background light suppression, and imaging devices including the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4034308A (en) * | 1976-07-06 | 1977-07-05 | Licentia Patent-Verwaltungs-G.M.B.H. | Amplifier with controllable transmission factor and switchable control characteristic |
| US4641105A (en) * | 1985-10-07 | 1987-02-03 | Burr-Brown Corporation | Apparatus and method for noise reduction in a linear amplifier |
| EP0534007B1 (en) * | 1991-09-25 | 1996-04-10 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Differential amplifier arrangement |
| KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
| MY112702A (en) * | 1992-10-30 | 2001-08-30 | Sony Corp | Reproducing circuit for a magnetic head. |
| US5777515A (en) * | 1995-05-11 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Operational amplifier apparatus |
| DE19518734C1 (de) * | 1995-05-22 | 1996-08-08 | Siemens Ag | Transimpedanzverstärkerschaltung |
| US6064257A (en) * | 1997-03-03 | 2000-05-16 | National Semiconductor Corporation | Chopper-stabilized operational amplifier |
-
1998
- 1998-05-22 DE DE69828869T patent/DE69828869D1/de not_active Expired - Lifetime
- 1998-05-22 EP EP98830318A patent/EP0959560B1/en not_active Expired - Lifetime
-
1999
- 1999-05-18 US US09/314,048 patent/US6169453B1/en not_active Expired - Lifetime
- 1999-05-24 JP JP11143872A patent/JP2000059156A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0959560A1 (en) | 1999-11-24 |
| US6169453B1 (en) | 2001-01-02 |
| EP0959560B1 (en) | 2005-02-02 |
| DE69828869D1 (de) | 2005-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08102628A (ja) | 差動増幅回路 | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPH04227104A (ja) | 増幅回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2000059156A (ja) | 高い同相分除去を有するエラ―増幅器 | |
| US20040227477A1 (en) | Differential current output unit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| JPS6376508A (ja) | 位相比較器 | |
| JPH0653747A (ja) | 雑音低減回路 | |
| JPH10209759A (ja) | ２重平衡ミクサー回路 | |
| JP3105682B2 (ja) | コンパレータ | |
| JPH0441612Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS6119547Y2 (ja) | ||
| JP2812744B2 (ja) | 三角波発生器 | |
| JPS59147513A (ja) | 利得制御回路 | |
| JPH0375977A (ja) | 乗算回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS6155805B2 (ja) | ||
| JPS62131615A (ja) | 差動増幅回路 | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPS63285009A (ja) | 増幅器 |